CN1261986C - 含高介电常数绝缘膜的半导体设备和该设备的制造方法 - Google Patents

含高介电常数绝缘膜的半导体设备和该设备的制造方法 Download PDF

Info

Publication number
CN1261986C
CN1261986C CNB028096312A CN02809631A CN1261986C CN 1261986 C CN1261986 C CN 1261986C CN B028096312 A CNB028096312 A CN B028096312A CN 02809631 A CN02809631 A CN 02809631A CN 1261986 C CN1261986 C CN 1261986C
Authority
CN
China
Prior art keywords
film
flow velocity
metal silicate
silicate film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028096312A
Other languages
English (en)
Other versions
CN1507654A (zh
Inventor
渡部平司
小野春彦
五十岚信行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Godo Kaisha IP Bridge 1
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1507654A publication Critical patent/CN1507654A/zh
Application granted granted Critical
Publication of CN1261986C publication Critical patent/CN1261986C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Abstract

一种含基底和直接或间接形成于基底上的介电膜的半导体设备。介电膜含金属硅酸盐膜，且在金属硅酸盐膜的膜厚度方向上，中部的硅浓度低于上部和下部的硅浓度。

Description

含高介电常数绝缘膜的半导体设备和该设备的制造方法
技术领域
本发明涉及一种半导体设备和该设备的制造方法，更具体而言，涉及含高介电常数绝缘膜，例如高性能MOSFET(金属氧化物半导体场效应晶体管)的半导体设备的结构，以及该设备的制造方法。
背景技术
氧化硅膜具有加工稳定性和优异的绝缘特性，而被用作MOSFET的栅介电薄膜。近年来随着半导体设备小型化的发展，栅介电薄膜的结构变得越来越薄。从半导体设备的比例定律考虑，栅长度小于等于100nm以及作为栅介电薄膜的氧化硅膜厚度小于等于1.5nm成为必然。但是，在这种更薄的介电薄膜中，在应用栅偏压时流经绝缘膜的隧道电流对源/漏电流而言是不能忽视的。结果成为MOSFET中优良性能和低能耗方面的大问题。
因此，在系统设计中针对降低栅介电薄膜的有效厚度和将隧道电流抑制在允许值以内进行研究和开发。一种方法是将氮加到氧化硅膜中，与纯氧化硅膜相比增加了介电常数。以这种方式(在电学上)有效降低了栅介电薄膜的膜厚度，而不降低膜的自然厚度。但是，该方法中是通过向氧化硅膜中加入氮而达到高介电常数是有极限的。还有，据报道由于界面的电缺陷而使载体迁移率降低。
此外，对于下一代设备小型化的进一步发展的技术，试图用相对介电常数大于等于10的金属氧化物薄膜或者上述材料和硅的复合材料的硅酸盐薄膜取代氧化硅膜作为栅介电薄膜。至于这种高相对介电常数的材料，作为候选材料，研究了诸如Y2O3的稀土元素氧化物Al2O3、ZrO2和HfO2，以及诸如La2O3的镧系稀土元素氧化物。这是基于：如果使用了这些高相对介电常数膜，即使栅的长度变小，也可以使根据比例定律得到的厚栅介电薄膜防止了隧道电流，同时保持了反型层电容。应当注意到：当假设栅介电薄膜是氧化硅膜而不管栅极绝缘器的种类时，将从栅电容计算出来的绝缘膜的膜厚度称作等价的氧化物厚度(EOT)。即，当介电膜和氧化硅膜的相对介电常数分别是εh和εo、介电膜厚度是dh时，等价的氧化物厚度de是从如下等式获得的。
de＝dh(εo/εh)这表明如果材料的介电常数εh大于εo，则厚的绝缘膜也可以等同于薄的氧化硅膜。例如，假设使用具有大的相对介电常数εh＝39的绝缘膜，因为氧化硅膜的相对介电常数εo约为3.9，在这种情况下，即使介电膜的自然厚度为15nm，氧化硅膜转换膜厚度为1.5nm，从而可以急剧降低隧道电流。
另一方面，在开发半导体存储器时，从减小存储单元面积考虑，对将数据保留为电荷的电容元件的结构有严格的要求。需要一种在更小的单元面积内保留足够数量电荷的技术。为了满足这些要求，在通过形成电容元件的极细微的不均匀结构以增加元件面积的技术以外，还开发出了增加电容元件介电膜介电常数的技术。
如上所述，在下一代MOSFET的开发中，考虑采用高介电常数材料作为栅极绝缘器，而上述的金属氧化物膜和硅酸盐膜被预期作为高介电常数膜。至于这两种候选材料膜的特性，金属氧化物薄膜通常具有高介电常数，与膜的自然厚度相比，可以显著地减小等价的氧化物厚度。
但是，这些高介电常数膜在相对较低的温度区间内结晶(处于多晶态)。所以，有人指出：结晶所产生的晶体间的界面(晶体颗粒界面)降低了这些颗粒界面中的绝缘特性，并造成了膜厚度的不均匀性。因此，应用时的一个技术难题是如何保障作为栅介电薄膜的热稳定性。
另一方面，作为金属氧化物和硅的三元体系材料的硅酸盐材料，其介电常数低于金属氧化物材料，但比氧化硅膜要高。而且，上述的金属氧化物材料易结晶，但是硅酸盐材料在高温区依然保持无定形状态，也不伴随有结构(特性)的热变化。因此，硅酸盐材料具有类似常规氧化硅膜的优势。此外，可以在一个较宽的范围内调整膜组成。据报道向氧化硅膜中加入％数量级的金属元素可以增加其介电常数。
同样，在应用于高介电常数膜设备时，硅基底和栅电极材料的电界面特性是很重要的。通常，金属氧化物膜和硅基底间的电界面特性与氧化硅膜和硅基底间的电界面特性要差一些，金属氧化物和硅基底间的界面缺陷密度与氧化硅膜和硅基底间的界面缺陷密度相等或大一个数量级。作为改善电界面特性的方法，金属硅酸盐的效力是被指出的。
在这种方式中，注意力集中在以金属硅酸盐作为有影响的下一代高介电常数栅介电薄膜的候选材料上。但是，在应用于MOSFET时存在如下问题。
首先，硅基底和栅电极材料间的电界面特性需要进一步改善。为此，应当考虑将金属硅酸盐中的硅组成适当增加到氧化硅膜的界面结构中。另一方面，已知金属硅酸盐的结晶温度随着金属组成变高而降低。因此，为了得到优异的热稳定性，必须增加硅组成。但是，介电常数随着硅酸盐中硅组成的增加而减小。故，栅介电薄膜的高介电常数和热稳定性之间有相互权衡的关系。即，金属硅酸盐材料有多种优异特性，但是如上所述，在配置膜组成时存在权衡关系。所以，需要在设备应用时对最佳的金属硅酸盐材料或栅介电薄膜结构的建议。
除了上面指出的以外，高介电常数栅绝缘薄膜的另一个问题是绝缘体材料的带隙。通常，介电常数和高介电常数材料的带隙之间是负相关的，高介电常数材料的带隙窄。所以，当硅基底界面处的价带偏移和导带偏移小时，在硅基底或栅电极的一侧热激发载流子，并且有更多的电流流经栅介电薄膜。
在应用于MOSFET时栅介电薄膜的上述技术问题是和电容元件介电膜的有关问题基本相同的，尽管其设备的代不同。需要有关具有高介电常数和热稳定性的绝缘膜结构的建议，也需要有关优异电界面特性的建议。
结合上面的描述，日本公开专利申请(JP-A-Heisei 5-275646)中公开了一种高介电常数膜其制造方法。该参考文献中，高介电常数膜由Ta和Hf的氧化物(作为高介电常数材料)组成，其元素摩尔比组成如下等式所示：
0.01≤Hf/(Ta+Hf)≤0.4将基底放在真空室内，向真空室中导入源气体，从外部施加能量激发源气体。这样使高介电常数膜蒸汽淀积在基底上。使用Ta源气体、Hf源气体和含氧气体，控制其组成使高介电常数膜的元素摩尔比处于如下范围内：
0.02≤Hf/(Ta+Hf)≤0.4
日本公开专利申请(JP-A-Heisei 10-294432)中还公开了一种铁电电容器。在这种常规实例中，铁电电容器采用的是将铁电膜放在半导体基底和电极之间的结构。在半导体基底和铁电膜之间或者铁电膜和电极之间有反应和/或扩散阻挡膜。阻挡膜是由至少一种碱土金属元素氟化物形成的，碱土金属元素选自钙、锶和钡。
此外，日本公开专利申请(JP-A-Heisei 11-135774)还公开了一种高介电常数硅酸盐栅电介质。在这种常规实例中，在集成电路上制造电场效应设备的方法包括如下步骤：提供单晶硅基底，在基底上形成金属硅酸盐介电层，并在金属硅酸盐介电层上形成导电栅。形成金属硅酸盐介电层时，清洁基底使纯Si暴露在基底上，并将第一种金属膜沉积在Si表面上。通过在惰性环境中退火基底在基底上形成第一种金属的硅化物膜，并通过氧化第一种金属的硅化物层形成金属硅酸盐介电层。或者，在形成金属硅酸盐介电层时，在氧化环境中将第一种金属和硅沉积在基底上形成至少部分氧化的层，然后在氧化环境中进行退火。或者，在形成金属硅酸盐介电层时，清洁基底使纯Si暴露在基底上，并将具有氧空位的金属硅酸盐沉积在Si表面上，然后在氧环境中对金属硅酸盐进行退火，形成高质量的金属硅酸盐介电层。
还有，在该常规实例中，场效应设备是由单晶硅半导体通道区和形成于通道区之上的金属硅酸盐栅介电层组成的。金属硅酸盐选自：硅酸锆、硅酸钡、硅酸铈、硅酸锌、硅酸钍、硅酸铋、硅酸铪、硅酸钽及其组合。用导电栅覆盖栅介电层。
日本公开专利申请(JP-A-Heisei 11-186523)中还公开了绝缘体材料。在该参考文献中，绝缘体有含Ti的晶体材料，其中Bi2SiO5中的Bi/Ti原子浓度比大于等于3。绝缘体膜是通过如下方法形成的：加热和蒸发由含Bi的金属化合物和含Ti的金属化合物组成的原材料，将这些蒸发的气体输送到保持在预定温度的Si基底上，同时与惰性载气和氧气一起保持在预定的压力下。
日本公开专利申请(JP-P 2000-323591)中还公开了一种形成半导体设备和介电膜的方法。在该常规实例中，单晶硅层是外延生长在硅基底上的。通过向反应室中引入氧气和蒸发alt-tri-铋而获得的气体并保持基底在高温下，将Bi、Si和氧扩散开，形成硅酸铋膜。此外，在硅酸铋膜上还形成BIT膜作为铁电物膜。此后，在将多晶硅膜沉积在基底上之后，依次在多晶硅膜、BIT膜和硅酸铋膜上形成图案。从而形成栅电极、存储部分和缓冲层。可以防止通道区的腐蚀而造成的MFISFET特性变差，而且接近缓冲层和存储部分之间界面的结构也变好。
发明内容
因此，本发明的一个目的是提供一种能够改善介电膜电特性和热稳定性的高介电常数绝缘膜，以及制造该绝缘膜的方法。
本发明的另一个目的是提供一种含有金属硅酸盐膜作为高介电常数绝缘膜的半导体设备和制造该设备的方法。
在本发明的一个方面中，半导体设备包括金属硅酸盐膜作为介电膜。金属硅酸盐膜具有上部、中部和下部，并且金属硅酸盐膜中上部的硅浓度比中部的要高一些。
本发明的另一个方面中，半导体设备包括金属硅酸盐膜作为介电膜。金属硅酸盐膜具有上部、中部和下部，金属硅酸盐膜中上部和下部的硅浓度高于中部的硅浓度。
还有，本发明的另一方面中，半导体设备包括基底以及直接或间接形成在基底上的介电膜。该介电膜包含金属硅酸盐膜，金属硅酸盐膜具有上部、中部和下部，金属硅酸盐膜中部的硅浓度低于上部和下部的硅浓度。
此处，基底是硅基底，可以直接在基底上形成金属硅酸盐膜。
同样，可以通过多晶硅膜、多晶硅-金属硅化物膜和硅化物中的至少一种膜，在基底上形成金属硅酸盐膜。
此时，希望半导体设备还可以包括形成于基底之上的掺杂层，和起到栅氧化物膜作用的介电膜。
还可以通过中间层介电膜在基底上形成介电膜，而介电膜可以是电容器电容性绝缘膜。
在这种情况下，半导体设备还可以包括形成在介电膜表面上的导电膜。金属硅酸盐膜也可以接触导电膜。同样希望接触金属硅酸盐膜的导电膜部分是由多晶硅锗、多晶硅、多晶硅-金属硅化物和硅化物之一形成的。
同样，金属硅酸盐膜中的硅浓度可以连续变化或者以阶越方式变化。
希望金属硅酸盐膜包含一种或多种选自Zr，Hf，Ti，Ta，Al，Nb，Sc，Y，La，Ce，Pr，Nd，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb和Lu的元素。
本发明的另一方面中，制造半导体设备的方法是通过如下步骤实现的：(a)以第一种流速供给含硅的第一种源气体，并以第二种流速供给至少含一种金属元素的第二种源气体，开始在半导体基底上形成金属硅酸盐膜；(b)将第一种源气体的流速从第一种流速改变至第三种流速，并将第二种源气体的流速从第二种流速改变至第四种流速，持续在半导体基底上形成金属硅酸盐膜的过程。第一种流速和第二种流速的比值大于第三种流速和第四种流速的比值。
制造半导体设备的方法还包括(c)通过将第一种源气体的流速从第三种流速改变至第五种流速，并将第二种源气体的流速从第四种流速改变至第六种流速而完成在半导体基底上形成金属硅酸盐膜的过程。第三种流速和第四种流速的比值小于第五种流速和第六种流速的比值。
此外，希望在(c)后对金属硅酸盐膜进行热处理。
优选将第一种源气体的流速从第一种流速连续改变至第三种流速，将第二种源气体的流速从第二种流速连续改变至第四种流速。作为替代，可以将第一种源气体的流速以阶越方式从第一种流速改变至第三种流速，以阶越方式将第二种源气体的流速从第二种流速改变至第四种流速。
优选第二种源气体包含一种或多种选自Zr，Hf，Ti，Ta，Al，Nb，Sc，Y，La，Ce，Pr，Nd，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb和Lu的元素。
在本发明的另一方面中，半导体设备包括半导体基底；形成于半导体基底上的、作为栅介电薄膜的金属硅酸盐膜；和形成于金属硅酸盐膜上的栅电极。金属硅酸盐膜的介电常数在金属硅酸盐膜的厚度方向上是变化的，在其中部介电常数最大。
此时，金属硅酸盐膜的带隙比硅的要大，并且金属硅酸盐膜可以含上、中、下三层。优选下层和上层每一层的带隙都大于中层，且中层的介电常数大于下层和上层的介电常数。
介电常数可以是连续地或者以阶越方式改变的。
同样，本发明的另一方面中，半导体设备包括形成于半导体基底上的介电膜；形成于介电膜上的底电极；形成于底电极上的金属硅酸盐膜；以及形成于金属硅酸盐膜上的顶电极。金属硅酸盐膜的介电常数在金属硅酸盐膜的厚度方向上是变化的，且在中部最大。
介电常数可以是连续地或者以阶越方式改变的。
附图说明
图1是显示本发明半导体设备结构的横截面图；
图2是显示图1所示结构中介电膜的组成分布图；
图3显示的是含硅酸盐介电膜的MOS结构的能带图，其中硅酸盐介电膜的组成在膜厚度方向上是被调整过的。
图4A～4C是显示本发明第一种实施方案中制造半导体设备的方法的横截面图；
图5A～5C是显示本发明第二种实施方案中制造半导体设备的方法的横截面图；
图6是显示本发明第二种实施方案中用于制造半导体设备的膜形成仪器结构的横截面图；
图7A～7C是显示多晶Si/Hf硅酸盐界面处空隙的观测例的照片；
图8显示的是多晶Si/HfxSi1-xO2界面处的空隙密度和硅酸盐表面Hf浓度之间的依赖性曲线图。
具体实施方式
下面将参照附图描述本发明的含高介电常数绝缘膜的半导体设备。
图1是显示本发明含高介电常数绝缘膜的半导体设备结构的横截面图。介电膜102形成于硅基底101上，而多晶硅电极103形成于介电膜102上。可以用多晶硅锗电极取代多晶硅电极103。介电膜102包含金属硅酸盐膜。即，介电膜102可以是一整块金属硅酸盐膜，或者可以在其上部或下部含其他绝缘膜。如下描述中，介电膜102由金属硅酸盐膜组成。
图2显示的是金属硅酸盐膜102中的金属和硅的组成。如图2所示，在本发明的金属硅酸盐膜102中，金属组成在膜的中部最大而在下部或上部变得最小。硅组成和金属组成是互补关系，在膜中部最小而在下部和上部最大。作为这种调整了组成的结构的一个实例，所含的是金属氧化物膜和金属硅酸盐膜的层压结构，其中的硅组成被调整成在中部的硅组成为零。同样，作为另一个实例，还含有金属硅酸盐膜和氧化物膜的层压结构，使金属组成在金属硅酸盐膜的上部和/或下部变为零。
当使用本发明的金属硅酸盐膜作为栅介电薄膜时，可以使图2所示结构的膜中部的介电常数变得更高，因为金属硅酸盐的介电常数随金属浓度的增加而变高。同样，硅浓度可以连续地或以阶越方式向上部和下部界面处增加，使栅介电薄膜的组成变得和位于硅基底、多晶硅栅电极或多晶硅锗栅电极间界面处的氧化硅膜组成相同。因此，电界面特性变得与氧化硅膜和硅相似，并有可能得到这样一种结，该结在电界面特性方面比常规的金属氧化物膜/硅界面或金属硅酸盐/硅界面更优异。此外，因为氧化硅膜与普通的高介电常数材料相比带隙更宽，如图3所示，代隙延伸至界面或邻近硅组成高的地方。所以，界面处的能带偏移变大，即使载流子在硅基底和栅电极中被热激发时，也可以抑制流经栅介电薄膜的电流部分。
此外，依照本发明的硅酸盐介电膜，实现了对栅介电薄膜热稳定性的改善。金属组成高的硅酸盐的结晶温度相对较低。但是，如上所述，图1所示结构为层压结构，其中高金属组成的层位于高硅组成层之间，并具有高结晶温度。因此，可以升高高金属组成的膜中部的结晶温度。结果，在具有相同栅绝缘体的MOS结构中，具有本发明组成调整结构的栅介电薄膜与均匀组成的情况相比，能够实现更优异的耐热性。
而且，在本发明的硅酸盐介电膜中，多晶硅(聚-Si)电极(或多晶硅锗(聚-SiGe)电极)和栅绝缘薄膜之间的界面特性被改善了。通常是采用LPCVD方法等在高介电常数膜上形成聚-Si(或聚-SiGe)电极，但是在聚-Si(或聚-SiGe)电极和高介电常数膜之间的界面处形成空隙。图7A～7C显示了这种空隙的观测实例。图7A和7B是通过LPCVD法将聚-Si膜沉积在Hf硅酸盐膜上时，用透射型电子显微镜观测到的截面观测实例。图7A和7B中的Hf硅酸盐膜表面的组成分别为HfxSi1-xO2(x≈1.0∶HfO2)和HfxSi1-xO2(x≈0.3)。如实例的界面处箭头所示，观察到的空隙直径约30-nm、高约10-nm。另一方面，图7C是在SiO2上沉积聚-Si膜时的横截面观测实例。与上述实例不同，在聚-Si/SiO2界面处观察不到任何空隙。这种空隙导致电极/高介电薄膜界面处的贫化。结果是栅电介质的电学厚度增加了，使用高介电常数膜作为栅介电薄膜的优点消失了。
采用本发明的结构可以避免形成空隙，该结构中在聚-Si和高介电常数膜之间的界面处升高了高介电常数膜中的Si浓度。这是因为空隙密度随着高介电常数膜中Hf浓度的降低而下降。图8是空隙密度和硅酸盐膜表面Hf浓度的曲线图。水平轴为％单位的Hf浓度。垂直轴显示空隙的密度，假设Hf浓度为100％时的空隙密度是1。空隙密度随着Hf浓度的降低而迅速下降。从图8的曲线图可以理解：如果硅酸盐膜中的Hf组成等于或小于0.5，空隙密度迅速降低，可以显著地避免由于界面中诸如空隙等的缺陷造成的设备特性的降低。同样，可以理解希望Hf组成等于或小于0.3，以尽可能地限制对这种设备特性的影响。
应当注意到电极是上述的聚-Si的情况。但是，采用本发明的硅酸盐介电膜，即使是使用含硅烷的源气体在高介电常数膜上沉积聚-SiGe电极的情况下，也可以像聚-Si电极那样抑制电极和高介电常数膜之间界面处的结构缺陷。
同样的情况是在上述的Hf硅酸盐膜上沉积聚-Si膜。但是，在Zr硅酸盐膜上沉积聚-SiGe膜时，如果Zr浓度高则在界面处产生空隙，而如果界面处的Zr浓度低，空隙的产生则被抑制。这表明当硅酸盐膜表面金属浓度高时很容易产生空隙。因此，应当考虑到当硅酸盐含如下金属时可能出现相同的现象：例如Zr，Hf，Ti，Ta，Al，Nb，Sc，Y，La，Ce，Pr，Nd，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb和Lu。
以这种方式，在本发明中，尽管在应用时消除金属硅酸盐膜中组成的各种权衡关系是一个难题，但在改善电界面特性和增加栅介电薄膜介电常数的同时实现对热稳定性的改善。因此，可以提供在设备制造中所需的高介电常数栅绝缘膜。
同样出于上述相同原因，当使用本发明的金属硅酸盐膜作为以多晶硅膜作为电极的电容器的介电膜时，在改善界面特性的同时可以获得高介电常数，并且可以改善热稳定性。
因此，本发明的半导体设备具有这样一种结构：其中由金属氧化物或金属硅酸盐形成的高介电常数膜可以被用作电容单元的栅介电薄膜，而在膜厚度方向上调整高介电常数膜中的硅组成。栅介电薄膜中的硅组成在高介电常数膜和硅基底或多晶硅(多晶硅锗)电极的接合面处是增加的，而栅介电薄膜中的硅组成在和栅电极或多晶硅(多晶硅锗)顶电极的接合面处是减小的。
其次，至于本发明半导体设备的制造方法，当用CVD(化学气相沉积)法形成膜时，在膜形成的初始阶段将硅源气体的比例调高，在膜中部形成膜时将金属源气体比例调高。然后，在膜形成的最后阶段再次调高硅源气体的比例。为了改善膜质量，希望在膜形成之后进行热处理。还希望热处理是在氧化或惰性环境中进行的，在500～900℃下进行10秒～10分钟。除了连续CVD成膜法以外，改变供气比例的膜沉积方法在原子层沉积(ALD)法中——其中对每个原子或分子层在每层中进行沉积——在形成气体吸收层时改变硅和金属源气体比例的情况下也是有效的。
应当注意：希望在膜形成之后进行热处理以改善膜质量。所需的热处理条件为：温度范围500～900℃，时间10秒～10分钟，氧化或惰性环境。
用于本发明的所需金属硅酸盐是：高介电常数金属氧化物的金属硅酸盐，稀土元素硅酸盐和镧系元素硅酸盐，即，ZrSiO，HfSiO，TiSiO，TaSiO，AlSiO，NbSiO，ScSiO，YSiO，LaSiO，CeSiO，PrSiO，NdSiO，SmSiO，BuSiO，GdSiO，TbSiO，DySiO，HoSiO，ErSiO，TmSiO，YbSiO和LuSiO。
下面，将参照附图对本发明第一种实施方案中的半导体设备进行更详细的描述。
图4A～4C是显示本发明第一种实施方案中的半导体设备制造方法的横截面图。首先，如图4A所示，在清洗或冲洗p-型硅基底201表面之后，进行氢氟酸处理，从基底表面除去氧化物膜。
接着，如图4B所示，将p-型硅基底201导入反应炉，用ZrCl4和SiCl4作为源气体、H2O作为氧化剂，形成膜厚度为4nm的硅酸锆膜202作为栅介电薄膜。这种情况下，在膜形成的初始阶段和最后阶段加大SiCl4的流速，并将ZrCl4流速降低至0。而在膜形成的中间阶段，将SiCl4的流速最小化、ZrCl4流速最大化。在膜形成的初始阶段和中间阶段之间以及中间阶段和最后阶段之间，逐步改变SiCl4流速和ZrCl4的流速二者或之一，所形成的硅酸盐膜在其膜上部和下部主要含SiO2组合物，膜中部组成为Zr0.9Si0.1O2，这样使组成在它们之间连续地改变。在膜形成之后，在氧气环境中于550℃下进行一分钟的热处理，以改善膜质量。随后，用还原压力CVD法在硅酸锆膜202上形成膜厚为600nm的多晶硅膜203a。
接着，如图4C所示，在多晶硅膜203a和硅酸锆膜202上形成图案，以形成栅电极203。用栅电极203作为掩模植入砷离子，形成n-型搀杂区204作为源和漏区。
对用这种方法制造的MOSFET设备中的电容-电压和电流-电压特性进行评估。结果发现等价氧化物厚度为1.5nm，流经栅介电薄膜的漏电流部分与相同电学厚度的氧化硅膜相比要减少约3个数量级。
图5A～5C是显示本发明第二种实施方案的半导体设备制造方法的横截面图。图6是第二中实施方案中使用的膜沉积仪器(MOCVD仪器)的横截面图。使用图6所示的膜沉积仪器，形成用于第二种实施方案的半导体设备的硅酸钽膜，其组成以阶越方式变化。
如图6所示，基底3位于膜沉积室1中的基底段2上。作为有机金属源的Ta[N(C2H5)2]45容纳于babbler 4中，而babbler 6中含Si[N(C2H5)2]4。通过质量流量控制器8a向babbler 4中通入H2气，通过质量流量控制器8c向babbler 6中通入H2气。O2气是通过质量流量控制器8b输送到膜沉积室中的。用排气泵9将膜沉积室1中的气体排出。按照图5A～5C所示的流程，对制造方法进行描述。首先，如图5A所示，在p-型硅基底(在其表面区域含n-型搀杂区302)上形成中间层介电膜303。打开从中间层介电膜303通向n-型搀杂区302的接触孔。随后，将钨嵌埋在接触孔中，形成导电插头304。通过多晶硅的沉积和将多晶硅形成图案来形成底电极305，来接触导电插头304。
接着，将基底放在图6所示的膜沉积室中。然后，将基底温度升高到400℃，并通过质量流量控制器8b以50sccm的流速通入O2气体。通过质量流量控制器8a以1sccm的流速通入H2气，同时通过质量流量控制器8c以10sccm的流速通入H2气。这样，形成膜厚度为1nm的富硅层306a。
接着，通过质量流量控制器8b将O2气体的供气流速保持在50sccm，用质量流量控制器8a将H2气的流速调整到10sccm，并用质量流量控制器8c将H2气的流速调整到1sccm。以这种方式，在整个表面上形成膜厚度为2nm的富金属层306b。然后，在相同的条件下形成膜厚度为1nm的富硅层306c。以这种方式完成硅酸钽膜306的成膜过程。
接着，如图5C所示，为了改善膜质量，在氮气环境中于550℃下进行热处理5分钟。随后，用CVD法在硅酸钽膜306上形成膜厚为600nm的多晶硅膜，并形成图案，以形成电容器的顶电极307。
在用这种方法形成的电容单元中，等价氧化物厚度为2.0nm，流经介电薄膜的漏电流与氧化硅膜相比要减少约2个数量级。
如上所述，本发明不局限于此。本领域的人士可以在不偏离本发明范畴的范围内对实施方案进行适当地修改。例如，形成于金属硅酸盐膜上的导电层不必总是多晶硅膜和多晶硅-金属硅化物膜，可以使用硅化物膜等。还有，当硅(金属)组成以阶越方式改变时，在每个上层和下层中都可以有多个组成变化点。而且，制造方法可以使用CVD法以外的其他形成方法，例如溅射法等。当使用溅射法时，优选采用使用多靶(例如Zr靶和SiO2靶)的溅射法。
如上所述，在本发明的金属硅酸盐膜中，膜中部金属组成高，而膜下部和上部的硅组成增加。因此依照本发明，可以制造这样的半导体设备，该设备含优于氧化硅膜的高介电常数硅酸盐膜，与高介电常数金属氧化物膜相比具有优异的电特性和热稳定性。同样可以得到高效、更低能耗的MOSFET和高效电容设备。

Claims (28)

1、一种半导体设备，其包含：
作为介电薄膜的金属硅酸盐膜，
其中所述的金属硅酸盐膜具有下部、中部和上部，且
该金属硅酸盐膜上部的硅浓度要高于中部的硅浓度。
2、一种半导体设备，其包含：
作为介电薄膜的金属硅酸盐膜，
其中所述金属硅酸盐膜具有下部、中部和上部，且
该金属硅酸盐膜上部和下部的硅浓度要高于中部的硅浓度。
3、一种半导体设备，其包含：
基底；和
直接或间接在所述基底上的介电膜，
其中所述介电膜包含金属硅酸盐膜，该金属硅酸盐膜具有下部、中部和上部，且
该金属硅酸盐膜中部的硅浓度低于上部和下部的硅浓度。
4、权利要求3的半导体设备，其中所述基底是硅基底，且
在该基底上直接形成所述的金属硅酸盐膜。
5、权利要求3的半导体设备，其中所述的金属硅酸盐膜是通过多晶硅膜、多晶硅-金属硅化物膜和硅化物膜中的至少一种膜而形成于所述基底上的。
6、权利要求4的半导体设备，还包含：
形成在所述基底上的掺杂层，
其中所述介电膜起到栅氧化物膜的作用。
7、权利要求3的半导体设备，其中通过中间层介电膜在所述基底上形成所述介电膜，且
所述介电膜是用于电容器的绝缘膜。
8、权利要求3～7任何一项中的半导体设备，还包含：
形成在所述介电膜表面上的导电膜。
9、权利要求8的半导体设备，其中所述金属硅酸盐膜接触所述导电膜。
10、权利要求8的半导体设备，其中接触到所述金属硅酸盐膜的所述导电膜部分是由多晶硅锗、多晶硅、多晶硅-金属硅化物和硅化物之一形成的。
11、权利要求3～7任何一项中的半导体设备，其中所述金属硅酸盐膜中的硅浓度是连续改变的。
12、权利要求3～7任何一项中的半导体设备，其中所述金属硅酸盐膜中的硅浓度是以阶越方式改变的。
13、权利要求3～7任何一项中的半导体设备，其中所述金属硅酸盐膜含选自Zr，Hf，Ti，Ta，Al，Nb，Sc，Y，La，Ce，Pr，Nd，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb和Lu的一种或多种元素。
14、一种制造半导体设备的方法，其包含：
(a)以第一种流速供给含硅的第一种源气体，并以第二种流速供给至少含一种金属元素的第二种源气体，开始在半导体基底上形成金属硅酸盐膜；和
(b)将所述第一种源气体的流速从第一种流速改变至第三种流速，并将所述第二种源气体的流速从第二种流速改变至第四种流速，持续在所述半导体基底上形成所述金属硅酸盐膜，
其中所述第一种流速和第二种流速的比值大于所述第三种流速和第四种流速的比值。
15、权利要求14的制造半导体设备的方法，还包含：
(c)通过将所述第一种源气体的流速从第三种流速改变至第五种流速，并将所述第二种源气体的流速从第四种流速改变至第六种流速，从而完成在所述半导体基底上的所述金属硅酸盐膜的形成，
其中所述第三种流速和第四种流速的比值小于所述第五种流速和第六种流速的比值。
16、权利要求15的制造半导体设备的方法，还包含：
在(c)后对所述金属硅酸盐膜进行热处理。
17、权利要求14～16任何一项中的制造半导体设备的方法，其中将所述第一种源气体从第一种流速连续改变至第三种流速，并将所述第二种源气体从第二种流速连续改变至第四种流速。
18、权利要求14～16任何一项中的制造半导体设备的方法，其中将所述第一种源气体以阶越方式从第一种流速改变至第三种流速，并将所述第二种源气体以阶越方式从第二种流速改变至第四种流速。
19、权利要求17的制造半导体设备的方法，其中将所述第一种源气体从第三种流速连续改变至第五种流速，并将第二种源气体从第四种流速连续改变至第六种流速。
20、权利要求18的制造半导体设备的方法，其中将所述第一种源气体以阶越方式从第三种流速改变至第五种流速，并将第二种源气体以阶越方式从第四种流速改变至第六种流速。
21、权利要求14～16任何一项中的制造半导体设备的方法，其中所述第二种源气体包含一种或多种选自Zr，Hf，Ti，Ta，Al，Nb，Sc，Y，La，Ce，Pr，Nd，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb和Lu的元素。
22、一种半导体设备，其包含：
半导体基底；
形成于所述半导体基底上的、作为栅介电薄膜的金属硅酸盐膜；和
形成于所述金属硅酸盐膜上的栅电极，
其中所述金属硅酸盐膜的介电常数在所述金属硅酸盐膜的厚度方向上改变，且在其中部介电常数最大。
23、权利要求22的半导体设备，其中所述金属硅酸盐膜的带隙比硅的带隙要大，
该金属硅酸盐膜包含下层、中层和上层，
所述下层和上层每一层的带隙都大于所述中层的带隙，且所述中层的介电常数大于所述下层和上层的介电常数。
24、权利要求22或23的半导体设备，其中所述介电常数是连续变化的。
25、权利要求22或23的半导体设备，其中所述介电常数是以阶越方式变化的。
26、一种半导体设备，其包含：
形成于半导体基底上的绝缘膜；
形成于所述绝缘膜上的底电极；
形成于所述底电极上的金属硅酸盐膜；和
形成于所述金属硅酸盐膜上的顶电极，
其中所述金属硅酸盐膜的介电常数在所述金属硅酸盐膜的厚度方向上改变，且在中部最大。
27、权利要求26的半导体设备，其中所述介电常数是连续变化的。
28、权利要求26的半导体设备，其中所述介电常数是以阶越方式变化的。
CNB028096312A 2001-08-23 2002-08-22 含高介电常数绝缘膜的半导体设备和该设备的制造方法 Expired - Lifetime CN1261986C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001252258 2001-08-23
JP252258/2001 2001-08-23

Publications (2)

Publication Number Publication Date
CN1507654A CN1507654A (zh) 2004-06-23
CN1261986C true CN1261986C (zh) 2006-06-28

Family

ID=19080768

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028096312A Expired - Lifetime CN1261986C (zh) 2001-08-23 2002-08-22 含高介电常数绝缘膜的半导体设备和该设备的制造方法

Country Status (4)

Country Link
US (2) US7164169B2 (zh)
JP (1) JP4120938B2 (zh)
CN (1) CN1261986C (zh)
WO (1) WO2003019643A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4102072B2 (ja) 2002-01-08 2008-06-18 株式会社東芝 半導体装置
JP3974547B2 (ja) * 2003-03-31 2007-09-12 株式会社東芝 半導体装置および半導体装置の製造方法
JP4691873B2 (ja) * 2003-03-31 2011-06-01 富士通株式会社 半導体装置およびその製造方法
TW200506093A (en) * 2003-04-21 2005-02-16 Aviza Tech Inc System and method for forming multi-component films
JP2005191482A (ja) * 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
WO2005071723A1 (ja) * 2004-01-21 2005-08-04 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
JP2006054382A (ja) * 2004-08-16 2006-02-23 Sony Corp 金属シリケート膜と金属シリケート膜の製造方法および半導体装置と半導体装置の製造方法
JP4512098B2 (ja) * 2004-11-29 2010-07-28 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US7504700B2 (en) * 2005-04-21 2009-03-17 International Business Machines Corporation Method of forming an ultra-thin [[HfSiO]] metal silicate film for high performance CMOS applications and semiconductor structure formed in said method
US8034727B2 (en) * 2005-10-14 2011-10-11 Nec Corporation Method and apparatus for manufacturing semiconductor devices
US8053849B2 (en) * 2005-11-09 2011-11-08 Advanced Micro Devices, Inc. Replacement metal gate transistors with reduced gate oxide leakage
SI2152794T1 (sl) 2007-05-10 2014-07-31 Constar International Llc Molekule za odstranjevanje kisika, izdelki, ki jih vsebujejo in postopki za njihovo uporabo
KR100924195B1 (ko) * 2007-09-18 2009-10-29 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8012822B2 (en) * 2007-12-27 2011-09-06 Canon Kabushiki Kaisha Process for forming dielectric films
WO2009094570A2 (en) * 2008-01-24 2009-07-30 Applied Materials, Inc. Plating through tunnel dielectrics for solar cell contact formation
US20100186808A1 (en) * 2009-01-27 2010-07-29 Peter Borden Plating through tunnel dielectrics for solar cell contact formation
CN102446700B (zh) * 2010-09-30 2015-11-11 中国科学院微电子研究所 一种改善硅衬底的方法
JP2014053571A (ja) 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
CN110164850A (zh) 2018-02-15 2019-08-23 松下知识产权经营株式会社 电容元件和电容元件的制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3945031A (en) * 1973-12-10 1976-03-16 Bell Telephone Laboratories, Incorporated Charge effects in doped silicon dioxide
JPH05275646A (ja) 1992-03-26 1993-10-22 Matsushita Electric Ind Co Ltd 高誘電率体及びその製造方法
EP0655788B1 (en) * 1993-11-29 1998-01-21 STMicroelectronics S.A. A volatile memory cell
US6190779B1 (en) * 1994-10-21 2001-02-20 Elisha Technologies Co Llc Corrosion resistant coating containing and amorphous phase
EP0845025A4 (en) * 1995-07-25 2000-02-23 Henkel Corp COMPOSITION AND METHOD FOR DEGREASING METAL SURFACES
JPH10294432A (ja) 1997-04-21 1998-11-04 Sony Corp 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置
US6020243A (en) * 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
US6841439B1 (en) * 1997-07-24 2005-01-11 Texas Instruments Incorporated High permittivity silicate gate dielectric
KR19990014155A (ko) 1997-07-24 1999-02-25 윌리엄 비. 켐플러 고 유전율 실리케이트 게이트 유전체
JPH11186523A (ja) 1997-12-19 1999-07-09 Sharp Corp 絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途
JP2000323591A (ja) 1999-05-14 2000-11-24 Matsushita Electric Ind Co Ltd 半導体素子及び誘電体膜の形成方法
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
JP2001217238A (ja) * 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6350684B1 (en) * 2000-06-15 2002-02-26 Stmicroelectronics, Inc. Graded/stepped silicide process to improve MOS transistor
JP4184686B2 (ja) * 2001-03-28 2008-11-19 株式会社東芝 半導体装置の製造方法
US7005392B2 (en) * 2001-03-30 2006-02-28 Advanced Technology Materials, Inc. Source reagent compositions for CVD formation of gate dielectric thin films using amide precursors and method of using same
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
JP2003249649A (ja) * 2002-02-26 2003-09-05 Toshiba Corp 半導体装置及びその製造方法
JP4014431B2 (ja) * 2002-03-27 2007-11-28 富士通株式会社 半導体記憶装置及び半導体記憶装置の製造方法
JP4574951B2 (ja) * 2003-02-26 2010-11-04 株式会社東芝 半導体装置及びその製造方法
TW200506093A (en) * 2003-04-21 2005-02-16 Aviza Tech Inc System and method for forming multi-component films
JP4463597B2 (ja) 2004-03-24 2010-05-19 富士通株式会社 ３次元描画モデル生成方法及びそのプログラム
US7824991B2 (en) * 2006-01-18 2010-11-02 Macronix International Co., Ltd. Method for nitridation of the interface between a dielectric and a substrate in a MOS device

Also Published As

Publication number Publication date
US7164169B2 (en) 2007-01-16
JP4120938B2 (ja) 2008-07-16
US7495264B2 (en) 2009-02-24
CN1507654A (zh) 2004-06-23
JPWO2003019643A1 (ja) 2004-12-16
US20070090450A1 (en) 2007-04-26
WO2003019643A1 (fr) 2003-03-06
US20040171276A1 (en) 2004-09-02

Similar Documents

Publication Publication Date Title
CN1261986C (zh) 含高介电常数绝缘膜的半导体设备和该设备的制造方法
JP4713518B2 (ja) 半導体装置
US8168547B2 (en) Manufacturing method of semiconductor device
CN1301549C (zh) 半导体集成电路器件的制造方法
CN100367513C (zh) 在硅衬底上层叠栅极绝缘膜和栅极电极的半导体器件及其制造方法
US6451641B1 (en) Non-reducing process for deposition of polysilicon gate electrode over high-K gate dielectric material
CN1253943C (zh) 具有多重栅极及应变的沟道层的晶体管及其制造方法
US7157780B2 (en) Semiconductor device and method for producing the same
JP4465413B1 (ja) 誘電体膜、誘電体膜の製造方法、半導体装置、および、記録媒体
CN1902337A (zh) 用于fet栅电极的cvd钽化合物
US7372112B2 (en) Semiconductor device, process for producing the same and process for producing metal compound thin film
CN1655362A (zh) 用于半导体器件的电介质层及其制造方法
CN1531032A (zh) 高介电常数氧化物膜的制造法、含该膜的电容器及制造法
JP2009059882A (ja) 半導体装置
CN1992273A (zh) 半导体结构及其制造方法
CN1893081A (zh) 具有纳米复合电介质层的电容器及其制造方法
CN1592959A (zh) 在乏硅环境下使用等离子增强化学气相沉积制程的金属栅极的氮氧间隔体的形成方法
CN1820355A (zh) 高k介电膜,及其形成方法和相关的半导体器件
JP2006344837A (ja) 半導体装置及びその製造方法
EP1363333B1 (en) Semiconductor device
CN100352017C (zh) 半导体装置和半导体装置的制造方法
CN100479119C (zh) 薄膜晶体管及其制造方法、显示装置、氧化膜的改性方法、氧化膜的形成方法、半导体装置、半导体装置的制造方法以及半导体装置的制造装置
CN1689146A (zh) 半导体器件及其制造方法
CN2699480Y (zh) 具有多重栅极及应变的沟道层的晶体管
CN1612306A (zh) 处理包含含氧氮化硅介质层的半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTELLECTUAL PROPERTY BRIDGE NO. 1 CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20150311

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150311

Address after: Tokyo, Japan

Patentee after: GODO KAISHA IP BRIDGE 1

Address before: Tokyo, Japan

Patentee before: NEC Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060628