CN1893081A - 具有纳米复合电介质层的电容器及其制造方法 - Google Patents

具有纳米复合电介质层的电容器及其制造方法 Download PDF

Info

Publication number
CN1893081A
CN1893081A CNA2005100975286A CN200510097528A CN1893081A CN 1893081 A CN1893081 A CN 1893081A CN A2005100975286 A CNA2005100975286 A CN A2005100975286A CN 200510097528 A CN200510097528 A CN 200510097528A CN 1893081 A CN1893081 A CN 1893081A
Authority
CN
China
Prior art keywords
zro
tio
source material
layer
composite layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100975286A
Other languages
English (en)
Other versions
CN100547795C (zh
Inventor
吉德信
洪权
廉胜振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1893081A publication Critical patent/CN1893081A/zh
Application granted granted Critical
Publication of CN100547795C publication Critical patent/CN100547795C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/20Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H01G4/206Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06 inorganic and synthetic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了具有纳米复合电介质层的电容器及其制造方法。电容器的电介质层包括通过混合X个不同亚层所形成的纳米复合电介质层,其中X是大于约1的正整数。形成电容器电介质层的方法包括:通过以纳米组合物的形式混合X个不同亚层形成纳米复合层,其中X是大于约1的正整数;和致密化纳米复合层。

Description

具有纳米复合电介质层的电容器及其制造方法
技术领域
本发明涉及半导体装置及其制造方法;并且更具体地,涉及具有纳米复合电介质层的电容器及其制造方法。
背景技术
随着记忆产品的集成尺度已经被半导体技术的微型化加速,单位单元的尺寸已经迅速缩减,并实现了低工作电压。然而,即使单元尺寸已经减小,通常仍需要某一容量水平以阻止软误差事件以及缩短更新时间。因此,即使已经实现具有大表面积半球电极表面的三维存储节点,使用氮化硅(Si3N4)层的用于动态随机存取存储器(DRAM)的NO电容器的高度仍然不断增大。氮化硅层通常使用二氯硅烷(DCS)构成。
因为确保具有高于256M的DRAM所需的足够容量水平的NO电容器受到限制,高k介电材料或三维存储节点(例如园柱型或凹型存储节点)已被用于克服容量限制。高k介电材料的例子是氧化钽(Ta2O5)、氧化铝(Al2O3)及氧化铪(HfO2)。
然而,Ta2O5的泄漏电流特性差。尽管介电常数为9的Al2O3的泄漏电流特性良好,由于低介电常数值,其确保所希望的容量水平仍然受到限制。HfO2由于具有高介电常数能够确保容量;然而,HfO2击穿电压强度低,因而降低了电容器的耐久性。
因此,已经提出了包括HfO2和Al2O3的层叠结构,如双电介质结构。
图1是显示具有HfO2/Al2O3传统电介质结构的电容器的横截面图。
电介质结构12在下电极11和上电极13之间形成,并具有通过层叠Al2O3层12A和HfO2层12B所获得的双电介质结构。
因为Al2O3具有低介电常数,Al2O3在低于80nm的装置中以纳米组合物的形式生产,以减少泄漏电流。因为即使当Al2O3层很薄时,Al2O3也能够确保预期的泄漏电流水平,,因此在最高80nm的器件中可以实现良好的电特性及大规模生产。然而,通常难于应用Al2O3于DRAM中的凹型电容器,因为凹型电容器需要在较大程度上减小的等效氧化物厚度。
因此,包括以预定比率混合的HfO2和Al2O3组合物的电介质层,更特别地,包括HfO2和Al2O3纳米组合物的电介质层目前已被用于凹型电容器。在下文中,这种电介质层将被称为“HfAlO纳米复合电介质层”。
然而,HfAlO纳米复合电介质层具有为9的低介电常数(ε)及5eV的低带隙能,因此,通常难于获得小于10的等效氧化物厚度(EOT),该厚度是为低于70nm技术设计的高度集成装置通常所需要的厚度。如果减小HfAlO纳米复合电介质层的物理厚度来降低EOT,在达到小于大约10的预期EOT前发生直接的隧道效应,结果,泄漏电流可能突然增加。因此,可能难于使用HfAlO纳米复合电介质层作为电容器的电介质层。
发明内容
因此,本发明的目的是提供具有纳米复合电介质层及优良泄漏电流特性的电容器及其制造方法,所述纳米复合电介质层的有效氧化物厚度小于大约10。
依照本发明的一方面,提供了电容器的电介质层。所述电介质层包括由混合X个不同亚层所形成的纳米复合层,其中X是大于约1的正整数。
依照本发明的另一方面,提供了用以形成电容器的电介质层的方法,包括:通过混合纳米组合物形式的X个不同亚层形成纳米复合层,X是大于近似1的正整数;以及致密化该纳米复合层。
仍然依照本发明的另一方面,提供了电容器,包括:下电极;通过混合X个不同亚层形成的纳米复合层,X是大于近似1的正整数;以及上电极。
依照本发明的再一个方面,提供了制造电容器的方法,包括:形成下电极;在下电极上形成纳米复合层,所述纳米复合层包括X个不同亚层,X是大于近似1的正整数;致密化该纳米复合层;以及在纳米复合层上形成上电极层。
附图说明
关于结合附图所给出的优选实施方案的以下描述,本发明的以上及其它目的和特征将得到更好的理解,其中:
图1是说明具有包括氧化铪(HfO2)层和氧化铝(Al2O3)层的传统电介质结构的电容器的图;
图2是用以说明根据本发明的第一实施方案的沉积纳米复合电介质层(如[ZrO2]x[TiO2](1-x)层)的原子层沉积(ALD)方法的图;
图3是说明示于图2的[ZrO2]x[TiO2](1-x)层结构的示意图;
图4是说明根据本发明的第二实施方案的沉积纳米复合电介质层(如[ZrO2]x[TiO2](1-x)层)的ALD方法的图;
图5是说明根据本发明的第三实施方案的具有纳米复合电介质层(如[ZrO2]x[TiO2](1-x)层)的电容器结构的图;
具体实施方式
根据本发明的典型实施方案的具有纳米复合电介质层的电容器及其制造方法将参考附图详述。
根据本发明的典型实施方案,引入[ZrO2]x[TiO2](1-x)电介质层,其用作电容器的电介质层。[ZrO2]x[TiO2](1-x)电介质层通过以预定比率混合氧化锆(ZrO2)层和氧化钛(TiO2)层获得。ZrO2具有高带隙能(Eg),而TiO2具有高介电常数(ε)。在此,[ZrO2]x[TiO2](1-x)层是纳米复合电介质层。
表1
  介电材料   介电常数   带隙能   到Si的CBO
  (Eg,eV)   (eV)
  SiO2   3.9   8.9   3.5
  Si3N4   7   5.1   2.4
  Al2O3   9   8.7   2.8
  Y2O3   15   5.6   2.3
  ZrO2   25   7.8   1.4
  HfO2   25   5.7   1.5
  Ta2O5   26   4.5   0.3
  La2O3   30   4.3   2.3
  TiO2   80   3.5   0.0
如表1所示,因为SiO2、Si3N4、Al2O3及Y2O3的介电常数低于约30,这些电介质材料在确保高度集成的半导体装置的电容器所需的容量水平有困难。电介质材料如ZrO2、HfO2、Ta2O5、La2O3及TiO2的介电常数大于约20,这些电介质材料使得确保所需的容量水平成为可能。然而,由于Al2O3和HfO2分别在确保电容器足够的容量水平及预期的耐久水平中有局限性,这些电介质材料有限地用作电容器电介质层。
因此,根据本发明的典型实施方案,ZrO2层以预定比率与TiO2层混合以形成纳米复合结构。如上所述,ZrO2具有大约7.8eV的高带隙能,TiO2具有大约80的高介电常数。作为混合的结果,可以形成用作电容器电介质层的无定形[ZrO2]x[TiO2](1-x)电介质层。在此,ZrO2的带隙能比HfO2的带隙能大至少约0.5eV,TiO2的介电常数比Al2O3及HfO2的介电常数大至少约71。在下文中,根据本发明典型实施方案所获得的[ZrO2]x[TiO2](1-x)电介质层将称为“纳米复合电介质层”。
在下文中,将详细描述沉积纳米复合电介质层的原子层沉积(ALD)方法的单位循环。
ALD方法的单位循环定义如下:
[(Zr源/清除/氧提供源/清除)m(Ti源/清除/氧提供源/清除)n]Q
此处,Zr源是为生产ZrO2供应Zr源材料的脉冲,Ti源是为生产TiO2提供Ti源材料的脉冲。下标‘m’、‘n’及‘Q’,每一个是大于约1的正整数,分别代表(Zr源/清除/氧提供源/清除)循环次数、(Ti源/清除/氧提供源/清除)循环次数以及确定纳米复合电介质层总厚度的单位循环的次数。
在单位循环的更多细节中,(Zr源/净化/氧提供源/净化)循环被称为ZrO2沉积循环,包括:供应Zr源材料;清除未反应的Zr源材料;供应氧提供源材料;以及清除未反应的Zr源材料和氧提供源材料。ZrO2沉积循环重复m次,这里m是自然数。(Ti源/清除/氧提供源/清除)循环称为TiO2沉积循环,包括:供应Ti源材料;清除未反应的Ti源材料;供应氧提供源材料;以及清除未反应的Ti源材料和氧提供源材料。TiO2沉积循环重复n次,其中n是自然数。通过分别重复ZrO2沉积循环和TiO2沉积循环m和n次,以预期的厚度沉积ZrO2层和TiO2层。包括ZrO2沉积循环和TiO2沉积循环的组合沉积循环(如单位循环)被重复Q次,以确定纳米复合电介质层的整个厚度。
表示为‘m’的ZrO2沉积循环的次数及表示为‘n’的TiO2沉积循环的次数被控制以使ZrO2层和TiO2层的厚度小于约10(如在从大约0.1到大约9.9的范围内),以便ZrO2层和TiO2层一致混合。如果ZrO2层和TiO2层的厚度大于约10,ZrO2层和TiO2层以层叠结构形成,其中ZrO2层和TiO2层相互层叠。因此,在应用分别沉积的ZrO2层和TiO2层到电容器的情况下,ZrO2层和TiO2层与上电极和下电极直接接触。结果,通过精细混合的结晶化不能实现,泄漏电流特性在低带隙能的TiO2层与上电极和下电极接触的区域下降。
如前所述,纳米复合电介质层具有基于ZrO2层和TiO2层的特定混合特性(如纳米组合物)所获得的无定形特性,并且通过控制ZrO2层和TiO2层的纳米组合物中的ZrO2层的比率可以确保电特性的预期水平。特别地,在所述纳米组合物中ZrO2层的比率可通过调节m与n的比值来控制。
控制ZrO2沉积循环的数量(如‘m’)以及TiO2沉积循环的数量(如‘n’),以获得ZrO2层和TiO2层的一致混合及无定形特性。也就是说,m与n的比值被控制在大约0.1到大约0.8的范围内。例如,如果n大约是100,m在从大约10到大约80的范围内。同样,控制m与n的比值,以便ZrO2层和TiO2层被沉积到低于大约10的厚度。如果每个循环ZrO2层和TiO2层的厚度为约0.5,m和n将是约20。
图2是说明根据本发明第一实施方案的沉积纳米复合电介质层的ALD方法的图。特别地,该图说明涉及用以形成纳米复合电介质层的ALD方法的特定气体以预定过程依次供应到反应室中。根据本发明第一实施方案的纳米复合电介质层是通过以纳米组合物形式混合具有带隙能优点的ZrO2层和具有介电常数优点的TiO2层所获得的无定形[ZrO2]x[TiO2](1-x)电介质层。
如上所述,(Zr/N2/O3/N2)循环是ZrO2沉积循环,并重复m次。此处,Zr、N2和O3分别是Zr源材料、清洗气体及氧供应源材料。(Ti/N2/O3/N2)循环是TiO2沉积循环,并重复n次。此处,Ti、N2和O3分别是Ti源材料、清洗气体及氧供应源材料。
ZrO2沉积循环和TiO2沉积循环在维持约0.1托到约10托的压力以及约100℃到约350℃的基片温度的室内进行。
在ZrO2沉积循环的更多细节中,Zr源材料被供应到维持上述条件的室内约0.1秒到约3秒,以使Zr源材料被吸附在基片上。Zr源材料选自Zr(O-tBu)4、Zr[N(CH3)2]4、Zr[N(C2H5)(CH3)]4、Zr[N(C2H5)2]4、Zr(TMHD)4、Zr(OiC3H7)(TMHD)及Zr(OtBu)4中。
N2气然后被供应到所述室约0.1秒到约5秒以清除未吸附的Zr源材料。将作为氧提供原材料的O3气供应到所述室约0.1秒到约3秒以诱导被吸附的Zr源材料和O3气之间的反应。从该反应中,ZrO2层被沉积。N2气又被供应到所述室约0.1秒到约5秒,以清除未反应的O3气及从反应得到的副产品。
通过重复ZrO2沉积循环m次,ZrO2层被沉积到小于约10(例如在从大约0.1到大约9.9的范围内)的厚度。除了O3气、氧化Zr源材料的氧提供源材料之外,氧提供原材料可以包括H2O和O2等离子体。同样,惰性气体如Ar气也可以用作清洗气体。作为另一种清洗方法,真空泵可以用来清除副产品或残余气体。
在TiO2沉积循环的更多细节中,Ti源材料被供应到维持上述条件(例如约100℃到约350℃的基片温度及约0.1托到约10托的压力)的室内约0.1秒到约3秒,以使Ti源材料吸附在基片上。Ti源材料可选自醇盐基材料和β二酮化物基含配位体的材料。醇盐基材料选自Ti(i-OC3H7)4、Ti(n-OC4H9)4、Ti(t-OC4H9)4、Ti(OC2H5)4、Ti(OCH3)4和Ti(n-OC3H7)4。β二酮化物基含配位体的材料选自Ti(THD)3、Ti(OiPr)2(THD)2和Ti(MPD)(THD)2。将N2气供应到所述室约0.1秒到约5秒,以清除未吸附的Ti源材料。然后将O3气供应到所述室约0.1秒到约3秒,以诱导Ti源材料和O3气之间的反应。作为反应结果,原子层的TiO2层被沉积。再将N2气供应到所述室约0.1秒到约5秒,以清除未反应的O3气及从反应得到的副产品。
通过重复TiO2沉积循环n次,TiO2层被沉积到小于约10(例如在从大约0.1到9.9的范围内)的厚度。除了O3气、氧化Ti源材料的氧提供源材料之外,氧提供源材料可以包括H2O和O2等离子体。同样,惰性气体如Ar气也可以用作清洗气体。作为另一个清洗方法,真空泵可以用来清除副产品或残余气体。
维持基片温度低的原因是使由Zr源和Ti源的热分解所引起的化学气相沉积(CVD)反应最小化。如上所述,ALD方法能比CVD法更有效地阻止颗粒的产生,并可在低温进行,以获得比在高温进行的CVD法所获得的更好的装置特性。
图3是说明利用图2所述的ALD方法沉积的纳米复合电介质层的结构的图。
如所述,代替ZrO2层和TiO2层逐层层叠的层叠结构,纳米复合电介质层具有按预定比率混合ZrO2层和TiO2层所获得的纳米复合电介质结构。ALD方法通过控制ZrO2沉积循环的次数和TiO2层沉积循环的次数(即‘m’和‘n’),在每一单位循环沉积ZrO2层和TiO2层的每一个到小于约10的厚度,因此,可以获得包括ZrO2层和TiO2层的纳米复合电介质结构。小于约10的厚度意味着ZrO2层和TiO2层被不连续地沉积。换句话说,如果ZrO2层和TiO2层被沉积到大于约10的厚度,ZrO2层和TiO2层被连续地沉积,因而导致层叠结构。
要获得纳米复合电介质层有几个条件。第一,通过上述ZrO2沉积循环所沉积的ZrO2层的厚度以及通过上述TiO2沉积循环所沉积的TiO2层的厚度应当小于约10(即在大约0.1到大约9.9的范围内)。如上所述,如果厚度大于约10,ZrO2层和TiO2层的每一个被连续地沉积为具有各自特性的层,因而,装置特性可能被降低。
第二,ZrO2沉积循环的次数(即‘m’)以及TiO2层沉积循环的次数(例如‘n’),应当被设置在某一比值范围内以获得纳米复合结构。也就是说,‘m’与‘n’的比值范围介于约0.1到约0.8之间。例如,如果‘n’为约100,‘m’范围为大约10到大约80。同样,还控制‘m’与‘n’的比值,以便ZrO2层和TiO2层被沉积到小于约10的厚度。如果每一沉积循环ZrO2层和TiO2层的厚度为约0.5,那么‘m’和‘n’将大约为20。
通过控制‘m’与‘n’的比值,ZrO2层和TiO2层以纳米组合物的形式混合,产生[ZrO2]x[TiO2](1-x)纳米复合电介质层,所述[ZrO2]x[TiO2](1-x)纳米复合电介质层不是ZrO2层且不是TiO2层。
在上述条件下进行的ALD方法所获得的纳米复合电介质层有几个特性,即:增加的结晶化温度和耐热性以及改进的介电特性。
图4是说明根据本发明的第二实施方案的沉积纳米复合电介质层的ALD方法的图。特别地,该图说明涉及形成纳米复合电介质层的ALD方法的特定气体以预定过程依次供应到反应室中。根据本发明第二实施方案的纳米复合电介质层是通过以纳米组合物形式混合具有带隙能优点的ZrO2层和具有介电常数优点的TiO2层所获得的无定形的[ZrO2]x[TiO2](1-x)电介质层。
沉积[ZrO2]x[TiO2](1-x)电介质层的单位循环定义如下:
(Zr-Ti源/清除/氧提供源/清除)Q
此处,Zr-Ti源是单分子源材料,大于约1的正整数‘Q’是执行单元循环的次数。
以上单元循环包括循序供应Zr-Ti源材料、清洗气体、氧提供源材料以及清洗气体,并被重复‘Q’次以沉积纳米复合电介质层(即[ZrO2]x[TiO2](1-x)电介质层)。根据本发明的第二实施方案,在每一单位循环中沉积[ZrO2]x[TiO2](1-x)电介质层。因此,与第一实施方案不同,在沉积[ZrO2]x[TiO2](1-x)电介质层过程中没有厚度的限制。
在下文中,根据第二实施方案的[ZrO2]x[TiO2](1-x)电介质层的沉积将参考图4详述。
将Zr原子和Ti原子复合成一个分子的Zr-Ti源材料供应到维持在约100℃到约350℃的基片温度和约0.1托到约10托的压力的室内约0.1秒到约3秒。在此,‘MMP’和‘OiPr’分别代表甲氧基甲基-2-丙醇盐和异丙醇盐。
清洗气体,例如,N2气供应约0.1秒到约5秒,以排除未反应的ZrTi(MMP)2(OiPr)5分子;氧提供源材料,例如,O3气供应约0.1秒到约3秒以诱导被吸附的ZrTi(MMP)2(OiPr)5分子与O3气分子之间的反应。结果,[ZrO2]x[TiO2](1-x)层以原子尺度沉积。再供应N2气约0.1秒到约5秒,以清除未反应的O3气分子及反应的副产品。
该单位循环被重复‘Q’次,结果,[ZrO2]x[TiO2](1-x)层沉积到约25到约200的厚度。
除了O3气以外,氧提供源材料还可以包括H2O和O2等离子体。同样,除了N2气以外,可以供应惰性气体如Ar气作为清洗气体。作为另一种清洗方法,真空泵可被用来清除任何残余气体或反应副产品。
基片温度维持低温以便使通过Zr-Ti源材料热分解的CVD反应最小化。如上所述,ALD法能比CVD法更有效地阻止颗粒的产生,并可在低温进行以获得比在高温进行的CVD方法所获得的更好的装置特性。
根据示于图4的第二实施方案所沉积的[ZrO2]x[TiO2]1-x层的结构基本等同于示于图3的结构。因此,代替层叠结构,根据第二实施方案的[ZrO2]x[TiO2]1-x层具有纳米复合结构,因为对每一单位循环ZrO2层和TiO2层沉积到低于约10的厚度。
根据第一和第二实施方案,纳米复合层(即[ZrO2]x[TiO2]1-x层)具有范围从大约20到大约80的高介电常数以及范围从大约3.5eV到大约7.8eV的某一水平的带隙能。介电常数和带隙能可通过控制m与n的比值(参考图2)或Q的数量(参考图4)来调整。同样,在第一实施方案和第二实施方案两者中,纳米复合电介质层可以在纳米复合电介质层形成后致密化。退火法是致密化的一个实例,它可在大约300℃到大约500℃进行大约30秒到大约120秒。
作为参考,鉴于薄HfAlO层具有大约14的介电常数,以获得大约12.5的等效氧化物厚度(EOT),[ZrO2]x[TiO2]1-x层的带隙能比HfAlO层低。尽管低带隙能可能是泄漏电流产生的原因,使用其高介电常数通过增加[ZrO2]x[TiO2]1-x层的厚度可能克服泄漏电流事件。结果,可以获得小于大约10的EOT。因此,与ZrO2/TiO2的层叠结构相比,[ZrO2]x[TiO2]1-x的纳米复合结构能够更有效地获得小于大约10的EOT。
图5是说明根据本发明实施方案的含有[ZrO2]x[TiO2]1-x电介质层的电容器的图。在此,[ZrO2]x[TiO2]1-x电介质层具有纳米复合电介质结构。基本等同于上述的实施方案,[ZrO2]x[TiO2]1-x电介质层将在下文中被称为“纳米复合电介质层”。
如所述,电容器包括:下电极61;在下电极61上形成的纳米复合电介质层62;和在纳米复合电介质层62上形成的上电极63。下电极61和上电极63由选自磷(P)或砷(As)掺杂的多晶硅、氮化钛(TiN)、铷(Ru)、氧化铷(RuO2)、铂(Pt)、铱(Ir)和氧化铱(IrO2)的材料形成。例如,电容器可以制成硅-绝缘体-硅(SIS)结构,其中下电极61和上电极63由多晶硅形成。同样,金属-绝缘体-硅(MIS)电容器结构或金属-绝缘体-金属(MIM)电容器结构也是可能的。对MIS电容器结构来说,下电极61由多晶硅组成,而上电极63由金属或金属氧化物组成。对MIM电容器结构来说,下电极61和上电极63都由金属或金属氧化物组成。下电极61可形成为堆积结构或三维结构如凹面结构或园柱体结构。
如图2和4所示,沉积在下电极61和上电极63之间的纳米复合电介质层62通过ALD方法形成。例如,ZrO2沉积循环和TiO2沉积循环重复进行,以形成总厚度约25到约200的纳米复合电介质层62。作为一种选择,纳米复合电介质层可通过重复在第二实施方案(参考图4)中所述的单位循环来形成。
ZrO2层和TiO2层不分别接触下电极61和上电极63,而是同时接触下电极61和上电极63。也就是说,纳米复合电介质层62不是以HfO2层和ZrO2层按顺序相互层叠的层叠结构形成;而是ZrO2层和TiO2层以纳米组合物的形式混合。
如上所述,根据ALD方法,可以控制单位循环的次数,以不连续地沉积ZrO2层和TiO2层,使得纳米复合电介质层62能够具有纳米组成结构。因为纳米复合电介质层62与本发明的第一实施方案和第二实施方案相同地沉积,所以省略其详细描述。
控制单位循环的重复次数(例如表示为‘m’的ZrO2沉积循环和表示为‘n’的TiO2沉积循环),以沉积总厚度约25到约200的[ZrO2]x[TiO2]1-x层。例如,如图2所述,‘m’与‘n’的比值设定在大约0.1到大约0.8的范围内。
如上所述,形成厚度小于大约10的ZrO2层和TiO2层,以达到不连续地沉积ZrO2层和TiO2层的目的。如果ZrO2层和TiO2层的每一个的厚度大于约10,那么ZrO2层和TiO2层被连续地沉积,从而导致ZrO2层和TiO2层的层叠结构,所述ZrO2层和TiO2层不同时与下电极61和上电极63接触。与[ZrO2]x[TiO2]1-x的纳米组合物结构相比,层叠结构具有降低的装置特性。
尽管没有说明,纳米复合电介质层可以在纳米复合电介质层形成后致密化。退火法是致密化的一个实例,它可在大约300℃到大约500℃进行大约30秒到大约120秒。
如果下电极61包括多晶硅,快速热过程(RTP)在氨(NH3)气氛下、在大约800℃到大约1000℃进行大约10秒到大约120秒,以阻止自然氧化物层的形成,因为在下电极61上形成纳米复合电介质层62的过程中下电极61被氧化。作为RTP的结果,形成氮化硅层64,所述氮化硅层阻止泄漏电流特性的恶化以及介电常数的降低。因为使用甚至薄的纳米复合电介质层作为电容器的电介质层能够确保泄漏电流特性,也可以获得高容量水平。
特别地,根据本发明的典型实施方案,纳米复合电介质层包括具有带隙能优点的ZrO2层和具有介电常数优点的TiO2层的纳米混合物,并使用纳米复合电介质层作为电容器电介质层,能够制造通常需要低于约10的EOT的亚65nm级电容器。
本申请包含涉及2005年6月30日提交到韩国专利局的韩国专利申请No.KR2005-0058757的主题,其全部内容经引用并入本文。
尽管已经关于一些优选的实施方案描述了本发明,对本领域的技术人员来说显而易见的是,可进行各种变化和修改而不背离如所附权利要求所限定的本发明的精神或范围。

Claims (43)

1.一种电容器电介质层,包括:
通过混合X个不同亚层所形成的纳米复合层,其中X是大于近似1的正整数。
2.权利要求1的电介质层,其中纳米复合层包括两个不同的亚层,其中一个包括具有高带隙能的氧化锆(ZrO2),另一个包括具有高介电常数的氧化钛(TiO2)。
3.权利要求2的电介质层,其中纳米复合层通过混合ZrO2亚层和TiO2亚层形成,每一ZrO2亚层和TiO2亚层在原子层沉积(ALD)方法的每一单位循环中沉积到大约0.1到大约9.9的厚度,使得纳米复合层具有范围从大约25到大约200的预定厚度。
4.一种形成电容器电介质层的方法,包括:
通过以纳米组合物的形式混合X个不同亚层形成纳米复合层,所述X是大于近似1的正整数;和
致密化该纳米复合层。
5.权利要求4的方法,其中纳米复合层的形成包括沉积两种不同的亚层,其中一个包括具有大带隙能的ZrO2,另一个包括具有大介电常数的TiO2
6.权利要求5的方法,其中ZrO2亚层和TiO2亚层的沉积通过进行单位循环直到纳米复合层达到范围从约25到约200的预定厚度来进行。
7.权利要求6的方法,其中单位循环包括:ZrO2沉积循环和TiO2沉积循环,各自进行M和N次,其中M和N是大于约1的正整数,直到ZrO2亚层和TiO2亚层的每一个达到范围从约0.1到约9.9的预定厚度。
8.权利要求7的方法,其中ZrO2沉积循环和TiO2沉积循环的每一个包括:
吸附源材料;
清除未反应的源材料;
供应氧提供源材料以与被吸附的源材料反应;和
清除未反应的氧提供源材料及反应副产品。
9.权利要求8的方法,其中ZrO2沉积循环和TiO2沉积循环的每一个在压力和基片温度分别维持在约0.1托到约10托以及约100℃到约350℃的室内进行。
10.权利要求8的方法,其中在ZrO2沉积循环的情况下,源材料选自Zr(O-tBu)4、Zr[N(CH3)2]4、Zr[N(C2H5)(CH3)]4、Zr[N(C2H5)2]4、Zr(TMHD)4、Zr(OiC3H7)(TMHD)和Zr(OtBu)4
11.权利要求8的方法,其中在TiO2沉积循环的情况下,源材料选自醇盐基材料或β二酮化物基含配位体。
12.如权利要求11的方法,其中醇盐基材料选自Ti(i-OC3H7)4、Ti(n-OC4H9)4、Ti(t-OC4H9)4、Ti(OC2H5)4、Ti(OCH3)4和Ti(n-OC3H7)4
13.权利要求11的方法,其中β二酮化物基含配位体的材料选自Ti(THD)3、Ti(OiPr)2(THD)2和Ti(MPD)(THD)2
14.权利要求8的方法,其中氧提供源材料选自O3、H2O和O2等离子体。
15.权利要求8的方法,其中清除包括供应氮气或惰性气体,纳米复合层的致密化包括在约300℃到约500℃进行退火过程约30秒到约120秒。
16.权利要求6的方法,其中单位循环包括:
吸附源材料;
清除未反应的源材料;
供应氧提供源材料以与被吸附的源材料反应;以及
清除未反应的氧提供源材料及反应副产品。
17.权利要求16的方法,其中单位循环在压力和基片温度分别被维持在约0.1托到约10托以及约100℃到约350℃的室内进行。
18.如权利要求16的方法,其中源材料包括ZrTi(MMP)2(OiPr)5
19.如权利要求16的方法,其中氧提供源材料选自O3、H2O和O2等离子体,清除包括供应氮气或惰性气体。
20.一种电容器,包括:
下电极;
通过混合X个不同亚层形成的纳米复合层,所述X是大于近似1的正整数;和
上电极。
21.权利要求20的电容器,其中纳米复合层包括两种不同的亚层,其中一个包括具有大带隙能的氧化锆(ZrO2),另一个包括具有大介电常数的氧化钛(TiO2)。
22.权利要求21的电容器,其中纳米复合层通过混合ZrO2亚层和TiO2亚层形成,每一ZrO2亚层和TiO2亚层在每一单位循环中沉积到大约0.1到大约9.9的厚度,以便纳米复合层具有范围从大约25到大约200的预定厚度。
23.权利要求20的电容器,其中下电极和上电极包括选自磷(P)或砷(As)掺杂的多晶硅、氮化钛(TiN)、铷(Ru)、氧化铷(RuO2)、铂(Pt)、铱(Ir)和氧化铱(IrO2)种的一种。
24.权利要求20的电容器,进一步包括形成于下电极和纳米复合层之间的氮化硅层。
25.一种制造电容器的方法,包括:
形成下电极;
在下电极上形成纳米复合层,所述纳米复合层包括X个不同亚层,所述X是大于近似1的正整数;
致密化该纳米复合层;以及
在纳米复合层上形成上电极层。
26.权利要求25的方法,其中纳米复合层的形成包括沉积两种不同的亚层,其中一个所述亚层包括具有大带隙能的氧化锆(ZrO2),另一个所述亚层包括具有大介电常数的氧化钛(TiO2)。
27.权利要求26的方法,其中ZrO2亚层和TiO2亚层的沉积通过进行单位循环直到纳米复合层达到范围从约25到约200的预定厚度来进行。
28.权利要求27的方法,其中单位循环包括分别进行M和N次的ZrO2沉积循环和TiO2沉积循环,其中M和N是正整数,每一个都大于约1,直到每一ZrO2亚层和TiO2亚层达到范围从约0.1到约9.9的预定厚度。
29.权利要求28的方法,其中ZrO2沉积循环和TiO2沉积循环的每一个包括:
吸附源材料;
清除未反应的源材料;
供应氧提供源材料以与被吸附的源材料反应;和
清除未反应的氧提供源材料和反应副产品。
30.权利要求29的方法,其中每一ZrO2沉积循环和TiO2沉积循环在压力和基片温度分别被维持在约0.1托到约10托以及约100℃到约350℃的室内进行。
31.权利要求29的方法,其中在ZrO2沉积循环的情况下,源材料选自Zr(O-tBu)4、Zr[N(CH3)2]4、Zr[N(C2H5)(CH3)]4、Zr[N(C2H5)2]4、Zr(TMHD)4、Zr(OiC3H7)(TMHD)和Zr(OtBu)4
32.权利要求29的方法,其中在TiO2沉积循环的情况下,源材料选自醇盐基材料或β二酮化物基含配位体。
33.权利要求32的方法,其中醇盐基材料选自Ti(i-OC3H7)4、Ti(n-OC4H9)4、Ti(t-OC4H9)4、Ti(OC2H5)4、Ti(OCH3)4及Ti(n-OC3H7)4
34.权利要求32的方法,其中β二酮化物基含配位体的材料选自Ti(THD)3、Ti(OiPr)2(THD)2和Ti(MPD)(THD)2
35.权利要求29的方法,其中氧提供源材料选自O3、H2O和O2等离子体,清除包括供应氮气或惰性气体。
36.权利要求25的方法,其中纳米复合层的致密化通过在约300℃到约500℃进行退火过程约30秒到约120秒来实现。
37.权利要求27的方法,其中单位循环包括:
吸附源材料;
清除未反应的源材料;
供应氧提供源材料以与被吸附的源材料反应;以及
清除未反应的氧提供源材料及反应副产品。
38.权利要求37的方法,其中单位循环在压力和基片温度分别被维持在约0.1托到约10托以及约100℃到约350℃的室内进行。
39.权利要求37的方法,其中源材料包括ZrTi(MMP)2(OiPr)5
40.权利要求37的方法,其中氧提供源材料选自O3、H2O和O2等离子体,清除包括供应氮气或惰性气体。
41.权利要求25的方法,其中在下电极形成中,下电极包括磷或砷掺杂的多晶硅。
42.权利要求25的方法,进一步包括形成于下电极和纳米复合层之间的氮化硅层。
43.权利要求42的方法,其中氮化硅层的形成包括在约800℃到约1000℃进行快速热过程(RTP)约10秒到约120秒。
CNB2005100975286A 2005-06-30 2005-12-30 具有纳米复合电介质层的电容器及其制造方法 Expired - Fee Related CN100547795C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050058757A KR100717813B1 (ko) 2005-06-30 2005-06-30 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
KR1020050058757 2005-06-30

Publications (2)

Publication Number Publication Date
CN1893081A true CN1893081A (zh) 2007-01-10
CN100547795C CN100547795C (zh) 2009-10-07

Family

ID=37562670

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100975286A Expired - Fee Related CN100547795C (zh) 2005-06-30 2005-12-30 具有纳米复合电介质层的电容器及其制造方法

Country Status (6)

Country Link
US (1) US7446053B2 (zh)
JP (1) JP2007013086A (zh)
KR (1) KR100717813B1 (zh)
CN (1) CN100547795C (zh)
DE (1) DE102005062965A1 (zh)
TW (1) TWI312196B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280473A (zh) * 2010-06-10 2011-12-14 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN102703877A (zh) * 2011-03-25 2012-10-03 尔必达存储器株式会社 成膜方法、成膜装置
CN103515194A (zh) * 2012-06-29 2014-01-15 爱思开海力士有限公司 制造半导体器件的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728962B1 (ko) 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
KR20060072338A (ko) 2004-12-23 2006-06-28 주식회사 하이닉스반도체 유전체막 형성방법 및 이를 이용한 반도체 소자의캐패시터 형성방법
KR100634262B1 (ko) * 2005-03-05 2006-10-13 삼성전자주식회사 복합 유전막을 갖는 반도체 장치의 제조 방법
KR100670747B1 (ko) 2005-11-28 2007-01-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조 방법
KR100819002B1 (ko) * 2006-10-20 2008-04-02 삼성전자주식회사 비휘발성 메모리 소자 제조 방법
KR100875034B1 (ko) * 2007-01-02 2008-12-19 주식회사 하이닉스반도체 플래시 메모리 소자의 유전체막 형성방법
KR100844956B1 (ko) * 2007-03-31 2008-07-09 주식회사 하이닉스반도체 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
JP2009027017A (ja) * 2007-07-20 2009-02-05 Elpida Memory Inc 絶縁体膜、キャパシタ素子、dram及び半導体装置
KR101096227B1 (ko) 2009-10-30 2011-12-22 주식회사 하이닉스반도체 다성분계 전도성산화물의 형성 방법 및 그를 이용한 캐패시터 제조 방법
TWI381563B (zh) * 2009-11-20 2013-01-01 Everlight Electronics Co Ltd 發光二極體封裝及其製作方法
WO2012141698A1 (en) 2011-04-13 2012-10-18 Empire Technology Development Llc Dielectric nanocomposites and methods of making the same
US9196753B2 (en) * 2011-04-19 2015-11-24 Micron Technology, Inc. Select devices including a semiconductive stack having a semiconductive material
KR102322960B1 (ko) 2015-07-15 2021-11-05 삼성전자주식회사 반도체 소자 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3583068A (en) * 1969-03-18 1971-06-08 No Limit Inventions Inc Instrument designed for shaping ready-mixed and baked cakes or bread
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
US5876788A (en) 1997-01-16 1999-03-02 International Business Machines Corporation High dielectric TiO2 -SiN composite films for memory applications
KR100705926B1 (ko) 1999-12-22 2007-04-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP2003519913A (ja) * 2000-01-06 2003-06-24 アプライド マテリアルズ インコーポレイテッド コンデンサ構造のための低熱収支金属酸化物堆積
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
AU2001277755A1 (en) 2000-08-11 2002-02-25 Tokyo Electron Limited Device and method for processing substrate
US6500724B1 (en) * 2000-08-21 2002-12-31 Motorola, Inc. Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Necエレクトロニクス株式会社 半導体装置
US6727140B2 (en) 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
US6797525B2 (en) * 2002-05-22 2004-09-28 Agere Systems Inc. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process
AU2003246168A1 (en) * 2002-07-01 2004-01-19 Matsushita Electric Industrial Co., Ltd. Phosphor light-emitting device, its manufacturing method, and image former
JP3767590B2 (ja) 2002-11-26 2006-04-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
US7094712B2 (en) 2003-09-30 2006-08-22 Samsung Electronics Co., Ltd. High performance MIS capacitor with HfO2 dielectric

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280473A (zh) * 2010-06-10 2011-12-14 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN102280473B (zh) * 2010-06-10 2016-02-03 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN102703877A (zh) * 2011-03-25 2012-10-03 尔必达存储器株式会社 成膜方法、成膜装置
CN103515194A (zh) * 2012-06-29 2014-01-15 爱思开海力士有限公司 制造半导体器件的方法
CN103515194B (zh) * 2012-06-29 2020-06-09 爱思开海力士有限公司 制造半导体器件的方法

Also Published As

Publication number Publication date
KR100717813B1 (ko) 2007-05-11
TW200701478A (en) 2007-01-01
US20070001201A1 (en) 2007-01-04
JP2007013086A (ja) 2007-01-18
KR20070003031A (ko) 2007-01-05
DE102005062965A1 (de) 2007-01-11
TWI312196B (en) 2009-07-11
CN100547795C (zh) 2009-10-07
US7446053B2 (en) 2008-11-04

Similar Documents

Publication Publication Date Title
CN1893081A (zh) 具有纳米复合电介质层的电容器及其制造方法
CN100481461C (zh) 具有纳米复合电介质结构的电容器及其制造方法
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
CN1234909C (zh) 利用原子层沉积法形成薄膜的方法
CN1619819A (zh) 具有氧化铪与氧化铝合成介电层的电容器及其制造方法
CN1181529C (zh) 半导体装置的电容器的制造方法
CN1184348C (zh) 选择性沉积铋基铁电薄膜的方法
CN101050522A (zh) 形成四方氧化锆层的方法及制造具有该层的电容器的方法
CN100550317C (zh) 形成电容器电介质的方法以及使用该电容器电介质制造电容器的方法
CN1619820A (zh) 氧化铬及氧化铝合成介电层及其制造方法
CN1790674A (zh) 具有氧化锆的电容器及其制造方法
CN1873987A (zh) 电容器及其制造方法
CN1284747A (zh) 半导体器件和制造这种半导体器件的方法
KR20120031915A (ko) 반도체 장치 및 그 제조 방법, 그리고 흡착 사이트ㆍ블로킹 원자층 퇴적법
CN1976008A (zh) 半导体器件中电容器的制造方法
JP2008053326A (ja) 半導体装置の製造方法
CN1261986C (zh) 含高介电常数绝缘膜的半导体设备和该设备的制造方法
CN1172361C (zh) 半导体装置的电容器的制造方法
CN102082087A (zh) 包括含碳电极的半导体器件及其制造方法
CN1272852C (zh) 具有氧化阻挡层的电容器及其制造方法
CN1534741A (zh) 金属氧化膜的形成方法
CN102082171A (zh) 半导体器件的电极以及制造电容器的方法
CN1292479C (zh) 半导体器件用电容器、其制造方法及采用它的电子器件
KR100444304B1 (ko) 반도체소자의 캐패시터 형성방법
CN100352017C (zh) 半导体装置和半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091007

Termination date: 20131230