CN102703877A - 成膜方法、成膜装置 - Google Patents

成膜方法、成膜装置 Download PDF

Info

Publication number
CN102703877A
CN102703877A CN2012100826493A CN201210082649A CN102703877A CN 102703877 A CN102703877 A CN 102703877A CN 2012100826493 A CN2012100826493 A CN 2012100826493A CN 201210082649 A CN201210082649 A CN 201210082649A CN 102703877 A CN102703877 A CN 102703877A
Authority
CN
China
Prior art keywords
film
zirconium
oxygenant
processing vessel
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100826493A
Other languages
English (en)
Inventor
两角友一朗
菅原卓也
秋山浩二
菱屋晋吾
广田俊幸
清村贵利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Micron Memory Japan Ltd
Original Assignee
Tokyo Electron Ltd
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Elpida Memory Inc filed Critical Tokyo Electron Ltd
Publication of CN102703877A publication Critical patent/CN102703877A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及成膜含有氧化锆膜的电介质膜的方法，该方法具有：供给由在结构中含有环戊二烯基环的锆化合物构成的锆原料和氧化剂，在被处理基板上成膜氧化锆膜的工序；供给由在结构中含有环戊二烯基环的钛化合物构成的钛原料和氧化剂，在上述氧化锆膜上成膜氧化钛膜的工序。

Description

成膜方法、成膜装置
相关申请文献
本发明要求基于2011年3月25日提交的日本专利申请第2011-068855号的优先权权益，该日本申请的全部内容作为参照文献并入到此处。
技术领域
本发明涉及在半导体晶片等被处理基板上成膜包含氧化锆(ZrO2)膜的电介质膜的成膜方法和成膜装置以及存储介质。
背景技术
最近，根据大规模集成电路(LSI)的高集成化、高速化的要求，构成LSI的半导体元件的设计规则(design rule)日益微细化。与之相随，要求提高用于动态随机存取存储器(DRAM)的电容器的容量，并要求提高用于其中的电介质膜的介电常数。
作为用于这种DRAM的电容器中的高介电常数的电介质膜，研究了氧化锆(ZrO2)膜。
作为成膜氧化锆膜的方法，已知有一种原子层沉积(ALD)工艺，其使用例如四(乙基甲基氨基)锆(TEMAZ)作为原料气体(前体)，使用例如O3气体作为氧化剂，将它们交替地供给。
然而，单独应用氧化锆膜作为DRAM电容器的电介质膜时，难以使作为下一代的DRAM的电介质膜所要求的高介电常数化和低泄漏电流化得到兼顾。
与此相对，以往，通过使用ZrO2膜和TiO2膜等含有Ti的金属氧化物膜的2层结构的膜作为电介质膜的电容器，可以达成高介电常数化和低泄漏电流化。
发明内容
发明要解决的问题
然而，由于氧化锆膜是容易引起氧缺损的膜，即使单纯使用ZrO2膜与TiO2膜等含有Ti的金属氧化物膜的2层结构的电介质膜，也不容易使高介电常数化和低泄漏电流化达到目标水平。
本发明是鉴于上述情况而做出的，其目的是提供包含氧化锆膜的电介质膜的成膜方法和成膜装置，该电介质膜能够兼顾DRAM电容器的电介质膜所要求的高介电常数化和低泄漏电流化。
此外，本发明的目的是提供存储有执行这种成膜方法的程序的存储介质。
用于解决问题的方案
为了解决上述课题，在本发明的第一个方面中，提供一种成膜方法，其特征在于，其是包含氧化锆膜的电介质膜的成膜方法，该成膜方法具有：供给由在结构中含有环戊二烯基环的锆化合物构成的锆原料和氧化剂，在被处理基板上形成氧化锆膜的工序；供给由在结构中含有环戊二烯基环的钛化合物构成的钛原料和氧化剂，在上述氧化锆膜上形成氧化钛膜的工序。
在本发明的第二个方面中，提供一种成膜装置，其特征在于，其是成膜包含氧化锆膜的电介质膜的成膜装置，该装置具备：可保持真空的立式的呈筒体状的处理容器，将被处理基板以保持多段的状态保持在上述处理容器内的保持部件，设置在上述处理容器的外周的加热装置，将锆原料供给到上述处理容器内的锆原料供给机构，将钛原料供给到上述处理容器内的钛原料供给机构，将氧化剂供给到上述处理容器内的氧化剂供给机构，以及控制上述锆原料供给机构、上述钛原料供给机构和上述氧化剂供给机构的控制机构，
所述控制机构进行控制以进行如下工序：
将在结构中含有环戊二烯基环的锆化合物作为锆原料供给上述处理容器内，并供给氧化剂，在被处理基板上形成氧化锆膜的工序；将在结构中含有环戊二烯基环的钛化合物作为钛原料供给上述处理容器内，并供给氧化剂，在上述氧化锆膜上形成氧化钛膜的工序。
在本发明的第三个方面中，提供了一种存储介质，其特征在于，其是存储有在计算机上运行的、用于控制成膜装置的程序的存储介质，所述程序在执行时使计算机控制所述成膜装置，以进行上述第一个方面的成膜方法。
附图说明
图1所示为适用于本发明的成膜方法的成膜装置的一个例子的纵向剖面图。
图2所示为适用于本发明的成膜方法的成膜装置的一个例子的横向剖面图。
图3所示为本发明的一个实施方式的成膜方法的流程图。
图4所示为本发明的一个实施方式的成膜方法的氧化锆膜成膜中气体供给的时间安排的时间图。
图5所示为本发明的一个实施方式的成膜方法的氧化钛膜成膜中气体供给的时间安排的时间图。
图6为说明使用在结构中含有环戊二烯基环的锆化合物形成ZrO2膜时的锆化合物的分子状态的模式图。
图7所示为使用作为Zr源的Cp系锆化合物CPDTMZ和非Cp系锆化合物TEMAZ成膜ZrO2膜时的杂质浓度的图。
图8所示为在内部深槽芯片(deep trench chip)上分别使用CPDTMZ和TEMAZ形成ZrO2膜时的阶梯覆盖率(step coverage)的扫描型电子显微镜(SEM)照片。
图9所示为使用TEMAZ作为Zr源成膜的ZrO2膜与使用CPDTMZ作为Zr源成膜的ZrO2膜的密度比较图。
图10所示为分别使用CPDTMZ和TEMAZ成膜的膜的利用Hg探针测得的泄漏特性的图。
图11所示为分别使用CPDTMZ和TEMAZ成膜的膜的EOT与泄漏电流的关系图。
图12所示为分别使用MCPDTMT和TIPT作为Ti源成膜的TiO2膜的杂质浓度的图。
图13所示为用于把握分别使用MCPDTMT和TIPT作为Ti源成膜的TiO2膜的阶梯覆盖率的扫描型电子显微镜(SEM)照片。
图14所示为分别使用MCPDTMT作为Ti源形成的TiO2膜和使用TIPT形成的TiO2膜在刚沉积(as depo)的状态下的X射线衍射谱图。
图15所示为使用TIPT作为Ti源成膜的TiO2膜和使用MCPDTMT成膜的TiO2膜的膜厚变化(膜收缩)的图。
图16所示为，对于使用CPDTMZ在TiN膜上形成ZrO2膜的样品和使用MCPDTMT在该ZrO2膜上分别以1nm、3nm、5nm的目标膜厚形成TiO2膜的样品，通过二次离子质谱分析法调查深度方向的TiO2、H、C的分布的结果图。
图17为，对于使用ZrO2膜单膜作为电介质膜、使用TiN膜作为上下电极的MIM平板电容器样品，以及使用本发明的ZrO2-TiO2两层膜作为电介质膜、使用TiN膜作为上下电极的MIM平板电容器样品，以EOT为横轴、以泄漏电流值为纵轴的曲线图。
图18为，对于使用ZrO2膜单膜作为电介质膜、使用TiN膜作为上下电极的MIM平板电容器样品，以及使用本发明的ZrO2-TiO2两层膜作为电介质膜、使用TiN膜作为上下电极的MIM平板电容器样品，以ZrO2膜为横轴、以EOT和泄漏电流值为纵轴的曲线图。
具体实施方式
以下参照附图来详细说明本发明的实施方式。
<适用于本发明的成膜方法的成膜装置的一个例子>
图1所示为适用于本发明的成膜方法的成膜装置的一个例子的纵向剖面图，图2所示为图1的成膜装置的横向剖面图。其中，在图2中，省略了加热装置。
成膜装置100具有下端开口的有顶棚的圆筒体状的处理容器1。该处理容器1的全体例如由石英形成，该处理容器1内的顶棚上设置石英制的顶棚板2来密封。另外，例如由不锈钢成型为圆筒体状的歧管3经由O形圈等密封部件4连接于该处理容器1的下端开口部。
上述歧管3支撑处理容器1的下端，石英制的晶舟5可从该歧管3的下方插入到处理容器1内，所述晶舟5可以多段载置作为被处理体的多个例如50～100个半导体晶片(以下简称为晶片)W。该晶舟5具有3根支柱6(参照图2)，通过在支柱6上形成的沟，可支撑多个晶片W。
该晶舟5经由石英制的保温筒7载置在工作台8上，该工作台8被支撑在旋转轴10上，该旋转轴10贯通开闭歧管3的下端开口部例如不锈钢制的盖部9。
而且，在该旋转轴10的贯通部上设置有例如磁性流体密封11，其在气密密封旋转轴10的同时可旋转地支撑旋转轴10。另外，盖部9的周边部与歧管3的下端部之间插入有例如由O形圈构成的密封部件12，由此，保持处理容器1内的密封性。
上述旋转轴10安装在例如船式升降机等升降机构(未图示)所支撑的臂13的前端，可一体地升降晶舟5和盖部9等，使其在处理容器1内插入和脱离。另外，也可以将上述工作台8固定地设置在上述盖部9侧，不旋转晶舟5，进行晶片W的处理。
成膜装置100具有将气体状的氧化剂例如O3气体供给到处理容器1内的氧化剂供给机构14、将Zr源气体(Zr原料气体)供给到处理容器1内的Zr源气体供给机构15、将Ti源气体(Ti原料气体)供给到处理容器1内的Ti源气体供给机构16。另外，具有将作为吹扫气体的惰性气体例如N2气体供给到处理容器1内的吹扫气体供给机构30。
氧化剂供给机构14具有氧化剂供给源17、从氧化剂供给源17引导氧化剂的氧化剂配管18、以及与该氧化剂配管18连接、贯通歧管3的侧壁到内侧、向上方弯曲、再垂直延伸的由石英管形成的氧化剂分散喷嘴19。在该氧化剂分散喷嘴19的垂直部分上隔着规定的间隔形成有多个气体喷出孔19a，使得可以由各气体喷出孔19a以水平方向向处理容器1大致均一地喷出氧化剂，例如O3气体。作为氧化剂，除了O3气体以外，可以使用H2O气体、O2气体、NO2气体、NO气体、N2O气体等。还可以设置等离子体生成机构，将氧化剂等离子化，从而提高反应性。另外，可以是使用O2气体和H2气体的自由基氧化。使用O3气体时，氧化剂供给源17是具有产生O3气体的臭氧发生器的装置。
Zr源气体供给机构15具有：贮存由在结构中含有环戊二烯基环的锆化合物构成的Zr源，例如环戊二烯基·三(二甲基氨基)合锆(ZrCp(NMe2)3；以下称为CPDTMZ)、甲基环戊二烯基·三(二甲基氨基)合锆(Zr(MeCp)(NMe2)3；以下称为MCPDTMZ)的Zr源贮存容器20；从该Zr源贮存容器20引导液体Zr源的Zr源配管21；与Zr源配管21连接、使Zr源气化的气化器22；引导气化器22中生成的Zr源气体的Zr源气体配管23；以及与该Zr源气体配管23连接、贯通歧管3的侧壁到内侧、向上方弯曲、再垂直延伸的由石英管形成的Zr源气体分散喷嘴24。气化器22上连接了供给作为载气的N2气的载气配管22a。在Zr源气体分散喷嘴24上，沿着其长度方向隔着规定的间隔形成有多个气体喷出孔24a，使得可以从各气体喷出孔24a以水平方向向处理容器1内大致均一地喷出Zr源气体。
Ti源气体供给机构16具有：贮存由在结构中含有环戊二烯基环的Ti化合物构成的Ti源，例如甲基环戊二烯基·三(二甲基氨基)合钛(Ti(MeCp)(NMe2)3；以下称为MCPDTMT)的Ti源贮存容器25；从该Ti源贮存容器25引导液体Ti源的Ti源配管26；与Ti源配管26连接、使Ti源气化的气化器27；引导气化器27中生成的Ti源气体的Ti源气体配管28；以及与该Ti源气体配管28连接、贯通歧管3的侧壁到内侧、向上方弯曲、再垂直延伸的由石英管形成的Ti源气体分散喷嘴29。气化器27上连接了供给作为载气的N2气的载气配管27a。在Ti源气体分散喷嘴29上，沿着其长度方向隔着规定的间隔形成有多个气体喷出孔29a，使得可以从各气体喷出孔29a以水平方向向处理容器1内大致均一地喷出Ti源气体。
此外，吹扫气体供给机构30具有：吹扫气体供给源31；从吹扫气体供给源31引导吹扫气体的吹扫气体配管32；以及与该吹扫气体配管32连接、贯通歧管3的侧壁设置的吹扫气体喷嘴33。作为吹扫气体，可以适宜使用惰性气体例如N2气体。
在氧化剂配管18上设置有开闭阀18a和质量流量控制器之类的流量控制器18b，从而可以控制气体状的氧化剂的流量并进行供给。另外，在吹扫气体配管32上还设置有开闭阀32a和质量流量控制器之类的流量控制器32b，从而可以在控制吹扫气体的流量的同时进行供给。
上述Zr源贮存容器20中插入有Zr源压送配管20a，通过从Zr源压送配管20a供给He气等压送气体，将液体Zr源送给Zr源配管21。在上述Zr源配管21上设置有液体质量流量控制器之类的流量控制器21a，在上述Zr源气体配管23上设置有阀门23a。
上述Ti源贮存容器25中插入有Ti源压送配管25a，通过从Ti源压送配管25a供给He气等压送气体，将液体Ti源送给Ti源配管26。在上述Ti源配管26上设置有液体质量流量控制器之类的流量控制器26a，在上述Ti源气体配管28上设置有阀门28a。
如图2所示，用于分散喷出氧化剂的氧化剂分散喷嘴19设置在处理容器1的凹部1a内，Zr源气体分散喷嘴24与Ti源气体分散喷嘴29以在二者之间夹入氧化剂分散喷嘴19的方式设置。
在处理容器1的与氧化剂分散喷嘴19、Zr源气体分散喷嘴24和Ti源气体分散喷嘴29的相反侧的部分上，设置有用于将处理容器1内抽真空的排气口37。这些排气口37通过沿上下方向削去处理容器1的侧壁而形成为细长形状。处理容器1的与该排气口37对应的部分上，以覆盖排气口37的方式，通过熔接安装有成型为截面“コ字状”的排气口覆盖部分38。该排气口覆盖部件38沿着处理容器1的侧边延伸到上方，在处理容器1的上方设定有气体出口39。而且，通过未图示的包含真空泵等的抽真空机构从该气体出口39抽真空。而且，以包围该处理容器1的外周的方式设置有加热该处理容器1和其内部的晶片W的筒体状的加热装置40。
成膜装置100的各构成部的控制，例如利用开闭阀18a、23a、28a、32a的开闭进行的各气体的供给和停止，利用流量控制器18b、21a、26a、32b进行的气体或液体源的流量的控制，引入到处理容器1中的气体的切换、加热装置40的控制等，例如通过由微处理器(计算机)构成的控制器50来进行。控制器50上连接有用于操作者管理成膜装置100而进行命令输入操作等的键盘，或由可视化显示成膜装置100的运转状况的显示器等构成的用户界面51。
另外，控制器50上连接有存储有用于通过控制器50的控制来实现在成膜装置100中执行的各种处理的控制程序，或者用于根据处理条件使成膜装置100的各构成部执行处理的程序即处方(recipe)的存储部52。处方存储在存储部52中的存储介质中。存储介质可以是硬盘等固定性设置的存储介质，也可以是CDROM、DVD、闪存等便携性的存储介质。另外，也可以经由例如专用线路由其他装置适当传送处方。
而且，根据需要，通过来自用户界面51的指示等，从存储部52找出任意的处方，使其在控制器50上执行，从而在控制器50的控制下在成膜装置100中进行所需处理。即，在存储部52的存储介质中存储有执行以下说明的成膜方法的程序(即处理处方)，该程序使控制器50控制成膜装置100，以执行以下说明的本发明的一个实施方式的成膜方法。
<本发明的一个实施方式的成膜方法>
接着说明使用如以上构成的成膜装置进行的本发明的一个实施方式的成膜方法。
首先，在常温下，通过使例如搭载有50～100个晶片W的状态的晶舟5在预先控制于规定温度的处理容器1内从其下方上升，进行加载，通过用盖部9密闭歧管3的下端开口部，使处理容器1内形成密闭空间。接着，将处理容器1内抽真空，维持在规定的工艺压力的同时，控制加热装置40的供给电力，使晶片温度上升，维持在工艺温度，在使晶舟5旋转的状态下开始成膜处理。
如图3的流程图所示，本实施方式的成膜方法具有氧化锆膜成膜工序(工序1)和氧化钛膜成膜工序(工序2)。
1.氧化锆膜成膜工序(工序1)
在工序1的氧化锆膜的成膜中，使用由在结构中含有环戊二烯基环的锆化合物构成的Zr源气体和氧化剂进行成膜。具体而言，如图4的时间图所示，以下列步骤为一次ZrO2成膜操作：将Zr源气体供给到处理容器1，使其在晶片W上吸附的步骤S1，用吹扫气体吹扫处理容器内的步骤S2，向处理容器1中供给作为气体状氧化剂的例如O3气体，使Zr源气体氧化的步骤S3，用吹扫气体吹扫处理容器内的步骤S4，通过重复多次该操作的ALD(原子层沉积)，形成规定膜厚的ZrO2膜。作为DRAM电容器的电介质膜应用时，膜厚为0.1～10nm左右。更优选的膜厚为1～8nm。
接着，根据需要进行退火，形成结晶化的氧化锆系膜。该情况下的退火温度优选为600℃以下。超过600℃时，有可能对设备产生不良影响。
在上述步骤S1中，从Zr源气体供给机构15的Zr源贮存容器20供给作为Zr源的在结构中含有环戊二烯基环的锆化合物，在气化器22中使其气化，产生Zr源气体，经由Zr源气体配管23和Zr源气体分散喷嘴24将Zr源气体从气体喷出孔24a以T1的期间供给到处理容器1内。由此，使Zr源气体吸附在晶片W上。
作为用作Zr源的在结构中含有环戊二烯基环的锆化合物，如上所述，可例举出CPDTMZ和MCPDTMZ，它们的结构式如下所示：
步骤S1的期间T 1可例举为0.1～1800秒。另外，Zr源的流量可例举为0.01～10ml/min(ccm)。另外，此时的处理容器1内的压力可例举为0.3～66650Pa。
在步骤S3的供给氧化剂的步骤中，作为氧化剂的例如O3气体从氧化剂供给机构14的氧化剂供给源17经由氧化剂配管18和氧化剂分散喷嘴19喷出。由此，将吸附在晶片W上的Zr源氧化，形成ZrO2。
该步骤S3的期间T3优选为0.1～1800秒的范围。氧化剂的流量根据晶片W的搭载个数、氧化剂的种类而不同，使用O3气体作为氧化剂，晶片W的搭载个数为50～100个左右时，可例举为1～500g/Nm3。另外，此时的处理容器1内的压力可例举为0.3～66650Pa。
上述步骤S2、S4是为了除去在步骤S1之后或在步骤S3之后残留于处理容器1内的气体，以在后续工序中发生所需的反应而进行的，从吹扫气体供给机构30的吹扫气体供给源31经由吹扫气体配管32和吹扫气体喷嘴33向处理容器1内供给吹扫气体例如N2，将处理容器1内进行吹扫。在该情况下，通过重复多次抽真空与吹扫气体的供给，可以提高残留的气体的除去效率。作为该步骤S2、S4的期间T2、T4，可例举为0.1～1800秒。另外，此时的处理容器1内的压力可例举为0.3～66650Pa。此时，供给锆源气体的步骤S1之后的步骤S2与供给氧化剂的步骤S3之后的步骤S4由于两者的气体排出性不同，因此可以改变抽真空时间、吹扫气体供给时间。具体而言，由于步骤S1之后的一方在气体排出上是费时的，因此，有时优选的是，步骤S1之后进行的步骤S2的时间更长。
2.氧化钛膜成膜工序(工序2)
在工序2的氧化钛膜的成膜中，在工序1之后，使用由在结构中含有环戊二烯基环的Ti化合物构成的Ti源气体和氧化剂进行成膜。具体而言，如图5的时间图所示，以下列步骤为一次TiO2成膜操作：将Ti源气体供给到处理容器1，使之在ZrO2膜上吸附的步骤S11，用吹扫气体吹扫处理容器内的步骤S12，将作为气体状的氧化剂的例如O3气体供给到处理容器1，使Ti源气体氧化的步骤S13，用吹扫气体吹扫处理容器内的步骤S14，通过重复多次该操作的ALD，形成规定膜厚的TiO2膜。
在上述步骤S11中，从Ti源气体供给机构16的Ti源贮存容器25供给作为Ti源的在结构中含有环戊二烯基环的Ti化合物，在气化器27中使其气化，产生Ti源气体，经由Ti源气体配管28和Ti源气体分散喷嘴29，从气体喷出孔29a向处理容器1内以T11的期间供给Ti源气体。由此，使Ti源气体吸附在ZrO2膜上。
作为在结构中含有环戊二烯基环的Ti化合物，如上所述，可例举出MCPDTMT，其结构式如下所示：
Figure BDA0000146997020000131
步骤S11的期间T11可例举为0.1～1800秒。另外，Ti源的流量可例举为0.01～10ml/min(ccm)。另外，此时的处理容器1内的压力可例举为0.3～66650Pa。
步骤S13的供给氧化剂的步骤和步骤S12、S14的吹扫步骤与ZrO2膜成膜时的供给氧化剂的步骤S3和吹扫步骤S2、S4同样地进行。这些期间T13、T12、T14与上述T3、T2、T4为同等程度。
3.本实施方式的成膜方法的机制和效果
在本实施方式中，作为用于ZrO2膜成膜的Zr源使用的在结构中含有环戊二烯基环的锆化合物的分子如上述结构式所示，由于结构中含有的环戊二烯基环构成位阻，这些分子的环戊二烯基环侧难以成为吸附到晶片W的吸附部位。因此，如图6的模式图所示，结构中含有环戊二烯基环的锆化合物分子中，与环戊二烯基环相反的一侧成为吸附部位，可实现规则的吸附排列，吸附的Zr源分子通过一次Zr源分子照射成为一层以下。接着实施的氧化工序中，只要将表面上吸附的1层以下的Zr源分子氧化即可，与Zr源分子在Zr源分子上吸附、必需将多层前体氧化的场合相比，获得了杂质、缺陷更少的致密的膜。
使用以往作为Zr源使用的四(乙基甲基氨基)合锆(TEMAZ)等时，由于不能获得这种规则的排列，吸附时还发生热分解，因此难以获得充分致密的膜。
将属于在结构中含有环戊二烯基环的锆化合物(Cp系锆化合物)的CPDTMZ与属于非Cp系化合物的TEMAZ在实际中进行比较。
首先，测定使用属于Cp系锆化合物的CPDTMZ和属于非Cp系锆化合物的TEMAZ作为Zr源进行ZrO2成膜时的杂质浓度。其结果在图7中示出。图7所示为这些膜的碳浓度、氢浓度、氮浓度。
如图7所示，可以确认，由于属于Cp系锆化合物的CPDTMZ可形成规则的吸附排列，与属于非Cp系锆化合物的TEMAZ相比，可形成杂质浓度更低的膜。
接着，使用属于Cp系锆化合物的CPDTMZ和属于非Cp系锆化合物的TEMAZ，掌握在内部深槽芯片上分别使用CPDTMZ和TEMAZ形成ZrO2膜时的阶梯覆盖率。图8是用于掌握在内部深槽芯片上分别使用CPDTMZ和TEMAZ形成的ZrO2膜的阶梯覆盖率的扫描型电子显微镜(SEM)照片。
如图8所示，可以确认，由于属于Cp系锆化合物的CPDTMZ可形成规则的吸附排列，与属于非Cp系锆化合物的TEMAZ相比，可形成阶梯覆盖率更好的膜。
接着，比较使用属于Cp系锆化合物的CPDTMZ与属于非Cp系化合物的TEMAZ成膜的膜的密度。其结果示于图9中。其中，膜的密度使用X射线反射率测定装置(XRR)来测定。
可以看出，改变TEMAZ温度，形成ZrO2膜，在210℃下达到最高密度，与使用TEMAZ在达到最高密度的210℃下成膜的ZrO2膜相比，使用CPDTMZ作为Zr源在250℃下成膜的ZrO2膜获得了更高密度的膜。即，可以确认，由于属于Cp系锆化合物的CPDTMZ可形成规则的吸附排列，从而可形成与属于非Cp系锆化合物的TEMAZ相比更致密的膜。
接着，比较分别使用属于Cp系锆化合物的CPDTMZ和属于非Cp系化合物的TEMAZ成膜的膜的泄漏特性。其结果示于图10和图11中。图10示出了利用Hg探针获得的泄漏特性，图11示出了EOT(等效氧化层厚度(Equivalent Oxide Thickness：SiO2容量换算膜厚)与泄漏电流的关系。
如图10所示，在利用Hg探针的ZrO2单膜比较中，使用CPDTMZ的膜在泄漏特性上比使用TEMAZ的膜更优异，另外，如图11所示，使用CPDTMZ的膜即使EOT比使用TEMAZ的膜低，也获得了同等的耐泄漏性。即，可以确认，属于Cp系锆化合物的CPDTMZ由于可形成规则的吸附排列，因此，可形成阶梯覆盖性能优异、杂质浓度低的致密膜，从而，获得了在电特性结果上也比使用TEMA时更优异的结果。
然而，照此，虽然Cp系锆化合物与非Cp系锆化合物相比，由于环戊二烯基环结构产生的位阻，可以实现规则的排列，结果，可以形成覆盖性能优异的杂质较少的致密膜，但即使是使用Cp系锆化合物作为成膜原料形成的ZrO2膜，也存在热负荷等导致的氧缺损或碳或氢等使特性恶化的少量杂质，不能获得充分的密度，不能获得作为电容器的电介质膜的充分的相对介电常数和泄漏电流特性。
与此相反，如本实施方式那样，在上述ZrO2膜成膜之后，通过连续地使用在结构中含有环戊二烯基环的Ti化合物来形成TiO2膜，可以进一步将ZrO2膜致密化。
考虑这是因为，使用在结构中含有环戊二烯基环的Ti化合物成膜的TiO2膜由于刚沉积(as depo)的膜结构的特征而具有容易扩散Ti的特征，在ZrO2膜上进行TiO2连续成膜的阶段以及在TiO2膜上形成上部电极的热负荷施加阶段中，Ti从TiO2膜中扩散到ZrO2膜中，离子半径小于Zr的Ti与ZrO2膜中的杂质置换，从而ZrO2膜的密度上升，引起ZrO2膜的致密化。
关于这一点，进行具体说明。
首先，将作为Ti源的属于Cp系Ti化合物的MCPDTMT与属于非Cp系Ti化合物的四(异丙氧基)钛(Ti(OiPr)4；TIPT)进行比较。图12所示为使用它们作为Ti源进行TiO2膜成膜时的杂质浓度测定结果图。另外，图13是用于把握以它们作为Ti源成膜的TiO2膜的阶梯覆盖率的SEM照片。
如图12和图13所示，与使用属于非Cp系Ti化合物的TIPT的膜相比，使用属于Cp系Ti化合物的MCPDTMT的膜具有较少杂质，且阶梯覆盖性能更优异。即，与Cp系锆化合物相同，Cp系Ti化合物由于具有环戊二烯基环结构，可实现规则的吸附排列，因此认为其可形成覆盖性能优异且杂质浓度低的致密膜。
图14所示为使用属于Cp系Ti化合物的MCPDTMT作为Ti源形成的TiO2膜和使用属于非Cp系Ti化合物的TIPT作为Ti源形成的TiO2膜在刚沉积(as depo)的状态下的X射线衍射谱图。从图14可以看出，使用TIPT形成的TiO2膜和使用MCPDTMT形成的TiO2膜具有明显不同的结晶性。可以看出，使用TIPT形成的TiO2膜、使用MCPDTMT形成的TiO2膜均显示了TiO2-锐钛矿(Anatase)的结晶性，但使用MCPDTMT形成的TiO2膜具有较多非晶质部分。
认为其表示，与使用TIPT形成的TiO2膜相比，使用MCPDTMT形成的TiO2膜含有较多非晶质部分，因此容易发生相变。而且，在该相变过程中，Ti的原子排列发生了再排列。
另外，图15示出了使用属于非Cp系Ti化合物的TIPT作为Ti源通过ALD成膜的TiO2膜以及使用属于Cp系Ti化合物的MCPDTMT作为Ti源通过ALD成膜的TiO2膜的膜厚变化。在此处，掌握了在成膜温度250℃下在Si上形成5nm的膜之后，施加与在TiO2膜上形成的上部电极成膜时所施加的热同等以上的热处理时的膜厚变化。如图15所示，可以看出，使用属于Cp系Ti化合物的MCPDTMT作为Ti源成膜的TiO2膜被施加与上述电极形成中施加的热同等以上的热负荷时，与使用属于非Cp系Ti化合物的TIPT成膜的TiO2膜相比，容易发生膜收缩(热收缩增大)。
即，使用属于Cp系Ti化合物的MCPDTMT成膜的TiO2膜由于被施加热负荷，与使用属于非Cp系Ti化合物的TIPT成膜的TiO2膜相比，容易发生源自非晶质的相变，发生更大的热收缩。因此认为，使用MCPDTMT成膜的TiO2膜容易发生Ti原子的再排列。此时，同时具有使Ti原子在ZrO2中扩散的功能。
如上所述，Cp系锆化合物由于环戊二烯基环结构产生的位阻而可规则排列，结果，可以形成覆盖性能优异的杂质较少的致密ZrO2膜，但存在热负荷等导致的氧缺损或碳或氢等使特性恶化的少量杂质，膜单独不能获得充分的密度，作为电容器的电介质膜而言性能不充分。
与使用Cp系锆化合物形成的ZrO2膜同样地，使用Cp系Ti化合物形成的TiO2膜由于环戊二烯基环结构产生的位阻，可规则排列，结果，可形成覆盖性能优异且杂质较少的致密的膜。此外，使用Cp系Ti化合物形成的TiO2膜由于热负荷而发生源自非晶质的相变，伴随此时发生的原子再排列，发生膜的收缩和Ti原子从TiO2膜向ZrO2膜的扩散。
即，通过在使用Cp系锆化合物作为Zr源形成的ZrO2膜上使用Cp系Ti化合物连续进行具有Ti扩散性质的TiO2膜的成膜，通过成膜时和TiO2膜成膜后的上部电极形成时及其以后的热负荷，Ti从TiO2膜向ZrO2膜扩散，Ti与ZrO2膜中的碳或氢等杂质置换，从而ZrO2膜的密度提高，结果，可以获得EOT小且耐泄漏性高的结果。
此时，TiO2膜与功函数小的TiN电极组合使用时，其起着导体的作用，作为电介质的主体为扩散有Ti的ZrO2。
另外，TiO2膜除了这种Ti的扩散带来的ZrO2膜的致密化功能以外，具有作为ZrO2膜的保护层的功能。
如以上所述，根据本实施方式，使用在结构中含有环戊二烯基环的锆化合物形成ZrO2膜，接着在其上使用在结构中含有环戊二烯基环的Ti化合物形成TiO2膜，从而可以将ZrO2膜形成为杂质少的致密膜，因此，可以提高ZrO2膜的相对介电常数，除了这种ZrO2膜的致密化以外，TiO2还起着保护层的作用，因此，可以降低泄漏电流。这样，可以兼顾高介电常数化和低泄漏电流化，因此，通过本实施方式制造的ZrO2-TiO2双层膜可以作为下一代的DRAM电容器用的电介质膜应用。
<用于确认本发明的效果的实验>
接着，说明用于确认本发明的效果的实验。
在此处，使用CPDTMZ作为Zr源，使用O3作为氧化剂，通过图1的成膜装置，通过如图4的时间图所示的一系列的ALD，在Si基板上以6nm的目标膜厚形成ZrO2膜，制作参照用的样品。在这种ZrO2膜上，使用MCPDTMT作为Ti源，使用O3作为氧化剂，通过图1的成膜装置，通过如图5的时间图所示的一系列的ALD，制作分别以1nm、3nm、5nm的目标膜厚形成TiO2膜的样品。
对于这些样品，使用X射线反射率测定装置(XRR)，测定ZrO2膜、TiO2膜的密度与膜厚。其结果示于表1中。如表1所示，可以看出，在ZrO2膜上形成TiO2膜的双层膜，即使TiO2膜为任意膜厚，与ZrO2膜单膜相比，ZrO2膜的密度得到提高。
表1
Figure BDA0000146997020000191
接着，使用TiN膜作为下部电极，在其上，与上述实验同样地，使用CPDTMZ成膜，制作ZrO2膜单膜的参照用的样品，并且制作在该ZrO2膜上使用MCPDTMT形成目标膜厚分别为1nm、3nm、5nm的TiO2膜的样品。
测定这些样品的电容。其结果在表2中示出。表2示出了以ZrO2膜单膜的电容为1进行标准化的电容。如表2所示，可确认，与ZrO2膜单膜的样品相比，在ZrO2膜上使用MCPDTMT形成TiO2膜的样品的电容升高。
表2
电容结果
Ti源：MCPDTMT
  样品  无TiO2 TiO2＝1nm TiO2＝3nm  TiO2＝5nm
  Cv＝0  1 1.4 1.5  1.4
接着，对于这些在TiN膜上成膜的样品，通过二次离子质谱分析法调查深度方向的TiO2、H、C的分布。其结果在图16中示出。如图16所示，可以看出，在ZrO2膜上使用MCPDTMT形成TiO2膜的样品与ZrO2膜单膜相比，ZrO2膜中的TiO2量更高，H量和C量更低。由此证明，通过在ZrO2膜上使用MCPDTMT形成TiO2膜，Ti扩散到ZrO2膜的H或C脱除的位点，由此，ZrO2膜的密度上升，且电容增高。
接着，作为Ti源，使用属于不具有环戊二烯基环的化合物的TIPT代替MCPDTMT，同样地，制作在ZrO2膜上分别以1nm、3nm、5nm的厚度形成TiO2膜的样品，测定这些样品的电容。为了比较，测定ZrO2膜单膜的样品的电容。其结果在表3中示出。在表3中，与表2同样，示出了以ZrO2膜单膜的相对介电常数为1进行标准化的相对介电常数。如表3所示，可以确认，使用属于不具有环戊二烯基环的化合物的TIPT作为Ti源，在ZrO2膜上形成TiO2膜的双层膜的情况下，只能获得与ZrO2膜单膜基本同等的相对介电常数。考虑这是因为，使用不具有环戊二烯基环的化合物作为Ti源形成TiO2膜时，Ti没有从TiO2膜充分扩散到ZrO2膜中。
表3
电容结果
Ti源：TIPT
  样品   无TiO2  TiO2＝1nm  TiO2＝3nm  TiO2＝5nm
  Cv＝0   1  1.00  1.01  0.97
接着，对于在作为下部电极的TiN膜上，使用CPDTMZ作为Zr源，如上所述以6nm的厚度形成ZrO2膜，在其上形成作为上部电极的TiN膜的MIM平板电容器样品，以及同样地在作为下部电极的TiN膜上，如上所述以6nm的厚度形成ZrO2膜，在其上使用MCPDTMT作为Ti源以5nm的厚度形成TiO2膜，形成ZrO2-TiO2双层膜，在该双层膜上形成作为上部电极的TiN膜的MZM平板电容器样品，测定Vg＝1V和Vg＝-1V时的泄漏电流。图17是Vg＝1V和Vg＝-1V时以这些样品的EOT为横轴、以泄漏电流值为纵轴的曲线图。如图17所示，ZrO2-TiO2双层膜样品，与ZrO2膜单膜相比，泄漏电流显著降低，确认可作为面向下一代的电介质膜(容量绝缘膜)应用的EOT和泄漏电流值。
接着，对于用同样的方法和层构成，改变ZrO2膜的膜厚制作的样品，测定EOT和泄漏电流。其结果在图18中示出。图18以ZrO2膜的膜厚为横轴，以EOT和泄漏电流值为纵轴，示出了它们的关系。如该图所示，在ZrO2-TiO2双层膜样品中，确认ZrO2膜的膜厚为6nm时泄漏电流值最低。
<其他应用>
另外，本发明不限于上述实施方式，各种变型是可能的。例如，在上述实施方式中，示出了在搭载多个晶片，一起进行成膜的批量式的成膜装置中应用本发明的例子，但不限于此，还可以在逐个晶片进行成膜的单片式成膜装置中应用本发明。
另外，在上述实施方式中，示出了使用CPDTMZ、MCPDTMZ作为在结构中含有环戊二烯基环的锆化合物、使用MCPDTMT作为在结构中含有环戊二烯基环的Ti化合物的例子，但不限于这些。
此外，在上述实施方式中，示出了采用ALD作为成膜方法的场合，但不限于此，可以是CVD。
再有，作为被处理基板，不限于半导体晶片，也可以将本发明应用于LCD玻璃基板等其他基板。
根据本发明，供给由在结构中含有环戊二烯基环的锆化合物构成的锆原料和氧化剂，在被处理基板上形成氧化锆膜，供给由在结构中含有环戊二烯基环的钛化合物构成的钛原料和氧化剂，在上述氧化锆膜上形成氧化钛膜，形成杂质、缺陷少的高密度的膜，且通过氧化钛膜的保护功能，可以获得能兼顾DRAM电容器的电介质膜所要求的高介电常数化和低泄漏电流化的电介质膜。

Claims (7)

1.一种成膜方法，其特征在于，其是成膜包含氧化锆膜的电介质膜的方法，该成膜方法具有：
供给由在结构中含有环戊二烯基环的锆化合物构成的锆原料和氧化剂，在被处理基板上形成氧化锆膜的成膜工序；
供给由在结构中含有环戊二烯基环的钛化合物构成的钛原料和氧化剂，在所述氧化锆膜上形成氧化钛膜的成膜工序。
2.根据权利要求1所述的成膜方法，其特征在于，成膜所述氧化锆膜的工序通过在处理容器内交替地多次供给所述由在结构中含有环戊二烯基环的锆化合物构成的锆原料和所述氧化剂来实施，
成膜所述氧化钛膜的工序是在所述氧化锆膜的成膜之后通过在所述处理容器内交替地多次供给所述由在结构中含有环戊二烯基环的钛化合物构成的钛原料和所述氧化剂来实施的。
3.根据权利要求2所述的成膜方法，其特征在于，
所述由在结构中含有环戊二烯基环的锆化合物构成的锆原料的供给与所述氧化剂的供给隔着排出所述处理容器内的气体的工序反复进行，
所述由在结构中含有环戊二烯基环的钛化合物构成的钛原料的供给和所述氧化剂的供给隔着排出所述处理容器内的气体的工序反复进行。
4.根据权利要求1所述的成膜的方法，其特征在于，在结构中含有环戊二烯基环的锆化合物是环戊二烯基·三(二甲基氨基)合锆或甲基环戊二烯基·三(二甲基氨基)合锆。
5.根据权利要求1所述的成膜方法，其特征在于，在结构中含有环戊二烯基环的钛化合物是甲基环戊二烯基·三(二甲基氨基)合钛。
6.一种成膜装置，其特征在于，其是成膜包含氧化锆膜的电介质膜的成膜装置，该装置具备：
可保持真空的立式的呈筒体状的处理容器，
将被处理基板以保持为多段的状态保持在所述处理容器内的保持部件，
设置在所述处理容器的外周的加热装置，
将锆原料供给到所述处理容器内的锆原料供给机构，
将钛原料供给到所述处理容器内的钛原料供给机构，
将氧化剂供给到所述处理容器内的氧化剂供给机构，以及，
控制所述锆原料供给机构、所述钛原料供给机构和所述氧化剂供给机构的控制机构，
所述控制机构进行控制以进行如下工序：
将在结构中含有环戊二烯基环的锆化合物作为锆原料供给到所述处理容器内，并供给氧化剂，在被处理基板上成膜氧化锆膜的工序；和，
将在结构中含有环戊二烯基环的钛化合物作为钛原料供给到所述处理容器内，并供给氧化剂，在所述氧化锆膜上成膜氧化钛膜的工序。
7.根据权利要求6所述的成膜装置，其特征在于，所述控制机构进行控制以进行下述工序：
通过在所述处理容器内交替地多次供给所述由在结构中含有环戊二烯基环的锆化合物构成的锆原料和所述氧化剂来进行成膜所述氧化锆膜的工序，以及，
在所述氧化锆膜的成膜之后通过在所述处理容器内交替地多次供给所述由在结构中含有环戊二烯基环的钛化合物构成的钛原料和所述氧化剂来进行成膜所述氧化钛膜的工序。
CN2012100826493A 2011-03-25 2012-03-26 成膜方法、成膜装置 Pending CN102703877A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-068855 2011-03-25
JP2011068855A JP5675458B2 (ja) 2011-03-25 2011-03-25 成膜方法、成膜装置および記憶媒体

Publications (1)

Publication Number Publication Date
CN102703877A true CN102703877A (zh) 2012-10-03

Family

ID=46877707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100826493A Pending CN102703877A (zh) 2011-03-25 2012-03-26 成膜方法、成膜装置

Country Status (5)

Country Link
US (1) US8735304B2 (zh)
JP (1) JP5675458B2 (zh)
KR (1) KR101501803B1 (zh)
CN (1) CN102703877A (zh)
TW (1) TW201245485A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109791875A (zh) * 2016-10-06 2019-05-21 圆益Ips股份有限公司 复合膜制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US8409352B2 (en) * 2010-03-01 2013-04-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of manufacturing substrate and substrate processing apparatus
KR102008445B1 (ko) * 2014-02-26 2019-08-08 주식회사 유진테크 머티리얼즈 지르코늄 함유막 형성용 전구체 조성물 및 이를 이용한 지르코늄 함유막 형성 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893081A (zh) * 2005-06-30 2007-01-10 海力士半导体有限公司 具有纳米复合电介质层的电容器及其制造方法
CN101460657A (zh) * 2006-06-02 2009-06-17 乔治洛德方法研究和开发液化空气有限公司 基于新型钛、锆和铪前体的高k介电膜的形成方法及其用于半导体制造的用途
CN101676433A (zh) * 2008-09-17 2010-03-24 东京毅力科创株式会社 成膜装置及成膜方法
CN101815807A (zh) * 2007-09-14 2010-08-25 西格玛-奥吉奇公司 采用单环戊二烯基三烷氧基铪和锆前体通过原子层沉积制备薄膜的方法
US20100308463A1 (en) * 2009-06-03 2010-12-09 Jengyi Yu Interfacial capping layers for interconnects

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW515032B (en) 1999-10-06 2002-12-21 Samsung Electronics Co Ltd Method of forming thin film using atomic layer deposition method
US7183186B2 (en) * 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
KR100716652B1 (ko) 2005-04-30 2007-05-09 주식회사 하이닉스반도체 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
US8795771B2 (en) * 2006-10-27 2014-08-05 Sean T. Barry ALD of metal-containing films using cyclopentadienyl compounds
JP2009049068A (ja) * 2007-08-14 2009-03-05 Elpida Memory Inc キャパシタ及びその製造方法とキャパシタの製造装置及び半導体記憶装置
EP2201149B1 (en) * 2007-09-14 2013-03-13 Sigma-Aldrich Co. Methods of preparing titanium containing thin films by atomic layer deposition using monocyclopentadienyl titanium-based precursors
JP5221089B2 (ja) * 2007-09-19 2013-06-26 東京エレクトロン株式会社 成膜方法、成膜装置および記憶媒体
KR20110099797A (ko) 2009-01-15 2011-09-08 도쿄엘렉트론가부시키가이샤 커패시터 및 커패시터의 제조 방법
GB0906105D0 (en) * 2009-04-08 2009-05-20 Ulive Entpr Ltd Mixed metal oxides
JP2012533909A (ja) * 2009-07-21 2012-12-27 シグマ−アルドリッチ・カンパニー、エルエルシー チタン含有組成物およびこの組成物のチタン含有薄膜形成のための使用方法
JP5587716B2 (ja) * 2010-09-27 2014-09-10 マイクロンメモリジャパン株式会社 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
JP2012142367A (ja) * 2010-12-28 2012-07-26 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法および基板処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893081A (zh) * 2005-06-30 2007-01-10 海力士半导体有限公司 具有纳米复合电介质层的电容器及其制造方法
CN101460657A (zh) * 2006-06-02 2009-06-17 乔治洛德方法研究和开发液化空气有限公司 基于新型钛、锆和铪前体的高k介电膜的形成方法及其用于半导体制造的用途
CN101815807A (zh) * 2007-09-14 2010-08-25 西格玛-奥吉奇公司 采用单环戊二烯基三烷氧基铪和锆前体通过原子层沉积制备薄膜的方法
CN101676433A (zh) * 2008-09-17 2010-03-24 东京毅力科创株式会社 成膜装置及成膜方法
US20100308463A1 (en) * 2009-06-03 2010-12-09 Jengyi Yu Interfacial capping layers for interconnects

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109791875A (zh) * 2016-10-06 2019-05-21 圆益Ips股份有限公司 复合膜制造方法
CN109791875B (zh) * 2016-10-06 2023-12-15 圆益Ips股份有限公司 复合膜制造方法

Also Published As

Publication number Publication date
JP5675458B2 (ja) 2015-02-25
TW201245485A (en) 2012-11-16
KR20120110033A (ko) 2012-10-09
KR101501803B1 (ko) 2015-03-11
US8735304B2 (en) 2014-05-27
US20120244721A1 (en) 2012-09-27
JP2012204681A (ja) 2012-10-22

Similar Documents

Publication Publication Date Title
KR101609182B1 (ko) 커패시터의 제조 방법, 커패시터 및, 그에 이용되는 유전체막의 형성 방법
US9206931B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
KR101451716B1 (ko) 성막 방법 및 성막 장치
US8338312B2 (en) Film formation method, film formation apparatus, and method for using film formation apparatus
US8420552B2 (en) Method of manufacturing a semiconductor device
KR101552856B1 (ko) 성막 방법 및 성막 장치
US20090233454A1 (en) Film formation apparatus for semiconductor process and method for using same
JP2007317704A (ja) 半導体製造装置
KR20120091397A (ko) 루테늄막의 성막 방법
US8586140B2 (en) Film formation method for forming hafnium oxide film
CN102703877A (zh) 成膜方法、成膜装置
WO2012090831A1 (ja) 半導体デバイスの製造方法および基板処理装置
US9552981B2 (en) Method and apparatus for forming metal oxide film
JP6624998B2 (ja) ボロンドープシリコンゲルマニウム膜の形成方法および形成装置
US7816282B2 (en) Method for forming SrTiO3 film
CN1571124A (zh) 在基板表面上形成金属氧化物的薄膜形成方法
KR20140118867A (ko) 성막 방법 및 성막 장치
Kawano et al. Method for forming SrTiO 3 film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121003