JP2009049068A - キャパシタ及びその製造方法とキャパシタの製造装置及び半導体記憶装置 - Google Patents

キャパシタ及びその製造方法とキャパシタの製造装置及び半導体記憶装置 Download PDF

Info

Publication number
JP2009049068A
JP2009049068A JP2007211535A JP2007211535A JP2009049068A JP 2009049068 A JP2009049068 A JP 2009049068A JP 2007211535 A JP2007211535 A JP 2007211535A JP 2007211535 A JP2007211535 A JP 2007211535A JP 2009049068 A JP2009049068 A JP 2009049068A
Authority
JP
Japan
Prior art keywords
oxide film
film
capacitor
aluminum oxide
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007211535A
Other languages
English (en)
Inventor
Toshiyuki Hirota
俊幸 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2007211535A priority Critical patent/JP2009049068A/ja
Priority to US12/188,307 priority patent/US20090045485A1/en
Publication of JP2009049068A publication Critical patent/JP2009049068A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】誘電率が高く、且つ、リーク電流の小さい誘電体膜を有し、ハーフピッチの縮小化を図った場合でも、大きな容量が得られるキャパシタ、キャパシタの製造方法、キャパシタの製造装置及び半導体記憶装置を提供する。
【解決手段】本発明のキャパシタ１０は、下部電極１と、上部電極３と、下部電極１と上部電極３との間に設けられた誘電体膜２とを有し、誘電体膜２の少なくとも一部がＡＬＤ法よって形成された酸化アルミニウム膜４と、ＡＬＤ法によって形成された酸化チタン膜５とが積層されてなる。誘電体膜においてＡｌの組成比ｘ及びＴｉの組成比ｙが、７≦［ｘ/（ｘ＋ｙ）］×１００≦３５なる関係を満たすものが好ましい。
【選択図】図１

Description

本発明は、キャパシタ及びキャパシタの製造方法とキャパシタの製造装置及び半導体記憶装置に関し、特に誘電体膜及びその形成方法の改良に関する。
ＤＲＡＭ（Dynamic Random Access Memory）の１セルは、１つのトランジスタと１つのキャパシタで構成される。このうちキャパシタは、下部電極と誘電体膜と上部電極とで構成される。ＤＲＡＭのサイズの縮小とともに、セルの占有面積が小さくなり、限られた占有面積の中で一定量のキャパシタ容量を得るために、電極構造の３次元化や誘電率の高い誘電体膜を採用することが検討されている。
誘電体膜に関して言えば、例えば酸化アルミニウム（Ａｌ２Ｏ３）膜は誘電率が約９であり、また、それまで用いられていた窒化膜（誘電率：７）や、その表面を酸化することによって窒化膜の上に酸化膜（誘電率：３．９）を形成したＯＮ膜（酸化膜/窒化膜の積層構造）に比べ、同じＥＯＴ（酸化膜換算膜厚）でリーク電流が小さく抑えられる。このため、近年、酸化アルミニウム膜は、ＤＲＡＭ用キャパシタの誘電体膜として多用されるようになっている。
しかし、デバイスのさらなる縮小に伴い、誘電率が９の酸化アルミニウム膜でも不十分となってきている。このため、最近では、最小加工寸法７０ｎｍレベルのＤＲＡＭにおいては、キャパシタの誘電体膜として、ＨｆＯ２とＡｌ２Ｏ３などの積層膜も検討されるようになっている。しかし、これらの膜も、アモルファスで用いる場合には実効誘電率が２０程度にとどまっている。さらに、誘電体膜については、ＨｆＯ２にイットリウム（Ｙ）を添加し、結晶化温度を下げて誘電率を４０程度まで上げる方法や、誘電体として結晶化したＺｒＯ２（誘電率：約４０）を用いることも提案されているが、これらの結晶化された誘電体膜は、アモルファスに比べてリーク電流が大きくなる傾向が見られ、このことが問題となっている。
さらに、誘電率の高い膜としてペロブスカイト構造をとるＳＴＯ（ＳｒＴｉＯ３）膜（誘電率：１００〜１２０）の検討も進んでいる。しかし、成膜の際に用いられるストロンチウム（Ｓｒ）のソースとして、蒸気圧の高い良好なプリカーサがいまのところ見出されていない。このため、この膜については、実験レベルでの成膜は可能であるものの、量産に適用できるような完成度の高い成膜技術は確立されていない。
そのほか、ＴｉＯ２膜（誘電率：〜９０）は、Ｔｉとしてプリカーサに比較的良いものがあるために一部で検討が進んでいるが、ＳＴＯ膜と同様にバンドギャップが狭く、リーク電流の大きいことが問題になっている。
さらには、図８〜図１０に示すような積層構造となるように、酸化チタン（ＴｉＯ２）膜及び酸化アルミニウム（Ａｌ２Ｏ３）膜とを、ＡＬＤ（Atomic Layer Deposition）法によって成膜した誘電体膜も検討されている。
例えば、図８に示す積層構造では、下部電極７０１と上部電極７０４との間に、酸化アルミニウム膜７０２と酸化チタン膜７０３とが積層されて構成された誘電体膜が設けられている。この誘電体膜は、図１１に示す成膜シークエンスによって形成される。
図１１に示すように、まず、下部電極７０１の表面に、窒素ガスによるパージ処理（ステップ３０２）を行った後、Ａｌ前駆体ガスを供給し、このＡｌ前駆体ガスの反応によって生じたＡｌを被成膜面に被着させることによってＡｌ膜（ほぼ１原子層）を成膜する（ステップ３０３）。その後、Ａｌ前駆体ガスを排気し、窒素ガスによるパージ処理を行う（ステップ３０４）。次に、酸化ガスを供給し、Ａｌ膜を酸化することによって酸化アルミニウム膜に転化させた後（ステップ３０５）、酸化ガスを排気し、窒素ガスによるパージ処理を行う（ステップ３０６）。
そして、ステップ３０３〜ステップ３０６を、酸化アルミニウム膜の厚さが所定の厚さになるまで繰り返し行うことによって、酸化アルミニウム膜７０２を形成する。
次に、Ｔｉ前駆体ガスを供給し、このＴｉ前駆体ガスの反応によって生じたＴｉを酸化アルミニウム膜７０２の表面に被着させることによってＴｉ膜（ほぼ１原子層）を成膜する（ステップ３０７）。その後、Ｔｉ前駆体ガスを排気し、窒素ガスによるパージ処理を行う（ステップ３０８）。次に、酸化ガスを供給し、Ｔｉ膜を酸化することによって酸化アルミニウム膜に転化させた後（ステップ３０９）、酸化ガスを排気し、窒素ガスによるパージ処理を行う（ステップ３１０）。
そして、ステップ３０７〜ステップ３１０を、酸化チタン膜の厚さが所定の厚さになるまで繰り返し行うことによって、酸化チタン膜７０３を形成する。
以上の工程により、酸化アルミニウム膜７０２と酸化チタン膜７０３よりなる誘電体膜が得られる。
また、図９に示す積層構造では、下部電極８０１と上部電極８０５との間に、酸化アルミニウム膜８０２、酸化チタン膜８０３及び酸化アルミニウム膜８０４とが積層されて構成された誘電体膜が設けられている。この誘電体膜は、図１２に示す成膜シークエンスによって形成される。
図１２に示すように、まず、下部電極８０１の表面に、窒素ガスによるパージ処理（ステップ４０２）を行った後、前述のステップ３０３〜ステップ３０６と同様のシークエンス（ステップ４０３〜ステップ４０６）を、酸化アルミニウム膜の厚さが所定の厚さになるまで繰り返し行うことによって、酸化アルミニウム膜８０２を形成する。
次に、前述のステップ３０７〜ステップ３１０と同様のシークエンス（ステップ４０７〜ステップ４１０）を、酸化チタン膜の厚さが所定の厚さになるまで繰り返し行うことによって、酸化チタン膜８０３を形成する。
次に、前述のステップステップ３０３〜ステップ３０６と同様のシークエンス（ステップ４１１〜ステップ４１４）を、酸化アルミニウム膜の厚さが所定の厚さになるまで繰り返し行うことによって、酸化アルミニウム膜８０４を形成する。
以上の工程により、酸化アルミニウム膜８０２、酸化チタン膜８０３及び酸化アルミニウム膜８０４とが積層されて構成された誘電体膜が得られる。
また、図１０に示す積層構造では、下部電極９０１と上部電極９０５との間に、酸化チタン膜９０２、酸化アルミニウム膜９０３及び酸化チタン膜９０４とが積層されて構成された誘電体膜が設けられている。
この誘電体膜を形成するには、上部電極９０１の表面にパージ処理を行った後、前述のステップ３０７〜ステップ３１０と同様のシークエンスを繰り返し行うことによって酸化チタン膜９０２を形成し、続いて、前述のステップステップ３０３〜ステップ３０６と同様のシークエンスを繰り返し行うことによって酸化アルミニウム膜９０３を形成する。その後、前述のステップ３０７〜ステップ３２０と同様のシークエンスを繰り返し行うことによって酸化チタン膜９０４を形成する。
また、他の技術として、半導体素子キャパシタの誘電体として使用する酸化アルミニウム膜と酸化チタン膜とを交互に積層した多層膜が提案されている。（特許文献１参照）
更に、他の技術として、酸化タンタルと酸化チタンからなる層の上に、酸化アルミニウム層を形成してキャパシタの誘電体とする技術が知られている。（特許文献２参照）
特開２００１−１６０５５７号公報 特開２００１−２３７４０１号公報
しかし、本発明者らが、図８〜図１０に示す積層構造の誘電体膜について、誘電率及びリーク電流の検討を行ったところ、これら誘電体膜では、誘電率の高さとリーク電流の低減とが充分に両立し得ず、十分な容量が得られないことを見出した。特に今後の開発目標である更に最小加工寸法の細い、６０ｎｍ、４５ｎｍレベルのＤＲＡＭ用のキャパシタなどへの応用を考慮した場合、従来のキャパシタ構造では不足な面があった。
本発明は、このような事情に鑑みてなされたものであって、誘電率が高く、且つ、リーク電流の小さい誘電体膜を有し、最小加工寸法の縮小化を図った場合でも、大きな容量が得られるキャパシタ、キャパシタの製造方法、キャパシタの製造装置及び半導体記憶装置を提供することを目的とする。
上記の課題を解決するため、本発明のキャパシタは、下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられた誘電体膜とを有するキャパシタであって、
前記誘電体膜は、少なくとも一部が複数の酸化アルミニウム膜と複数の酸化チタン膜をそれらの膜厚方向に配置した複合酸化物膜によって構成されていることを特徴とする。
この構成によれば、誘電率が高く、且つ、リーク電流の小さい誘電体膜を有し、最小加工寸法の縮小化を図った場合でも、大きな容量が得られるキャパシタが得られる。
本発明においては、前記複合酸化物膜は、原子層堆積法よって形成された酸化アルミニウム膜と、原子層堆積法によって形成された酸化チタン膜とが交互に積層されたものであることが望ましい。
このような複合酸化物膜は、酸化アルミニウム膜を形成する際の原子層堆積法における各工程のサイクル数と、酸化チタン膜を形成する際の原子層堆積法における各工程のサイクル数との比を変化させることで、Ａｌの組成比およびＴｉの組成比を精度よく制御することができ、所望の実効誘電率を容易に得ることができる。また、結晶化温度が高いので、アニール処理が行われた場合でも、結晶化が抑えられてアモルファス状態が維持され、結晶化によるリーク電流の増大を防止することができる。
本発明においては、前記酸化アルミニウム膜と前記酸化チタン膜との境界部の少なくとも一部は、酸化アルミニウムと酸化チタンとが混在していてもよい。
この構成によれば、誘電率が高く、且つ、リーク電流の小さい誘電体膜を有し、最小加工寸法の縮小化を図った場合でも、大きな容量が得られるキャパシタが得られる。
本発明において、前記複合酸化物膜は、ＡｌｘＴｉｙＯｚの組成式で示され、Ａｌの組成比ｘ及びＴｉの組成比ｙが、７≦［ｘ/（ｘ＋ｙ）］×１００≦３５なる関係を満たすキャパシタでも良い。
本発明において、前記下部電極及び前記上部電極が、窒化チタンを主材料として構成され、前記複合酸化物膜は、ＡｌｘＴｉｙＯｚの組成式で示され、Ａｌの組成比ｘ及びＴｉの組成比ｙが、１５≦［ｘ/（ｘ＋ｙ）］×１００≦３５なる関係を満たすキャパシタでも良い。
本発明において、前記下部電極及び前記上部電極が、ルテニウム、イリジウム、白金又はこれら金属との合金の少なくともいずれかを主材料として構成され、前記複合酸化物膜は、ＡｌｘＴｉｙＯｚの組成式で示され、Ａｌの組成比ｘ及びＴｉの組成比ｙが、７≦［ｘ/（ｘ＋ｙ）］×１００≦１５なる関係を満たすキャパシタでも良い。
以上の構成によれば、誘電率が高く、且つ、リーク電流の小さい誘電体膜を有し、最小加工寸法の縮小化を図った場合でも、大きな容量が得られるキャパシタが得られる。
本発明においては、前記酸化アルミニウム膜と前記酸化チタン膜は、それぞれ、アモルファスであることが望ましい。
この構成によれば、リーク電流を確実に低減することができる。
本発明においては、前記誘電体膜は、前記下部電極側から順に、下部酸化アルミニウム膜、前記複合酸化物膜及び上部酸化アルミニウム膜が積層されて構成されたものであることが望ましい。
この構成によれば、複合酸化物膜と、下部電極及び上部電極との間の反応、相互拡散が抑止され、キャパシタに熱負荷が加わった場合でも、良好なキャパシタ特性を維持することができる。
本発明においては、前記下部酸化アルミニウム膜及び前記上部酸化アルミニウム膜は、原子層堆積法によって形成された酸化アルミニウム膜であることが望ましい。
この構成によれば、下部酸化アルミニウム膜及び上部酸化アルミニウム膜を、その膜厚を精度よく制御しつつ、均一な膜質で形成することができる。その結果、複合酸化物膜と、下部電極及び上部電極との間の反応、相互拡散を確実に抑止することができる。
本発明のキャパシタの製造方法は、下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられた誘電体膜とを有し、前記誘電体膜の少なくとも一部が、複数の酸化アルミニウム膜と複数の酸化チタン膜をそれらの膜厚方向に配置した複合酸化物膜によって構成されたキャパシタの製造方法であって、前記複合酸化物膜の形成工程が、
原子層堆積法によって酸化アルミニウム膜を形成する酸化アルミニウム膜形成工程と、原子層堆積法によって酸化チタン膜を形成する酸化チタン膜形成工程とを交互に繰り返す工程を有することを特徴とする。
この構成によれば、酸化アルミニウム膜形成工程における原子層堆積法の各工程のサイクル数、及び、酸化チタン膜形成工程における原子層堆積法の各工程のサイクル数との比を変化させることで、形成される複合酸化物膜のＡｌの組成比及びＴｉの組成比を精度よく制御することができ、所望の実効誘電率を有し、且つ、リーク電流の小さい誘電体膜を容易に得ることができる。
本発明においては、前記酸化アルミニウム膜形成工程において、Ａｌを含有する前駆体ガスの反応によって生じたＡｌを、被成膜面に被着させることによってＡｌ膜を成膜する成膜工程と、酸化ガスによって、前記Ａｌ膜を酸化し、酸化アルミニウム膜に転化させる酸化工程とを交互に繰り返し行うことによって酸化アルミニウム膜を形成し、前記酸化チタン膜形成工程において、Ｔｉを含有する前駆体ガスの反応によって生じたＴｉを、被成膜面に被着させることによってＴｉ膜を成膜する成膜工程と、酸化ガスによって、前記Ｔｉ膜を酸化し、酸化チタン膜に転化させる酸化工程とを交互に繰り返し行うことによって酸化チタン膜を形成することが望ましい。
Ａｌを含有する前駆体及びＴｉを含有する前駆体は、比較的蒸気圧の高いものを容易に入手し得るので、この構成によれば、キャパシタの製造を工業的に行う上で有利となる。
本発明においては、形成される複合酸化物膜のＡｌの組成比及びＴｉの組成比を、前記酸化アルミニウム膜形成工程における各工程のサイクル数と、前記酸化チタン膜形成工程における各工程のサイクル数とによって制御することが望ましい。
この構成によれば、形成される複合酸化物膜のＡｌの組成比およびＴｉの組成比を精度よく制御することができ、所望の実効誘電率を有する誘電体膜を容易に得ることができる。
本発明においては、形成される複合酸化物膜の膜厚を、前記酸化アルミニウム膜形成工程及び前記酸化チタン膜形成工程のサイクル数によって制御することが望ましい。
この構成によれば、所望の膜厚を有する複合酸化物膜を、容易に形成することができる。
本発明のキャパシタの製造装置は、反応チャンバと、前記反応チャンバ内に、Ａｌを含有する前駆体ガス、Ｔｉを含有する前駆体ガス及び酸化ガスを、それぞれ別々に供給するガス供給手段と、前記反応チャンバ内のガスを排気するガス排気手段と、前記ガス供給手段によるガスの供給および前記ガス排気手段によるガスの排気を制御する制御手段とを備え、原子層堆積法によって酸化アルミニウム膜を形成する酸化アルミニウム膜形成工程と、原子層堆積法によって酸化チタン膜を形成する酸化チタン膜形成工程とを交互に繰り返し行うことによって、少なくとも一部が複数の酸化アルミニウム膜と複数の酸化チタン膜をそれらの膜厚方向に配置した複合酸化物膜を形成するキャパシタの製造装置であって、前記制御手段は、予め求められた前記酸化アルミニウム膜形成工程を構成する各工程のサイクル数及び前記酸化チタン膜形成工程を構成する各工程のサイクル数と、形成される複合酸化物膜のＡｌの組成比及びＴｉの組成比の関係に基づいて、組成比が設定された値となるようなサイクル数で、前記各工程が繰り返し行われるように、前記ガス供給手段によるガスの供給及び前記ガス排気手段によるガスの排気を制御するように構成されていることを特徴とする。
この構成によれば、形成される複合酸化物膜のＡｌの組成比およびＴｉの組成比を積層数に応じて精度よく制御することができ、所望の実効誘電率を有する誘電体膜を容易に得ることができる。
本発明において、前記複合酸化物膜として、ＡｌｘＴｉｙＯｚの組成式で示され、Ａｌの組成比ｘ及びＴｉの組成比ｙが、７≦［ｘ/（ｘ＋ｙ）］×１００≦３５なる関係を満たすキャパシタの製造方法を採用しても良い。
本発明の半導体記憶装置は、半導体基板と、前記半導体基板の表面に形成されたトランジスタと、前記半導体基板上に設けられた層間絶縁膜と、前記層間絶縁膜を、厚さ方向に貫通して設けられ、前記トランジスタのソースに接続されたコンタクトプラグと、前記層間絶縁膜上に設けられ、前記コンタクトプラグの前記ソース側と反対側の端面を露出させるようにして、シリンダ孔が貫通して設けられた絶縁膜と、前記シリンダ孔の底面及び側面に設けられたキャパシタとを有し、前記キャパシタは、本発明のキャパシタであることを特徴とする。
この構成によれば、最小加工寸法を狭小化した場合でも、大きな容量が得られるキャパシタを備えた半導体記憶装置を得ることができる。
本発明によれば、下部電極と上部電極との間に設けられる誘電体膜の少なくとも一部が、複数の酸化アルミニウム膜と複数の酸化チタン膜をそれらの膜厚方向に配置した構成を有する複合酸化物膜によって構成されている。このような組成を有する複合酸化物膜は、誘電率が高く、また、ＥＯＴ（酸化膜換算膜厚）を比較的薄くした場合でも、リーク電流を小さく抑えることができる。このため、このような複合酸化物膜によって誘電体膜が構成されたキャパシタでは、最小加工寸法を６０ｎｍ以下とした場合でも、大きな容量を得ることができる。
また、特に、複合酸化物膜が、原子層堆積法（ＡＬＤ法）によって形成された酸化アルミニウム膜（誘電率：９）と、ＡＬＤ法によって形成された酸化チタン膜（誘電率：１０）とが交互に積層されたものである場合には、酸化アルミニウム膜を形成する際のＡＬＤ法における各工程のサイクル数と、酸化チタン膜を形成する際のＡＬＤ法における各工程のサイクル数との比を変化させることで、Ａｌの組成比ｘおよびＴｉの組成比ｙを容易に制御することができる。このため、この複合酸化物膜は、酸化アルミニウム膜と酸化チタン膜との誘電率の範囲（９〜８０）で所望の実効誘電率とすることができる。
また、ＡＬＤ法によって形成された酸化アルミニウム膜と、ＡＬＤ法によって形成された酸化チタン膜とが交互に積層された複合酸化物膜では、Ａｌの作用によって酸化チタン膜の熱安定性に向上するため、７５０℃以上の高い結晶化温度を有する。このため、例えば、成膜後に、膜質改善のためのアニール処理（７００℃程度）が行われた場合でも、結晶化が抑えられてアモルファス状態が維持され、結晶化によるリーク電流の増大を防止することができる。
さらに、この複合酸化物膜によって構成された誘電体膜は、成膜に際して、Ｓｒのような蒸気圧の低いプリカーサを使用する必要がないので、工業的に実用化しやすいという利点もある。
次に、本発明のキャパシタ、キャパシタの製造方法、キャパシタの製造装置及び半導体記憶装置について、添付した図面を参照しながら詳細に説明する。
「第１実施形態」
図１は、本発明のキャパシタの第１実施形態を示す縦断面図である。
図１に示すように、キャパシタ１０は、下部電極１と、誘電体膜２と、上部電極３とが、この順に積層されて構成されている。
下部電極１及び上部電極３の材料としては、特に限定されず、この種のキャパシタにおいて一般的に用いられる電極材料がいずれも使用可能である。具体的には、ＴｉＮ、ＴａＮ等の金属窒化物や、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、白金（Ｐｔ）またはこれら金属の少なくともいずれかを含有する合金等が挙げられる。ここで、誘電体膜２が、後述する酸化アルミニウム膜と酸化チタン膜とが交互に積層されたものである場合、下部電極１及び上部電極３の材料として、ルテニウム、イリジウム、白金またはこれらの合金を用いるのが望ましい。酸化チタン膜はバンドキャップが狭いことから、誘電体膜が酸化チタン膜を有しているとリーク電流が大きくなる傾向が見られるが、ルテニウム、イリジウム及び白金のようなバンドオフセットが大きく取れる電極材料と組み合わせることにより、リーク電流を小さく抑えることができる。また、下部電極１の構成材料として、ＲｕまたはＩｒを含む導電性酸化物を用いても良い。より具体的には、ＲｕＯ２,ＩｒＯ２,ＳｒＲｕＯ３等である。
この実施形態の誘電体膜２は、例えば、ＡｌｘＴｉｙＯｚなる組成式で示される金属複合酸化膜６によって構成されている。
このような組成を有する複合酸化物膜６は、誘電率が高く、また、ＥＯＴ（酸化膜換算膜厚）が比較的薄い範囲で、リーク電流を小さく抑えることができる。このため、このような複合酸化物膜６によって誘電体膜２が構成されたキャパシタでは、最小加工寸法の縮小化を図った場合でも、リーク電流を小さく抑えつつ、大きな容量を得ることができる。
このような複合酸化物膜６を有する誘電体膜２においては、ＡｌｘＴｉｙＯｚの組成式で示され、Ａｌの組成比ｘとＴｉの組成比ｙの合計に対するＡｌの組成比ｘの割合、すなわち、［ｘ／（ｘ＋ｙ）］×１００が適正範囲にあることが重要となる。なお、以下では、「Ａｌの組成比ｘとＴｉの組成比ｙの合計に対するＡｌの組成比ｘの割合」を、単に「Ａｌ濃度」と言う。
この複合酸化物膜６のＡｌ濃度は、７％〜３５％であるのが望ましい。Ａｌ濃度が７％より小さいと、酸化チタン膜の特性に近くなることから、リーク電流が大きくなる傾向がある。また、結晶化温度が低くなり、例えば成膜後にアニール処理が行われた場合に結晶化し、この結晶化した部分がリーク電流の原因となる可能性がある。また、Ａｌ濃度が３５％より大きいと、酸化アルミニウム膜の誘電率に近くなることから、例えば最小加工寸法が６０ｎｍ以下のキャパシタに見合う十分な誘電率が得られない可能性がある。また、複合酸化物膜のＥＯＴが比較的薄い範囲において、リーク電流が大きくなる場合がある。
また、複合酸化物膜６のＡｌ濃度は、下部電極１及び上部電極３の構成材料に応じて、さらに最適な範囲とするのが望ましい。
例えば、下部電極１及び上部電極３が金属窒化物を主材料として構成されている場合には、複合酸化物膜６のＡｌ濃度は、１５％〜３５％であるのがより望ましく、下部電極１及び上部電極３が前述の金属または合金を主材料として構成されている場合には、Ａｌ濃度は、７％〜１５％であるのがより望ましい。
なお、前記誘電体膜２を組成式ＡｌａＴｉｂＯｃにて示す場合（ただし、ａ、ｂ、ｃは原子％を示す）、Ａｌ２Ｏ３とＴｉＯ２の混合物において化学量論比が保たれたまま混合されたとすると、ｃ＝（１．５＋２ｂ）の関係となるので、７≦ｘ／（ｘ＋ｙ）］×１００≦３５を満たすａ、ｂ、ｃの関係は原子％表示で、２．３６≦ａ≦１２．３９、２３．０１≦ｂ≦３１.３７、６４.６０≦ｃ≦６６.２７の関係となる。
また、同様に、７≦ｘ／（ｘ＋ｙ）］×１００≦１５を満たすａ、ｂ、ｃの関係は原子％表示で、２．３６≦ａ≦５.１３、２９．０６≦ｂ≦３１.３７、６５.８１≦ｃ≦６６.２７の関係となる。しかし、複合酸化膜６における酸化数は常に化学量論比とはなり得ないので、前記酸素の範囲は前述の範囲に限るものではない。
このような複合酸化膜６は、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ法、レーザーアブレーション法等の物理的気相成長法や、化学気相成長法（ＣＶＤ法）、原子層堆積法（ＡＬＤ法）等によって形成することができる。このうち、複合酸化物膜６は、ＡＬＤ法によって形成された酸化アルミニウム膜４と、ＡＬＤ法によって形成された酸化チタン膜とが交互に積層されたものであるのが望ましい。
ＡＬＤ法では、例えば、Ａｌを含有する前駆体（Ａｌ前駆体）のガスを導入し、このＡｌ前駆体ガスの反応によって生じたＡｌを被成膜面に被着させることによってＡｌ膜（ほぼ１原子層）を成膜する工程と、酸化ガスを導入し、このＡｌ膜を酸化することによって酸化アルミニウム膜に転化させる工程とを交互に繰り返し行うことによって所定の厚さの酸化アルミニウム膜４を形成した後、Ｔｉを含有する前駆体（Ｔｉ前駆体）のガスを導入し、このＴｉ前駆体ガスの反応によって生じたＴｉを被成膜面に被着させることによってＴｉ膜（ほぼ１原子層）を成膜する工程と、酸化ガスを導入し、このＴｉ膜を酸化することによって酸化チタン膜に転化させる工程とを交互に繰り返し行うことによって所定の厚さの酸化チタン膜５を形成する工程とを交互に繰り返し行うことによって複合酸化物膜を形成する。
ＡＬＤ法では、１サイクル毎にほぼ１原子層に相当する超薄膜が形成され、その薄膜が、成膜領域の全範囲において、ほぼ同じ速度で成長するので、膜厚を原子層レベルで精度よく制御することができ、また、均一な膜を再現性よく形成することができる。さらに、段差被覆性の高い膜を形成することができる。
また、酸化アルミニウム膜４を形成する際のＡＬＤ法における各工程のサイクル数Ａと、酸化チタン膜５を形成する際のＡＬＤ法における各工程のサイクル数Ｂとの比を変化させることで、Ａｌの組成比ｘおよびＴｉの組成比ｙを容易に制御することができる。このため、この複合酸化物膜６は、酸化アルミニウム膜と酸化チタン膜との誘電率の範囲（９〜８０）で所望の実効誘電率とすることができる。
また、ＡＬＤ法によって形成された酸化アルミニウム膜４と、ＡＬＤ法によって形成された酸化チタン膜５とが交互に積層された複合酸化物膜６では、Ａｌの作用によって酸化チタン膜５の熱安定性に向上するため、７５０℃以上の高い結晶化温度を有する。このため、例えば、成膜後に、膜質改善のためのアニール処理（７００℃程度）が行われた場合でも、結晶化が抑えられてアモルファス状態が維持され、結晶化によるリーク電流の増大を防止することができる。
ここで、ＡＬＤ法によって形成される複合酸化物膜６では、ＡＬＤ法の各サイクルで形成される原子層同士が確実に分離せず、例えば酸化アルミニウム膜４と酸化チタン膜５との界面近傍で、酸化アルミニウムと酸化チタンとが混在する混合膜（コンビナトリアル膜）が生じる場合がある。本発明で言う「ＡＬＤ法によって形成された酸化アルミニウム膜と、ＡＬＤ法によって形成された酸化チタン膜とが交互に積層された複合酸化物膜」には、このような混合膜を有する複合酸化物膜も含まれる。
なお、本実施形態においては、金属複合酸化膜６は、下部電極１側から順に、ＡＬＤ法によって形成された酸化アルミニウム膜４とＡＬＤ法によって形成された酸化チタン膜５とが交互に複数積層されて構成され、上部電極３側の層が酸化チタン膜５となっている。
これら酸化アルミニウム膜４及び酸化チタン膜５、複合酸化物膜６の膜厚は、ＡＬＤ法における各工程のサイクル数を変化させることによって制御することができる。
「第１実施形態のキャパシタの製造方法」
次に、第１実施形態のキャパシタの製造方法について説明する。
図２は、第１実施形態における誘電体膜（複合酸化物膜）を、ＡＬＤ法によって形成する際の成膜シークエンスを示す模式図、図３は、ＡＬＤ法によって誘電体膜を成膜する成膜装置の一例を示す模式図である。
まず、成膜装置の構成について説明する。
図３に示す成膜装置は、複数のウェハに対して、バッチ式で誘電体膜２を形成するように構成されている。
この成膜装置は、石英製の反応チャンバ１００１と、反応チャンバ１００１内を加熱するヒータ１００２と、反応チャンバ１００１内に配設されたボート１００３と、ボート１００３を回転駆動する回転駆動機構１００４と、反応チャンバ１００１内にガスを供給する複数のインジェクタ１００５、１００６、１００７とを有している。
反応チャンバ１００１内は、その左右の側壁に対して、それぞれ、所定の間隔を空けて配設された２つの壁部１００８、１００９によって３つの空間に区画され、各空間は、それぞれ、一方の側から順に給気チャンバ１０１０、成膜チャンバ１０１１および排気チャンバ１０１２を構成する。
成膜チャンバ１０１１内には、回転軸１０１３を有するボート１００３が配設されており、その回転軸１０１３は回転駆動機構１００４に取り付けられている。ボート１００３は、複数（本実施形態では１００枚）のウェハ１０１４を、上下方向に所定の間隔を空けて並列させて取り付けられるように構成されている。ボート１００３にウェハ１０１４が取り付けられた状態で、回転駆動機構１００４によってボート１００３の回転軸１０１３が回転操作されると、ボート１００３に取り付けられたウェハ１０１４が回転軸１０１３を中心に回転する。これにより、成膜チャンバ１００１内に供給されたガスが、各ウェハ１０１４の表面に均一に接触し、後述するＡＬＤ法による酸化アルミニウム膜４及び酸化チタン膜５の成膜が均一に行われる。
給気チャンバ１０１０には、反応チャンバ１００１の外部に開放された３つのガス供給口１０１５、１０１６、１０１７と、複数のガス供給スリット１０１８が設けられている。各ガス供給口１０１５、１０１６、１０１７には、それぞれ、Ａｌ前駆体ガス及び窒素ガスを供給する第１インジェクタ１００５、Ｔｉ前駆体ガス及び窒素ガスを供給する第２インジェクタ１００６およびオゾン及び窒素ガスを供給する第３インジェクタ１００７が接続されている。なお、第１インジェクタ１００５を、Ａｌ前駆体ガス、Ｔｉ前駆体ガス及び窒素ガスの共用のインジェクタとして用い、第２インジェクタ１０１６の使用を省略するようにしてもよい。
また、複数のガス供給スリットは１０１８、給気チャンバ１０１０と成膜チャンバ１０１１とを区画する壁部１００８に、上下方向に並列して設けられている。各ガス供給スリット１０１８は、それぞれ、各ウェハ同士の間の空間に対応するように、所定の間隔を空けて並設されている。各インジェクタ１００５、１００６、１００７によって給気チャンバ１０１０内に供給されたガスは、各ガス供給スリット１０１８を通過して、各ウェハ１０１４の上面近傍に放出される。
排気チャンバ１０１２には、反応チャンバ１００１の外部に開放されたガス排出口１０１９と、複数のガス排出スリット１０２０が設けられている。ガス排出口１０１９には、バルブ１０２１の一端部が接続され、バルブ１０２１の他端部には排気ポート１０２２の一端部が接続されている。また、排気ポート１０２２の他端部には排気用ポンプ(図示せず)が接続されている。この成膜装置では、バルブ１０２１、排気ポート１０２２及び排気用ポンプによって排気手段が構成される。
ガス排出スリット１０２０は、排気チャンバ１０１２と成膜チャンバ１０１１とを区画する壁部１００９に、ガス供給スリット１０１８と対応するように、上下方向に並列して設けられている。
バルブ１０２１が開いた状態で、各ガス供給スリット１０１８から成膜チャンバ１０１１内に供給されたガスは、ガス排出スリット１０２０を通過して、排気チャンバ１０１２内に排気され、ガス排出口１０１９、バルブ１０２１、排気ポート１０２を通過して、外部に排出される。このとき、成膜チャンバ１０１１内では、各ガス供給スリット１０１８と各ガス排出スリット１０２０との間で、ラミナフロー（一定層流）が生じる。これにより、成膜チャンバ１０１１内に供給されたガスが、各ウェハ１０１４の表面に均一に接触し、後述するＡＬＤ法による酸化アルミニウム膜４及び酸化チタン膜５の成膜が均一に行われる。
また、この成膜装置は、各インジェクタ１００５、１００６、１００７によるガスの供給及び排気手段によるガスの排気を制御する制御手段（図示せず）を有している。この制御手段は、予め求められた酸化アルミニウム膜形成工程を構成する各工程のサイクル数Ａ及び酸化チタン膜形成工程を構成する各工程のサイクル数Ｂと、形成される複合酸化物膜のＡｌの組成比ｘ及びＴｉの組成比ｙの関係に基づいて、組成比ｘ及び組成比ｙが設定された値となるようなサイクル数Ａ及びＢで、各工程が繰り返し行われるように、各インジェクタ１００５、１００６、１００７及びガス排気手段によるガスの排気を制御するものである。
キャパシタは、このような成膜装置を用いて次のようにして製造される。
まず、キャパシタ１０を形成するウェハ１０１４を用意する。
そして、このウェハ１０１４のキャパシタ形成領域に、下部電極１を形成する。
下部電極１は、例えば、全面に導電膜を形成した後、この導電膜を、フォトリソグラフィ技術によって下部電極の形状にパターニングすることによって形成することができる。導電膜の形成方法としては、前述の物理的気相成長法やＣＶＤ法等が挙げられる。
次に、図３に示す成膜装置を用いて、図２に示す成膜シークエンスで、下部電極１上に誘電体膜２を形成する。
まず、１００枚のウェハ１０１４をボート１００３に取り付け、ボート１００３を成膜チャンバ１０１１内に搬入する。そして、バルブ１０２１を開いた状態で、各部の動作をオンにする。これにより、ボート１００３が回転軸１０１３を中心に回転し、反応チャンバ１００１内が所定の温度となる。また、反応チャンバ１００１の各チャンバ１０１０、１０１１、１０１２内が排気され、所定の減圧状態となる（ステップ１００）。
次に、第３インジェクタ１００７によって、窒素ガスを、給気チャンバ１０１０内に供給する。給気チャンバ１０１０内に供給された窒素ガスは、各ガス供給スリット１０１８を通過して、成膜チャンバ１０１１内の各ウェハ１０１４同士の間に供給され、各ガス排出スリット１０２０を通過して、排気チャンバ１０１２内に排気される。排気チャンバ１０２１内に排気された窒素ガスは、ガス排出口１０１９、バルブ１０２１及び排気ポート１０２２を通過して外部に排気される。このとき、各ウェハ１０１４同士の間の空間では、窒素ガスのラミナフローが生じ、この窒素ガスにより、ウェハ１０１４の表面がパージ処理される（ステップ１０１）。
次に、第１インジェクタ１００５によって、Ａｌ前駆体ガスを、給気チャンバ１０１０内に供給する。給気チャンバ１０１０内にＡｌ前駆体ガスを供給すると、ステップ１０１の窒素ガスの場合と同様に、各ウェハ１０１４同士の間の空間で、Ａｌ前駆体ガスのラミナフローが生じる。このＡｌ前駆体ガスが熱分解し、その構成元素であるＡｌが、ウェハ１０１４の表面に吸着して膜（ほぼ１原子層）が形成される（ステップ１０２）。
次に、第１インジェクタ１００５によるＡｌ前駆体ガスの供給を停止する。反応チャンバ１００１内に残存するＡｌ前駆体ガスは、各ガス排出スリット１０２０を通過して、排気チャンバ１０１２内に排気され、ガス排出口１０１９、バルブ１０２１及び排気ポート１０２２を通過して外部に排出される。続いて、第３インジェクタ１００７によって、窒素ガスを給気チャンバ１０１０内に供給する。給気チャンバ１０１０内に窒素ガスを供給すると、ステップ１０１と同様に、各ウェハ１０１４同士の間の空間で、窒素ガスのラミナフローが生じ、この窒素ガスにより、ウェハ１０１４に吸着した余分なＡｌ等が除去される（ステップ１０３）。
次に、第３インジェクタ１００７によって、酸化ガスを、給気チャンバ１０１０内に供給する。給気チャンバ１０１内に酸化ガスを供給すると、ステップ１０１の窒素ガスの場合と同様に、各ウェハ１０１４同士の間の空間で、酸化ガスのラミナフローが生じる。この酸化ガスと、ウェハ１０１４の表面に形成されたＡｌ膜とが反応することによって、酸化アルミニウム膜が形成される（ステップ１０４）。
次に、第３インジェクタ１００７による酸化ガスの供給を停止する。反応チャンバ１００１内に残存する酸化ガスは、各ガス排出スリット１０２０を通過して、排気チャンバ１０１２内に排気され、ガス排出口１０１９、バルブ１０２１及び排気ポート１０２２を通過して外部に排出される。続いて、第３インジェクタ１００７によって、窒素ガスを給気チャンバ１０１０内に供給する。給気チャンバ１０１０内に窒素ガスを供給すると、ステップ１０１と同様に、各ウェハ１０１４同士の間の空間で、窒素ガスのラミナフローが生じ、この窒素ガスにより、ウェハ１０１４に吸着した余分な酸化剤等が除去される（ステップ１０５）。
以上のステップ１０２〜ステップ１０５を、酸化アルミニウム膜が所定の膜厚となるまで繰り返すことにより、酸化アルミニウム膜４を形成する（ステップ１１１：酸化アルミニウム膜形成工程）。
次に、第２インジェクタ１００６によって、Ｔｉ前駆体ガスを、給気チャンバ１０１０内に供給する。給気チャンバ１０１０内にＴｉ前駆体ガスを供給すると、ステップ１０１の窒素ガスの場合と同様に、各ウェハ１０１４同士の間の空間で、Ｔｉ前駆体ガスのラミナフローが生じる。このＴｉ前駆体ガスが熱分解し、その構成元素であるＴｉが、酸化アルミニウム膜４の表面に吸着して膜（ほぼ１原子層）が形成される（ステップ１０６）。
次に、第２インジェクタ１００６によるＴｉ前駆体ガスの供給を停止する。反応チャンバ１００１内に残存するＴｉ前駆体ガスは、各ガス排出スリット１０２０を通過して、排気チャンバ１０１２内に排気され、ガス排出口１０１９、バルブ１０２１及び排気ポート１０２２を通過して外部に排出される。続いて、第３インジェクタ１００７によって、窒素ガスを給気チャンバ１０１０内に供給する。給気チャンバ１０１０内に窒素ガスを供給すると、ステップ１０１と同様に、各ウェハ１０１４同士の間の空間で、窒素ガスのラミナフローが生じ、この窒素ガスにより、ウェハ１０１４に吸着した余分なＴｉ等が除去される（ステップ１０７）。
次に、第３インジェクタ１００７によって、酸化ガスを、給気チャンバ１０１０内に供給する。給気チャンバ１０１０内に酸化ガスを供給すると、ステップ１０１の窒素ガスの場合と同様に、各ウェハ１０１４同士の間の空間で、酸化ガスのラミナフローが生じる。この酸化ガスと、ウェハ１０１４の表面に形成されたＴｉ膜とが反応することによって、酸化チタン膜が形成される（ステップ１０８）。
次に、第３インジェクタ１００７による酸化ガスの供給を停止する。反応チャンバ１０１０内に残存する酸化ガスは、各ガス排出スリット１０２０を通過して、排気チャンバ１０１２内に排気され、ガス排出口１０１９、バルブ１０２１及び排気ポート１０２２を通過して外部に排出される。続いて、第３インジェクタ１００７によって、窒素ガスを給気チャンバ１０１０内に供給する。給気チャンバ１０１０内に窒素ガスを供給すると、ステップ１０１と同様に、各ウェハ１０１４同士の間の空間で、窒素ガスのラミナフローが生じ、この窒素ガスにより、ウェハ１０１４に吸着した余分な酸化剤等が除去される（ステップ１０９）。
以上のステップ１０６〜ステップ１０９を、酸化チタン膜が所定の膜厚となるまで繰り返すことにより、酸化チタン膜５を形成する（ステップ１１３：酸化チタン膜形成工程）。
さらに、以上のステップ１１１８（酸化アルミニウム膜形成工程）及びステップ１１３（酸化チタン膜形成工程）を、複合酸化物膜６が所定の膜厚となるまで繰り返すことにより、酸化アルミニウム膜４と酸化チタン膜５とが交互に積層された複合酸化物膜６が形成される。
そして、各部の動作をオフとし、反応チャンバ１００１の各チャンバ１０１０、１０１１、１０１２内を大気圧とする。その後、成膜チャンバ１０１１内からボート１００３を搬出し、ボート１００３から金属複合酸化物６が形成されたウェハ１０１４を取り外す（ステップ１１０）。
以上の誘電体膜の形成工程において、Ａｌ前駆体としては、トリメチルアルミニウムニウム（ＴＭＡ）等を用いることができ、Ｔｉ前駆体としては、チタニウムテトライソプロポキシド［Ｔｉ（ＯｉＰｒ）４］等を用いることができる。また、酸化剤としては、オゾン（Ｏ３）、Ｈ２Ｏ、プラズマで励起したＯ２等が挙げられる。なお、Ａｌ前駆体、Ｔｉ前駆体及び酸化剤は、これに限るものではない。
以上のようなＡＬＤ法による複合酸化物膜６の形成工程では、形成される複合酸化物膜６のＡｌの組成比ｘ及びＴｉの組成比ｙが、ステップ１０２〜ステップ１０５のサイクル数Ａ及びステップ１０６〜ステップ１０９のサイクル数Ｂとの比によって制御することができ、また、複合酸化物膜６の膜厚は、ステップ１１１及びステップ１１３のサイクル数Ｃによって制御することができる。
そして、このようにして形成された複合酸化物膜６（誘電体膜２）の上に、上部電極３を形成する。上部電極３は、下部電極１と同様にして形成することができる。
このように、このキャパシタの製造方法では、ＡＬＤ法による酸化アルミニウム膜形成工程と、ＡＬＤ法による酸化チタン膜形成工程とを、交互に繰り返し行うことによって誘電体膜２を形成する。
ＡＬＤ法では、１サイクル毎にほぼ１原子層に相当する超薄膜が形成され、その薄膜が、成膜領域の全範囲において、ほぼ同じ速度で成長するので、膜厚を原子層レベルで精度よく制御することができ、また、均一な膜を再現性よく形成することができる。さらに、段差被覆性の高い膜を形成することができる。
また、酸化アルミニウム膜形成工程を構成するステップ１０２〜ステップ１０５のサイクル数Ａと、酸化チタン膜形成工程を構成するステップ１０６〜ステップ１０９のサイクル数Ｂとの比を変化させることで、Ａｌの組成比ｘおよびＴｉの組成比ｙを容易に制御することができる。このため、この複合酸化物膜は、酸化アルミニウム膜と酸化チタン膜との誘電率の範囲（９〜８０）で所望の実効誘電率とすることができる。
さらに、この複合酸化物膜６によって構成された誘電体膜は、成膜に際して、Ｓｒのような蒸気圧の低いプリカーサを使用する必要がないので、工業的に実用化しやすいという利点もある。
「第２実施形態」
次に、キャパシタの第２実施形態について説明する。
なお、第２実施形態においては、前記第１実施形態と同様の構成についてはその説明を省略する。
図４は、第２実施形態のキャパシタを示す縦断面図である。
第２実施形態のキャパシタは、誘電体膜の構成が異なる以外は、第１実施形態の場合と同様である。
すなわち、図４に示すように、第２実施形態のキャパシタでは、誘電体膜２は、ＡｌxＴｉyＯzなる組成を有する金属複合酸化膜６と、複合酸化物膜６と下部電極１との間に設けられた下部酸化アルミニウム膜７と、複合酸化物膜６と上部電極３との間に設けられた上部酸化アルミニウム膜８とを有している。
複合酸化物膜６において、Ａｌ濃度、Ｔｉ濃度の適正範囲、成膜方法、酸化アルミニウム膜４及び酸化チタン膜５の膜厚、複合酸化物膜６の膜厚の適正範囲は第１実施形態の場合と同様である。なお、第２実施形態においては、複合酸化物膜６は、下部酸化アルミニウム膜６側から順に、ＡＬＤ法によって形成された酸化チタン膜５とＡＬＤ法によって形成された酸化アルミニウム膜４とが交互に複数層積層されて構成され、上部酸化アルミニウム膜８側の層が酸化チタン膜５となっている。
この第２実施形態においても、第１実施形態と同様の効果を得ることができる。
また、第２実施形態のキャパシタでは、特に、下部酸化アルミニウム膜７及び上部酸化アルミニウム膜８が、それぞれ、複合酸化物膜６と下部電極１との間及び複合酸化物膜６と上部電極３との間に設けられていることにより、複合酸化物膜６と、下部電極１及び上部電極３との間の反応、相互拡散が抑止される。したがって、例えばキャパシタを形成した後に熱負荷が掛かるような場合でも、複合酸化物膜６の両側に酸化アルミニウム膜７、８が設けられていることで、キャパシタ特性の悪化を防止することができる。
下部酸化アルミニウム膜７及び上部酸化アルミニウム膜８は、前述の物理的気相成長法や、化学気相成長法（ＣＶＤ法）、原子層堆積法（ＡＬＤ法）等によって形成することができ、このうち、下部酸化アルミニウム膜７及び上部酸化アルミニウム膜８は、ＡＬＤ法によって形成されたものであるのが望ましい。
これにより、下部酸化アルミニウム膜７及び上部酸化アルミニウム膜８の膜厚を原子層レベルで精度よく制御することができ、また、均一な膜を再現性よく形成することができる。さらに、段差被覆性の高い膜を形成することができる。その結果、複合酸化物膜６と、下部電極１及び上部電極３との間の反応、相互拡散を抑止する効果を確実に得ることができる。
また、特に、複合酸化物膜６をＡＬＤ法で形成する場合に、下部酸化アルミニウム膜７及び上部酸化アルミニウム膜８もＡＬＤ法で形成すると、複合酸化物膜６を形成する成膜装置を用いて、この複合酸化物膜６の形成工程と連続して下部酸化アルミニウム膜７及び上部酸化アルミニウム膜８を形成することができるので、キャパシタの製造工程が簡易化するという効果も得られる。
「第２実施形態のキャパシタの製造方法」
次に、第２実施形態のキャパシタの製造方法について説明する。
なお、第２実施形態のキャパシタの製造方法においては、前記第１実施形態とキャパシタの製造方法と同様の工程についてはその説明を省略する。
図５は、第２実施形態における誘電体膜を、ＡＬＤ法によって形成する際の成膜シークエンスを示す模式図である。
第２実施形態のキャパシタの製造方法は、誘電体膜の形成工程が異なる以外は、第１実施形態の場合と同様である。
すなわち、ウェハ１００４上に下部電極１を形成した後、図３に示す成膜装置を用いて、下部電極１上に誘電体膜２を形成する（ステップ２０１）。
まず、１００枚のウェハ１０１４をボート１００３に取り付け、ボート１００３を成膜チャンバ１０１１内に搬入する。そして、バルブ１０２１を開いた状態で、各部の動作をオンにする。これにより、ボート１００３が回転軸１０１３を中心に回転し、反応チャンバ１００１内が所定の温度となる。また、反応チャンバ１００１の各チャンバ１０１０、１０１１、１０１２内が排気され、所定の減圧状態となる。
次に、第３インジェクタ１００７によって、窒素ガスを、給気チャンバ１０１０内に供給する。給気チャンバ１０１０内に供給された窒素ガスは、各ガス供給スリット１０１８を通過して、成膜チャンバ１０１１内の各ウェハ１０１４同士の間に供給され、各ガス排出スリット１０２０を通過して、排気チャンバ１０２１内に排気される。排気チャンバ１０２１内に排気された窒素ガスは、ガス排出口１０１９、バルブ１０２１及び排気ポート１０２２を通過して外部に排気される。このとき、各ウェハ１０１４同士の間の空間では、窒素ガスのラミナフローが生じ、この窒素ガスにより、ウェハ１０１４の表面がパージ処理される（ステップ２０２）。
次に、第１インジェクタ１００５によって、Ａｌ前駆体ガスを、給気チャンバ１０１０内に供給する。給気チャンバ１０１０内にＡｌ前駆体ガスを供給すると、ステップ２０２の窒素ガスの場合と同様に、各ウェハ１０１４同士の間の空間で、Ａｌ前駆体ガスのラミナフローが生じる。このＡｌ前駆体ガスが熱分解し、その構成元素であるＡｌが、ウェハの表面に吸着して膜（ほぼ１原子層）が形成される（ステップ２０３）。
次に、第１インジェクタ１００５によるＡｌ前駆体ガスの供給を停止する。反応チャンバ１００１内に残存するＡｌ前駆体ガスは、各ガス排出スリット１０２０を通過して、排気チャンバ１０２１内に排気され、ガス排出口１０１９、バルブ１０２１及び排気ポート１０２２を通過して外部に排出される。続いて、第３インジェクタ１００７によって、窒素ガスを給気チャンバ１０１０内に供給する。給気チャンバ１０１０内に窒素ガスを供給すると、ステップ２０２と同様に、各ウェハ１０１４同士の間の空間で、窒素ガスのラミナフローが生じ、この窒素ガスにより、ウェハ１０１４に吸着した余分なＡｌ等が除去される（ステップ２０４）。
次に、第３インジェクタ１００７によって、酸化ガスを、給気チャンバ１０１０内に供給する。給気チャンバ１０１０内に酸化ガスを供給すると、ステップ２０２の窒素ガスの場合と同様に、各ウェハ１０１４同士の間の空間で、酸化ガスのラミナフローが生じる。この酸化ガスと、ウェハ１０１４の表面に形成されたＡｌ膜とが反応することによって、酸化アルミニウム膜が形成される（ステップ２０５）。
次に、第３インジェクタ１００７による酸化ガスの供給を停止する。反応チャンバ１００１内に残存する酸化ガスは、各ガス排出スリット１０２０を通過して、排気チャンバ１０１２内に排気され、ガス排出口１０１９、バルブ１０２１及び排気ポート１０２２を通過して外部に排出される。続いて、第３インジェクタ１００７によって、窒素ガスを給気チャンバ１０１０内に供給する。給気チャンバ１０１０内に窒素ガスを供給すると、ステップ２０２と同様に、各ウェハ１００４同士の間の空間で、窒素ガスのラミナフローが生じ、この窒素ガスにより、ウェハ１０１４に吸着した余分な酸化剤等が除去される（ステップ２０６）。
以上のステップ２０３〜ステップ２０６を、酸化アルミニウム膜が所定の膜厚となるまで繰り返すことにより、下部酸化アルミニウム膜７を形成する（ステップ２２５：下部酸化アルミニウム膜形成工程）。
次に、第２インジェクタ１００６によって、Ｔｉ前駆体ガスを、給気チャンバ１０１０内に供給する。給気チャンバ１０１０内にＴｉ前駆体ガスを供給すると、ステップ２０２の窒素ガスの場合と同様に、各ウェハ１０１４同士の間の空間で、Ｔｉ前駆体ガスのラミナフローが生じる。このＴｉ前駆体ガスが熱分解し、その構成元素であるＴｉが、下部酸化アルミニウム膜７の表面に吸着して膜（ほぼ１原子層）が形成される（ステップ２０８）。
次に、第２インジェクタ１００６によるＴｉ前駆体ガスの供給を停止する。反応チャンバ内に残存するＴｉ前駆体ガスは、各ガス排出スリット１０２０を通過して、排気チャンバ１０２１内に排気され、ガス排出口１０１９、バルブ１０２１及び排気ポート１０２２を通過して外部に排出される。続いて、第３インジェクタ１００７によって、窒素ガスを給気チャンバ１０１０内に供給する。給気チャンバ１０１０内に窒素ガスを供給すると、ステップ２０２と同様に、各ウェハ１０１４同士の間の空間で、窒素ガスのラミナフローが生じ、この窒素ガスにより、ウェハ１０１４に吸着した余分なＴｉ等が除去される（ステップ２０９）。
次に、第３インジェクタ１００７によって、酸化ガスを、給気チャンバ１０１０内に供給する。給気チャンバ１０１０内に酸化ガスを供給すると、ステップ２０２の窒素ガスの場合と同様に、各ウェハ１０１４同士の間の空間で、酸化ガスのラミナフローが生じる。この酸化ガスと、下部酸化アルミニウム膜７の表面に形成されたＴｉ膜とが反応することによって、酸化チタン膜５が形成される（ステップ２１０）。
次に、第３インジェクタ１００７による酸化ガスの供給を停止する。反応チャンバ１００１内に残存する酸化ガスは、各ガス排出スリット１０２０を通過して、排気チャンバ１０２１内に排気され、ガス排出口１０１９、バルブ１０２１及び排気ポート１０２２を通過して外部に排出される。続いて、第３インジェクタ１００７によって、窒素ガスを給気チャンバ１０１０内に供給する。給気チャンバ１０１０内に窒素ガスを供給すると、ステップ２０２と同様に、各ウェハ１０１４同士の間の空間で、窒素ガスのラミナフローが生じ、この窒素ガスにより、ウェハ１０１４に吸着した余分な酸化剤等が除去される（ステップ２１１）。
以上のステップ２０８〜ステップ２１１を、酸化チタン膜が所定の膜厚となるまで繰り返すことにより、酸化チタン膜５を形成する（ステップ２２６：酸化チタン膜形成工程）。
次に、ステップ２０３〜ステップ２０６と同様のシークエンス（ステップ２１２〜ステップ２１５）を、酸化アルミニウム膜が所定の膜厚となるまで繰り返すことにより、酸化チタン膜５上に酸化アルミニウム膜４を形成する（ステップ２２７：酸化アルミニウム膜形成工程）。
次に、ステップ２０８〜ステップ２１１と同様のシークエンス（ステップ２１６〜ステップ２１９）を、酸化チタン膜が所定の膜厚となるまで繰り返すことにより、酸化アルミニウム膜４上に、酸化チタン膜５を形成する（ステップ２２８：酸化チタン膜形成工程）
さらに、以上のステップ２２７及びステップ２２８を、複合酸化物膜６が所定の膜厚となるまで繰り返すことにより、酸化アルミニウム膜４と酸化チタン膜５とが交互に積層された複合酸化物膜６を形成する（ステップ２２９：複合酸化物膜形成工程）。
次に、ステップ２０３〜ステップ２０６と同様のシークエンス（ステップ２２０〜ステップ２２３）を、酸化アルミニウム膜が所定の膜厚となるまで繰り返すことにより、複合酸化物膜上に、上部酸化アルミニウム膜８を形成する（ステップ２３０）
そして、各部の動作をオフとし、各チャンバ内を大気圧とする（ステップ２２４）。その後、成膜チャンバ１０１１内からボート１００３を搬出し、ボート１００３から、下部酸化アルミニウム膜７、金属複合酸化物６及び上部酸化アルミニウム膜８が形成されたウェハ１０１４を取り外す。
以上の工程により、下部酸化アルミニウム膜７、複合酸化物膜６及び上部酸化アルミニウム膜８によって構成された誘電体膜２が得られる。
ここで、Ａｌ前駆体ガス、Ｔｉ前駆体及び酸化剤としては、第１実施形態と同様のものを用いることができる。各ガスの流量及び成膜温度の適正範囲も第１実施形態と同様である。
以上のようなＡＬＤ法による複合酸化物膜の形成工程では、形成される複合酸化物膜６のＡｌの組成比ｘ及びＴｉの組成比ｙが、ステップ２１２〜ステップ２１５のサイクル数Ａと、ステップ２０８〜ステップ２１１及びステップ２１６〜ステップ２１９のサイクル数Ｂとの比によって制御することができ、また、複合酸化物膜６の膜厚は、ステップ２２７及びステップ２２８のサイクル数Ｃによって制御することができる。
「半導体記憶装置」
次に、本発明のキャパシタが適用される半導体記憶装置について説明する。ここでは、半導体記憶装置が、ＤＲＡＭである場合を例にする。
図６は、本発明の半導体記憶装置の実施形態を示す縦断面図である。
この図において、半導体基板１０は所定濃度の不純物、例えばｐ型（ボロン等）の不純物が導入された半導体、例えばシリコンにて形成されている。
素子分離領域２０は、上記半導体基板１０の表面にＳＴＩ（Shallow Trench Isolation）法により、トランジスタ形成領域以外の部分に形成され、トランジスタ（選択用トランジスタ）を絶縁分離する。
図に示したトランジスタ形成領域において、半導体基板１表面に、例えば熱酸化法などにより、シリコン酸化膜からなるゲート絶縁膜（図示しない）が形成されている。
このゲート絶縁膜の上にゲート電極２２が、例えば多結晶シリコン膜２３と金属膜２５との多層膜により形成されており、多結晶シリコン膜２３はＣＶＤ法での成膜時に不純物を導入させて形成するドープト多結晶シリコン膜を用いることができる。金属膜２４はタングステン（Ｗ）や、タングステンシリサイド（ＷＳi）などの高融点金属を用いることができる。
上記ゲート電極２２の上に、絶縁膜２０が窒化シリコン膜等により形成され、ゲート電極２２の側壁には窒化シリコン膜などの絶縁膜によるサイドウォール２１が形成されている。
上記ゲート電極２２の一端の半導体基板１０表面にソースの拡散層１３ｂが形成され、ゲート電極２２の他端の半導体基板１表面にドレインの拡散層１３ａが形成されている。
上記絶縁膜２０及びサイドウォール２１により自己整合的に形成された各コンタクトホールに、ソース及びドレインの拡散層と接続されたコンタクトプラグ３１が、所定の不純物濃度の多結晶シリコン膜にて形成されている。
コンタクトプラグ３１各々の間に形成される溝部には第１の層間絶縁膜２５が形成されている。すなわち、コンタクトプラグ３１各々は、上記第１の層間絶縁膜２５により、それぞれ隣接する他のコンタクトプラグ３１と電気的に絶縁されている。
コンタクトプラグ３１の上及び第１の層間絶縁膜２５の上には、全面的に第２の層間絶縁膜２７及び第３の層間絶縁膜２９が形成されている。
また、ドレインの拡散層１３ａに接続されたコンタクトプラグ３１上面が露出するよう、第２の層間絶縁膜２７を貫通させて、コンタクト穴が形成されている。
このコンタクト穴内に、Ｔi／ＴiＮ／Ｗの各金属膜からなるビット線コンタクトプラグ１４が形成されている。
上記ビット線コンタクトプラグ１４の表面に、Ｗ膜の金属膜からなるビット線２８及び窒化シリコン膜３２が形成されている。すなわち、ビット線２８は、コンタクトプラグ３１及びビット線コンタクトプラグ１４を介して、ＭＯＳトランジスタのドレインの拡散層１３ａと接続されている。
また、ＭＯＳトランジスタのソースの拡散層１３ｂに接続されたコンタクトプラグ３１上面が露出するよう、第２の層間絶縁膜２７及び第３の層間絶縁膜２９を貫通させて、容量コンタクトホール１５が形成されている。
上記容量コンタクトホール１５内には、Ｐ（燐）が不純物として導入された多結晶シリコンからなる容量コンタクトプラグ３０が形成されている。
全面に対して酸化膜１７及びストッパー窒化シリコン膜１６からなる第４の層間絶縁膜１８が形成されており、上記容量コンタクトプラグ３０の直上に、キャパシタ１０のコアとなるキャパシタ用シリンダ１９が形成されている。
このキャパシタ用シリンダ１９の底面及び側壁に、本発明のキャパシタ１０が形成されている。
以上のような半導体記憶装置では、本発明のキャパシタ１０を備えていることにより、ハーフピッチの縮小化を図った場合でも、大きな容量を得ることができる。
なお、本発明のキャパシタ、キャパシタの製造方法、キャパシタの製造装置及び半導体記憶装置の構成は、前述の実施形態に限定されるものではなく、本発明の範囲を逸脱しない範囲で適宜変更することができる。
例えば、本実施形態では、誘電体膜を形成する成膜装置がバッチ式として構成されているが、枚葉式であっても構わない。
以下に、実施例によって本発明を更に詳しく説明する。
１．半導体記憶装置の製造
（実験例１〜５）
まず、キャパシタを除く各部が、図６と同様に設けられたウェハを用意した。
そして、このウェハのキャパシタ用シリンダ内に、窒化チタン（ＴｉＮ）膜を成膜し、この窒化チタン膜を、フォトリソグラフィ法によってパターニングすることで下部電極を形成した。
次に、図３に示す成膜装置を用い、図２に示す成膜シークエンスで、ＡｌxＴｉyＯzなる組成を有する複合酸化物膜を形成した。
ここで、Ａｌ前駆体としてはトリメチルアルミニウム（ＴＭＡ）を用い、Ｔｉ前駆体としてはチタニウムテトライソプロポキシド［Ｔｉ（ＯｉＰｒ）４］を用い、酸化剤としてはオゾンを使用した。また、各ステップにおける処理時間は、６０秒間とした。
また、ステップ１０２〜ステップ１０５のサイクル数Ａ及びステップ１０６〜ステップ１０９のサイクル数Ｂは、表１に示すように変化させた。また、ステップ１１１及びステップ１１３のサイクル数Ｃを変えることで、形成される複合酸化物膜のＥＯＴを０．３ｎｍ〜２．０ｎｍの範囲で変化させた。
次に、複合酸化物膜（誘電体膜）の上に、窒化チタン（ＴｉＮ）膜を成膜し、この窒化チタン膜を、フォトリソグラフィ法によってパターニングすることで上部電極を形成した。
以上の工程により、ＤＲＡＭを得た。
（実験例６、７）
下部電極及び上部電極として、Ｐｔ膜を形成した以外は、実験例１と同様にしてＤＲＡＭを製造した。
以上のようにして製造された各ＤＲＡＭについて、誘電体膜におけるＡｌ濃度［ｘ／（ｘ＋ｙ）］×１００及び実効誘電率を測定した。その結果を表１に示す。なお、Ａｌ組成比ｘの割合は、ＲＢＳ（ラザフォード後方散乱分析）にて測定した。
また、各ＤＲＡＭについて、１Ｖの電圧を印加したときのリーク電流密度を調べた。誘電体膜のＥＯＴとリーク電流密度の関係を図７に示す。
また、リーク電流密度が１Ｅ−８Ａ／ｃｍ２（１×１０−８Ａ／ｃｍ２）となるときのＥＯＴを、誘電体膜におけるＡｌ濃度及び実効誘電率の測定結果と併せて表１に示す。なお、１Ｅ−８Ａ／ｃｍ２（１×１０−８Ａ／ｃｍ２）は、ＤＲＡＭのキャパシタとして求められるリーク電流密度の上限値である。
Figure 2009049068
表１において、まず、［Ａ／（Ａ＋Ｂ）］×１００の値と、［ｘ／（ｘ＋ｙ）］×１００の値を比較すると、若干、［ｘ／（ｘ＋ｙ）］×１００の値の方が［Ａ／（Ａ＋Ｂ）］×１００の値より大きくなる傾向が見られたが、両値は略一致していた。このことから、
サイクル数Ａ、Ｂを変化させることによってＡｌの組成比ｘ及びＴｉの組成比ｙを制御できることがわかった。なお、サイクル数Ａ、Ｂと組成比ｘ、ｙの関係は、装置構成、使用する前駆体、成膜条件等に依存すると考えられるので、条件毎にサイクル数Ａ、Ｂと組成比ｘ、ｙの関係を調べ、その関係に基づいて、組成比ｘ、ｙをサイクル数Ａ、Ｂによって制御することが望ましい。
次に、リーク電流密度が１×１０−８Ａ／ｃｍ２となるときのＥＯＴを見ると、上部電極及び下部電極が窒化チタン膜である場合（実験例１〜実験例５）には、Ａｌ濃度が１５％のときに、このＥＯＴが最も薄くなり、Ａｌ濃度が１５％から離れるに従って、ＥＯＴが厚くなるのがわかる。ここで、リーク電流密度が１×１０−８Ａ／ｃｍ２となるときのＥＯＴは１．３ｎｍ以下であるのが望ましく、ＥＯＴが１．３ｎｍ以下となるのはＡｌ濃度が７％〜３５％の場合である。このことから、誘電体膜のＡｌ濃度の適正範囲は、７％〜３５％であることがわかる。
しかし、図７からわかるように、誘電体膜のＡｌ濃度が１５％未満の場合（実験例４、５）には、ＥＯＴが厚い範囲（１．３ｎｍを超える範囲）においても、リーク電流が比較的大きな値になっている。このこと、上部電極及び下部電極が窒化チタン膜である場合、誘電体膜のＡｌ濃度のより好ましい範囲は、１５％〜３５％であることがわかる。
次に、図７において、下部電極及び上部電極としてＰｔ膜を用いた場合（実験例６）を見ると、下部電極及び上部電極として窒化チタン膜を用いたもののうち、誘電体膜のＡｌ濃度が同じもの（実験例４）と比較して、リーク電流が小さく抑えられていることがわかる。そして、表１に示すように、リーク電流密度が１×１０−８Ａ／ｃｍ２となるときのＥＯＴは、実験例６、７において、それぞれ、０．９ｎｍ、０．６ｎｍであった。これは、下部電極及び上部電極としてＰｔ膜を用いたキャパシタでは、バンドオフセットが大きく取れるためだと考えられる。すなわち、下部電極及び上部電極としてＰｔ膜を用いた場合には、Ａｌ濃度を低濃度範囲（７％〜１５％）とした場合でも、ＥＯＴが１．３ｎｍ以下の範囲でリーク電流を小さく抑えることができる。ここで、Ａｌ濃度を低濃度範囲（７％〜１５％）とすることにより、高い誘電率が得られることから、下部電極及び上部電極としてＰｔ膜を用いると、リーク電流を小さく抑えつつ、誘電率の向上を図る上でより有利となることがわかった。
なお、上部電極及び下部電極としてＴａＮ膜を用いた場合について同様の実験を行ったところ、ＴｉＮ膜を用いた場合と同じ傾向の結果が得られた。また、上部電極及び下部電極としてＲｕ膜またはＩｒ膜を用いた場合について同様の実験を行ったところ、Ｐｔ膜を用いた場合と同じ傾向の結果が得られた。
本発明の活用例として、ＤＲＡＭや、ＤＲＡＭを含む混載ＬＳＩが挙げられる。
第１実施形態のキャパシタを示す縦断面図である。 第１実施形態のキャパシタの製造方法において、誘電体膜の成膜シークエンスを示す模式図である。 誘電体膜の形成に用いる成膜装置の一例を示す模式図である。 第２実施形態のキャパシタを示す縦断面図である。 第２実施形態のキャパシタの製造方法において、誘電体膜の成膜シークエンスを示す模式図である。 本発明のキャパシタを適用した半導体記憶装置を示す縦断面図である。 実施例で製造した半導体記憶装置において、誘電体膜のＥＯＴと、リーク電流密度の関係を示すグラフである。 従来のキャパシタの一例を示す縦断面図である。 従来のキャパシタの他の例を示す縦断面図である。 従来のキャパシタのさらに他の例を示す縦断面図である。 図８に示すキャパシタが有する誘電体膜の成膜シークエンスを示す模式図である。 図９に示すキャパシタが有する誘電体膜の成膜シークエンスを示す模式図である。
符号の説明
１…下部電極 ２…誘電体膜 ３…上部電極 ４…酸化アルミニウム膜 ５…酸化チタン膜 ６…複合酸化物膜 ７…上部酸化アルミニウム膜 ８…下部酸化アルミニウム膜 １０…キャパシタ １１…半導体基板 １２…素子分離領域 １３ａ，１３ｂ…拡散層 １４…ビット線コンタクトプラグ １５…容量コンタクトホール １６…ストッパー窒化シリコン膜 １７…酸化膜 １８…第４の層間絶縁膜 １９…キャパシタ用シリンダ ２０…絶縁膜 ２１…サイドウォール ２２…ゲート電極 ２３…多結晶シリコン膜 ２４…金属膜 ２５…第１の層間絶縁膜 ２６…コンタクトプラグ ２７…第２の層間絶縁膜 ２８…ビット線 ２９…第３の層間絶縁膜 ３０…容量コンタクトプラグ １００１…反応チャンバ １００２…ヒータ １００３…ボート １００４…回転駆動機構 １００５…第１インジェクタ １００６…第２インジェクタ １００７…第３インジェクタ １０１０…給気チャンバ １０１１…成膜チャンバ １０１２…排気チャンバ １０１４…ウェハ １０１５、１０１６、１０１７…ガス供給口 １０１８…ガス供給スリット １０１９…ガス排出口 １０２０…ガス排出スリット １０２１…バルブ １０２２…排気ポート

Claims (16)

  1. 下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられた誘電体膜とを有するキャパシタであって、
    前記誘電体膜は、少なくとも一部が複数の酸化アルミニウム膜と複数の酸化チタン膜をそれらの膜厚方向に配置した複合酸化物膜によって構成されていることを特徴とするキャパシタ。
  2. 前記複合酸化物膜は、原子層堆積法よって形成された酸化アルミニウム膜と、原子層堆積法によって形成された酸化チタン膜とが交互に積層されたものであることを特徴とする請求項１に記載のキャパシタ。
  3. 前記酸化アルミニウム膜と前記酸化チタン膜との境界部の少なくとも一部は、酸化アルミニウムと酸化チタンとが混在していることを特徴とする請求項１又は２に記載のキャパシタ。
  4. 前記複合酸化物膜は、ＡｌｘＴｉｙＯｚの組成式で示され、Ａｌの組成比ｘ及びＴｉの組成比ｙが、７≦［ｘ/（ｘ＋ｙ）］×１００≦３５なる関係を満たすことを特徴とする請求項１〜３のいずれかの項に記載のキャパシタ。
  5. 前記下部電極及び前記上部電極が、窒化チタンを主材料として構成され、
    前記複合酸化物膜は、ＡｌｘＴｉｙＯｚの組成式で示され、Ａｌの組成比ｘ及びＴｉの組成比ｙが、１５≦［ｘ/（ｘ＋ｙ）］×１００≦３５
    なる関係を満たすことを特徴とする請求項１〜４のいずれかの項に記載のキャパシタ。
  6. 前記下部電極及び前記上部電極が、ルテニウム、イリジウム、白金又はこれら金属との合金の少なくともいずれかを主材料として構成され、
    前記複合酸化物膜は、ＡｌｘＴｉｙＯｚの組成式で示され、Ａｌの組成比ｘ及びＴｉの組成比ｙが、７≦［ｘ/（ｘ＋ｙ）］×１００≦１５
    なる関係を満たすことを特徴とする請求項１〜４のいずれかの項に記載のキャパシタ。
  7. 前記酸化アルミニウム膜及び前記酸化チタン膜は、それぞれ、アモルファスであることを特徴とする請求項１〜６のいずれかの項に記載のキャパシタ。
  8. 前記誘電体膜は、前記下部電極側から順に、下部酸化アルミニウム膜、前記複合酸化物膜及び上部酸化アルミニウム膜が積層されて構成されたものであることを特徴とする請求項１〜７のいずれかの項に記載のキャパシタ。
  9. 前記下部酸化アルミニウム膜及び前記上部酸化アルミニウム膜は、原子層堆積法によって形成された酸化アルミニウム膜であることを特徴とする請求項８に記載のキャパシタ。
  10. 下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられた誘電体膜とを有し、前記誘電体膜の少なくとも一部が、複数の酸化アルミニウム膜と複数の酸化チタン膜をそれらの膜厚方向に配置した複合酸化物膜によって構成されたキャパシタの製造方法であって、前記複合酸化物膜の形成工程が、
    原子層堆積法によって酸化アルミニウム膜を形成する酸化アルミニウム膜形成工程と、原子層堆積法によって酸化チタン膜を形成する酸化チタン膜形成工程とを交互に繰り返す工程を有することを特徴とするキャパシタの製造方法。
  11. 前記酸化アルミニウム膜形成工程において、Ａｌを含有する前駆体ガスの反応によって生じたＡｌを、被成膜面に被着させることによってＡｌ膜を成膜する成膜工程と、酸化ガスによって、前記Ａｌ膜を酸化し、酸化アルミニウム膜に転化させる酸化工程とを交互に繰り返し行うことによって酸化アルミニウム膜を形成し、
    前記酸化チタン膜形成工程において、Ｔｉを含有する前駆体ガスの反応によって生じたＴｉを、被成膜面に被着させることによってＴｉ膜を成膜する成膜工程と、酸化ガスによって、前記Ｔｉ膜を酸化し、酸化チタン膜に転化させる酸化工程とを交互に繰り返し行うことによって酸化チタン膜を形成することを特徴とする請求項１０に記載のキャパシタの製造方法。
  12. 形成される複合酸化物膜のＡｌの組成比及びＴｉの組成比を、前記酸化アルミニウム膜形成工程における各工程のサイクル数と、前記酸化チタン膜形成工程における各工程のサイクル数とによって制御することを特徴とする請求項１０又は１１に記載のキャパシタの製造方法。
  13. 形成される複合酸化物膜の膜厚を、前記酸化アルミニウム膜形成工程及び前記酸化チタン膜形成工程のサイクル数によって制御することを特徴とする請求項１０〜１２のいずれかの項に記載のキャパシタの製造方法。
  14. 前記複合酸化物膜として、ＡｌｘＴｉｙＯｚの組成式で示され、Ａｌの組成比ｘ及びＴｉの組成比ｙが、７≦［ｘ/（ｘ＋ｙ）］×１００≦３５なる関係を満たすものを用いることを特徴とする請求項１０〜１３のいずれかに記載のキャパシタの製造方法。
  15. 反応チャンバと、
    前記反応チャンバ内に、Ａｌを含有する前駆体ガス、Ｔｉを含有する前駆体ガス及び酸化ガスを、それぞれ別々に供給するガス供給手段と、
    前記反応チャンバ内のガスを排気するガス排気手段と、
    前記ガス供給手段によるガスの供給および前記ガス排気手段によるガスの排気を制御する制御手段とを備え、
    原子層堆積法によって酸化アルミニウム膜を形成する酸化アルミニウム膜形成工程と、原子層堆積法によって酸化チタン膜を形成する酸化チタン膜形成工程とを交互に繰り返し行うことによって、少なくとも一部が複数の酸化アルミニウム膜と複数の酸化チタン膜をそれらの膜厚方向に配置した複合酸化物膜を形成するキャパシタの製造装置であって、
    前記制御手段は、予め求められた前記酸化アルミニウム膜形成工程を構成する各工程のサイクル数及び前記酸化チタン膜形成工程を構成する各工程のサイクル数と、形成される複合酸化物膜のＡｌの組成比及びＴｉの組成比の関係に基づいて、組成比が設定された値となるようなサイクル数で、前記各工程が繰り返し行われるように、前記ガス供給手段によるガスの供給及び前記ガス排気手段によるガスの排気を制御するように構成されていることを特徴とするキャパシタの製造装置。
  16. 半導体基板と、
    前記半導体基板の表面に形成されたトランジスタと、
    前記半導体基板上に設けられた層間絶縁膜と、
    前記層間絶縁膜を、厚さ方向に貫通して設けられ、前記トランジスタのソースに接続されたコンタクトプラグと、
    前記層間絶縁膜上に設けられ、前記コンタクトプラグの前記ソース側と反対側の端面を露出させるようにして、シリンダ孔が貫通して設けられた絶縁膜と、
    前記シリンダ孔の底面及び側面に設けられたキャパシタとを有し、
    前記キャパシタは、前記請求項１〜９のいずれかの項に記載のキャパシタであることを特徴とする半導体記憶装置。
JP2007211535A 2007-08-14 2007-08-14 キャパシタ及びその製造方法とキャパシタの製造装置及び半導体記憶装置 Pending JP2009049068A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007211535A JP2009049068A (ja) 2007-08-14 2007-08-14 キャパシタ及びその製造方法とキャパシタの製造装置及び半導体記憶装置
US12/188,307 US20090045485A1 (en) 2007-08-14 2008-08-08 Capacitor, method of manufacturing capacitor, capacitor manufacturing apparatus, and semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007211535A JP2009049068A (ja) 2007-08-14 2007-08-14 キャパシタ及びその製造方法とキャパシタの製造装置及び半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2009049068A true JP2009049068A (ja) 2009-03-05

Family

ID=40362295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007211535A Pending JP2009049068A (ja) 2007-08-14 2007-08-14 キャパシタ及びその製造方法とキャパシタの製造装置及び半導体記憶装置

Country Status (2)

Country Link
US (1) US20090045485A1 (ja)
JP (1) JP2009049068A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014704A (ja) * 2009-07-01 2011-01-20 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理システム
JP2015213108A (ja) * 2014-05-01 2015-11-26 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2015223736A (ja) * 2014-05-27 2015-12-14 株式会社デンソー 金属構造体およびその製造方法
JP7497896B2 (ja) 2021-09-14 2024-06-11 三星電子株式会社 キャパシタ、及びそれを含む電子装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5675458B2 (ja) * 2011-03-25 2015-02-25 東京エレクトロン株式会社 成膜方法、成膜装置および記憶媒体
US10381431B2 (en) 2017-10-30 2019-08-13 International Business Machines Corporation Artificial synapse with hafnium oxide-based ferroelectric layer in CMOS back-end
CN109360902B (zh) * 2018-09-30 2020-12-04 云谷（固安）科技有限公司 显示面板及其制备方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363084B1 (ko) * 1999-10-19 2002-11-30 삼성전자 주식회사 박막 구조를 위한 다중막을 포함하는 커패시터 및 그 제조 방법
US6999298B2 (en) * 2003-09-18 2006-02-14 American Semiconductor, Inc. MIM multilayer capacitor
US7365027B2 (en) * 2005-03-29 2008-04-29 Micron Technology, Inc. ALD of amorphous lanthanide doped TiOx films
KR100722989B1 (ko) * 2005-11-10 2007-05-30 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014704A (ja) * 2009-07-01 2011-01-20 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理システム
JP2015213108A (ja) * 2014-05-01 2015-11-26 東京エレクトロン株式会社 成膜方法及び成膜装置
KR101933260B1 (ko) * 2014-05-01 2018-12-27 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP2015223736A (ja) * 2014-05-27 2015-12-14 株式会社デンソー 金属構造体およびその製造方法
JP7497896B2 (ja) 2021-09-14 2024-06-11 三星電子株式会社 キャパシタ、及びそれを含む電子装置

Also Published As

Publication number Publication date
US20090045485A1 (en) 2009-02-19

Similar Documents

Publication Publication Date Title
US7361548B2 (en) Methods of forming a capacitor using an atomic layer deposition process
US7888726B2 (en) Capacitor for semiconductor device
US6875667B2 (en) Method for forming capacitor
US8026184B2 (en) Semiconductor device and method of manufacturing the same
US20070014919A1 (en) Atomic layer deposition of noble metal oxides
US8203176B2 (en) Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric
US20070098892A1 (en) Method of forming a layer and method of manufacturing a capacitor using the same
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
US20110028002A1 (en) Semiconductor device and method of manufacturing the same
JP2011060825A (ja) 半導体装置及びその製造方法
JP2009049068A (ja) キャパシタ及びその製造方法とキャパシタの製造装置及び半導体記憶装置
JP2006161163A (ja) チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法
JP2003017592A (ja) 半導体素子のキャパシタ形成方法
JP2009283850A (ja) キャパシタ用絶縁膜及びその形成方法、並びにキャパシタ及び半導体装置
KR20060006133A (ko) 질화 티타늄막 형성방법 및 이를 이용한 커패시터 제조방법
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
JP2009027017A (ja) 絶縁体膜、キャパシタ素子、ｄｒａｍ及び半導体装置
JP5373619B2 (ja) キャパシタとそれを有する半導体装置およびキャパシタの製造方法
KR100942958B1 (ko) 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터형성방법
US20110233723A1 (en) Dielectric film and semiconductor device
KR20110103534A (ko) 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
KR100809336B1 (ko) 메모리 소자의 제조 방법
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100533981B1 (ko) 반도체 장치의 캐패시터 제조방법
US11804518B2 (en) Semiconductor device and method of manufacturing the same