JP7497896B2 - キャパシタ、及びそれを含む電子装置 - Google Patents

キャパシタ、及びそれを含む電子装置 Download PDF

Info

Publication number
JP7497896B2
JP7497896B2 JP2022144547A JP2022144547A JP7497896B2 JP 7497896 B2 JP7497896 B2 JP 7497896B2 JP 2022144547 A JP2022144547 A JP 2022144547A JP 2022144547 A JP2022144547 A JP 2022144547A JP 7497896 B2 JP7497896 B2 JP 7497896B2
Authority
JP
Japan
Prior art keywords
capacitor
layer
leakage current
dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022144547A
Other languages
English (en)
Other versions
JP2023042575A (ja
Inventor
ジンホン・キム
チャンソ・イ
ヨンスン・キム
ウンチョル・ド
ジュホ・イ
ヨン-ヒ・チョ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210122774A external-priority patent/KR102715042B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2023042575A publication Critical patent/JP2023042575A/ja
Application granted granted Critical
Publication of JP7497896B2 publication Critical patent/JP7497896B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、キャパシタ、及びそれを含む電子装置に関する。
電子装置がダウンスケーリング(down-scaling)されながら、電子装置内において、電子素子が占める空間も縮小されている。それにより、キャパシタのような電子素子のサイズ縮小と共に、キャパシタの誘電体層厚の縮小も、同時に要求される。しかしながら、所望するキャパシタンスに適切な誘電体層厚を有しながら、漏れ電流(leakage current)基準値を満足させる構造を具現するのに困難さが伴い、解決方案が持続的に模索されている。
本発明が解決しようとする課題は、漏れ電流特性が改善されたキャパシタと、それを含む電子装置とを提供することである。
一実施形態によれば、下部電極と、前記下部電極と離隔配置された上部電極と、前記下部電極と前記上部電極との間に位置し、TiOを含む誘電層と、前記誘電層内に挿入され、GeOを含む漏れ電流低減層と、を含む誘電体薄膜と、を含むキャパシタが提供される。
前記下部電極は、ルチル(rutile)相を有しうる。
前記下部電極は、金属または金属酸化物を含むドーパントがドーピングされたSnOを含むものでもある。
前記ドーパントは、RuO、IrO、MoO、Nb、Ta、Sb、Mn、またはFを含み、前記ドーパントの含量は、0.01at%以上10at%以下でもある。
前記誘電層は、Ga、Al、La、B、In、Sc、またはYを、0at%以上10at%以下で含むものでもある。
前記漏れ電流低減層は、Ga、Al、La、B、In、Sc、Y、Ti、Zr、またはHfを、0at%以上50at%以下で含むものでもある。
前記漏れ電流低減層は、ルチル相または非晶質相を有しうる。
前記誘電層は、ルチル相を有しうる。
前記誘電体薄膜の厚みは、200Å以下でもある。
前記漏れ電流低減層の厚みは、0Åを超過し、50Å以下でもある。
前記誘電体薄膜の総厚に対する前記漏れ電流低減層の厚み比は、0.5%ないし40%の範囲でもある。
前記誘電体薄膜の誘電定数は、50以上であり、CBO(conduction band offset)は、0.6eV以上でもある。
一実施形態によれば、下部電極;前記下部電極と離隔配置された上部電極;及び前記下部電極と前記上部電極との間に位置し、TiOを含む第1誘電層と、前記第1誘電層上に配され、GeOを含む漏れ電流低減層と、前記漏れ電流低減層上に配され、TiOを含む第2誘電層と、を含む誘電体薄膜;を含むキャパシタが提供される。
前記下部電極は、ルチル相を有しうる。
前記第1誘電層と前記第2誘電層は、ルチル相を有しうる。
前記第1誘電層及び前記第2誘電層は、それぞれ独立して、Ga、Al、La、B、In、Sc、またはYをドーパントとして、0at%以上10at%以下で含むものでもある。
前記第1誘電層に含まれたドーパントと、前記第2誘電層に含まれたドーパントは、含量または種類が互いに異なりうる。
前記漏れ電流低減層は、Ga、Al、La、B、In、Sc、Y、Ti、Zr、またはHfを、0at%以上50at%以下で含むものでもある。
前記誘電体薄膜の総厚に対する前記漏れ電流低減層の厚み比は、0.5%ないし40%の範囲でもある。
一実施形態によれば、トランジスタと、前記トランジスタと電気的に連結された、前述のいずれか1つのキャパシタと、を含む電子装置が提供される。
前記トランジスタは、ソース領域及びドレイン領域、並びに前記ソース領域と前記ドレイン領域との間に位置するチャネル領域を含む半導体基板と、前記半導体基板上に、前記チャネル領域と対向するように配され、ゲート絶縁層とゲート電極とを具備するゲートスタックと、を含むものでもある。
前記トランジスタは、ソース領域及びドレイン領域、並びに前記ソース領域と前記ドレイン領域との間に位置するチャネル領域を含む半導体基板と、前記半導体基板表面から所定深さに引き込まれたトレンチ内に、前記チャネル領域と対向するように配され、ゲート絶縁層とゲート電極とを具備するゲートスタックと、を含むものでもある。
前記電子装置は、前記キャパシタ及び前記トランジスタを含むメモリユニットと、前記メモリユニットと電気的に連結され、前記メモリユニットを制御する制御ユニットと、を含むものでもある。
本発明によるキャパシタは、高い電気容量を有しながら、漏れ電流遮断/低減特性にすぐれている。
そのようなキャパシタを具備する電子素子は、高い集積度を具現するのに容易であり、電子装置の小型化に寄与することができる。
一実施形態によるキャパシタの概略的な構造を示す断面図である。 図1のキャパシタに含まれた誘電体薄膜が有するルチル(rutile)相の結晶構造を、一部領域を拡大して詳細に示した概念図である。 図1のキャパシタに具備される、実際に作製した誘電体薄膜のHR-TEM(high-resolution transmission electron microscopy)写真を示す図である。 比較例によるキャパシタの概略的な構造を示す図である。 一実施形態によるキャパシタと、比較例によるキャパシタとのC-V(capacitance-voltage)曲線を示す図である。 他の比較例によるキャパシタの概略的な構造を示す図である。 2つの比較例によるキャパシタのC-V(capacitance-voltage)曲線を示す図である。 一実施形態、及び2つの比較例による漏れ電流特性を比較したグラフである。 TiOに追加されるAl、Geのドーピング含量による誘電定数変化をシミュレートして示したグラフである。 比較例と一実施形態とによるキャパシタにつき、LDOS(local density of state)をシミュレートした分布図である。 他の実施形態によるキャパシタの概略的な構造を示す断面図である。 一実施形態によるキャパシタを採用した電子装置の概略的な回路構成と動作とについて説明する回路図である。 例示的な実施形態による電子装置を図示した模式図である。 他の例示的な実施形態による電子装置を図示した模式図である。 さらに他の例示的な実施形態による電子装置を図示した平面図である。 図15のA-A’線に沿って見た断面図である。 さらに他の例示的な実施形態による電子装置を図示した断面図である。 例示的な実施形態による装置に適用されうる素子アーキテクチャを概略的に示す概念図である。 例示的な実施形態による装置に適用されうる素子アーキテクチャを概略的に示す概念図である。
以下、添付された図面を参照し、本実施形態について詳細に説明する。説明される実施形態は、単に例示的なものに過ぎず、そのような実施形態から、多様な変形が可能である。以下の図面において、同一参照符号は、同一構成要素を称し、図面上において、各構成要素の大きさは、説明の明瞭性さと便宜さとのために誇張されてもいる。
以下において、「上部」や「上」と記載されたところは、接触して真上にあるものだけではなく、非接触で上にあるものも含むものでもある。
第1、第2のような用語は、多様な構成要素についての説明に使用されうるが、1つの構成要素を他の構成要素から区別する目的のみに使用される。そのような用語は、構成要素の物質または構造が異なることを限定するものではない。
単数の表現は、文脈上明白に異なって意味しない限り、複数の表現を含む。また、ある部分がある構成要素を「含む」とするとき、それは、特別に反対となる記載がない限り、他の構成要素を除くものではなく、他の構成要素をさらに含んでもよいということを意味する。
また、明細書に記載された「・・・部」、「モジュール」のような用語は、少なくとも1つの機能や動作を処理する単位を意味し、それらは、ハードウェアまたはソフトウェアによって具現されるか、あるいはハードウェアとソフトウェアとの結合によっても具現される。
「前記」の用語、及びそれと類似した指示用語の使用は、単数及び複数のいずれにも該当するものでもある。
方法を構成する段階は、説明された順に行われなければならないという明白な言及がなければ、適切な順序によっても遂行される。また、全ての例示的な用語(例:など)の使用は、単に技術的思想について詳細に説明するためのものであり、請求項によって限定されない以上、そのような用語により、権利範囲が限定されるものではない。
図1は、一実施形態によるキャパシタの概略的な構造を示す断面図であり、図2は、図1のキャパシタに含まれた誘電体薄膜が有するルチル(rutile)相の結晶構造を、一部領域を拡大して詳細に示した概念図である。
キャパシタ100は、互いに離隔配置された下部電極110及び上部電極190、下部電極110と上部電極190との間に配された誘電体薄膜170を含む。誘電体薄膜170は、TiOを含む誘電層150と、誘電層150内に挿入され、GeOを含む漏れ電流低減層160と、を含む。
下部電極110の材質は、電極としての伝導性を確保し、また、キャパシタ100製造過程において、高温工程後にも、安定したキャパシタンス性能を維持するようにも選択される。また、下部電極110上に形成される誘電層150が良好に形成されるように(例えば、高い誘電率を示し、下部電極110と良好に接合されたルチル相TiOを含む誘電層150になり、かつ/あるいは界面で起きうる不一致(mismatch)によるストレスが低減ないし除去されるように)、ルチル相を示す伝導性物質を含むものでもある。
下部電極110は、例えば、金属または金属酸化物を含むドーパントがドーピングされたSnOを含むものでもある。該ドーパントは、RuO、IrO、MoO、Nb、Ta、Sb、Mn、またはFを含むものでもあり、該ドーパントの含量は、約0.01at%以上10at%以下でもある。一部実施形態において、該ドーパントは、ルチル相に影響を与えず、下部電極110物質のバンドギャップを低くすることができる物質としても選択され、または、下部電極110のルチル相を安定化させる物質としても選択される。
誘電体薄膜170に含まれる誘電層150は、ルチル相のTiOを含むものでもある。TiOは、相によって誘電定数に違いがある。アナターゼ(anatase)相のTiOが、約40の誘電定数を示すのに反し、ルチル相のTiOは、成長方向により、およそ80から170に至る大きい誘電定数値を示しうる。一実施形態によるキャパシタ100は、下部電極110をルチル相で形成し、その上に形成されるTiOがまたルチル相として成長されうる。例えば、一部実施形態において、下部電極110は、下部電極110上に成長されるルチル相TiOの開始(initiation)や成長を促進させるシード(seed)層として機能することができる。誘電層150は、TiOのみを含むか、あるいは所定のドーパントが含有されたTiOを含むものでもある。例えば、誘電層150は、TiOと共に、Ga、Al、La、B、In、Sc、またはYをドーパントとして、0at%以上10at%以下で含むものでもある。
一方、ルチル相TiOは、高誘電率を示すが、バンドギャップが約3eVほどと小さいために、ルチル相TiOだけでは、漏れ電流が多く、キャパシタ100に要求される漏れ電流仕様を充足し難い。一実施形態のキャパシタ100は、漏れ電流特性を向上させることができるように、GeOを含む漏れ電流低減層160を、誘電層150内に挿入する構造を採用している。GeOは、TiOに比べて大きい約4.7eVのバンドギャップを有しており、誘電体薄膜170の漏れ電流性能を改善させることができる。また、GeOを含む漏れ電流低減層160は、ルチル相または非晶質相を有することができ、TiOのルチル相成長を妨害しない。誘電層150は、漏れ電流低減層160形成の以前及び以後、言い換えれば、漏れ電流低減層160の下部位置及び上部位置において、いずれもルチル相が良好に維持されうる。漏れ電流低減層160の上部及び下部に位置する誘電層150の厚みは、図1に図示されているところと異なりうる。例えば、漏れ電流低減層160は、誘電層150と電極(例えば、上部電極190)との間にも配される。漏れ電流低減層160は、GeOのみを含むか、あるいは所定のドーパントが含有されたGeOを含むものでもある。例えば、漏れ電流低減層160は、GeOと共に、Ga、Al、La、B、In、Sc、Y、Ti、ZrまたはHfを、0at%以上50at%以下で含むものでもある。
誘電体薄膜170の総厚は、200Å以下でもある。または、150Å以下、100Å以下でもある。
漏れ電流低減層160の厚みは、0Åを超過し、50Å以下でもある。または、10Å以下でもあり、2Åないし8Åの範囲でもある。
誘電体薄膜170の総厚に対する漏れ電流低減層160の厚み比は、0.5%ないし40%の範囲でもある。
誘電体薄膜170は、漏れ電流低減層160を含むことにより、漏れ電流低減層160が具備されていない場合に比べ、誘電率は、若干低下するが、低下量は、微々たるものである一方、漏れ電流改善の効果が大きく示される。例えば、誘電体薄膜170の誘電定数は、50以上であり、CBO(conduction band offset)は、0.6eV以上でもある。
上部電極190は、伝導性物質を含み、材質は、特別に限定されるものではない。上部電極190は、下部電極110と同様に、ルチル相を有するものでもあるが、それと異なる相を有する多様な伝導性物質を含むものでもある。上部電極190は、金属、金属窒化物、金属酸化物、またはそれらの組み合わせを含むものでもある。例えば、上部電極190は、TiN、MoN、CoN、TaN、W、Ru、RuO、SrRuO、Ir、IrO、Pt、PtO、SRO(SrRuO)、BSRO((Ba,Sr)RuO)、CRO(CaRuO)、LSCO((La,Sr)CoO)、またはそれらの組み合わせを含むものでもある。
図3は、図1のキャパシタに具備される、実際に作製した誘電体薄膜のHR-TEM(high-resolution transmission electron microscopy)写真を示す。
TiO基板上に、PLD(pulsed laser deposition)法によってTaドーピングされたSnOを成長させ、TaドーピングされたSnO上に、TiO、GeO、TiOを順にPLD法によって蒸着した。該実験において、TiOの総厚は、15nmにし、GeOは、0.5nmにした。GeOは、ルチル相TiO上に、エピタキシャル(epitaxial)またはセミエピタキシャル(semi-epitaxial)で成長が可能であり、GeOが成長された後にも、整合性が崩れず、GeOがルチル相TiOに良好に成長されることが確認された。
図4は、比較例によるキャパシタの概略的な構造を示す。
比較例によるキャパシタ1は、下部電極11、ルチル相TiOを含む誘電層15、上部電極19を含む。下部電極11は、TaドーピングされたSnOを含み、そのような下部電極11上に形成されたルチル相TiOは、高い誘電率を示しうるが、本実施形態に比べ、漏れ電流が大きく示されうる。
図5は、一実施形態によるキャパシタと、比較例によるキャパシタとに係わるC-V(capacitance-voltage)曲線を比較して示す。
該グラフにおいて、左側縦軸は、キャパシタンス(capacitance)を示し、右側縦軸は、損失率(dissipation factor)を示す。損失率が大きいほど、漏れ電流が多いということを意味し、比較例の場合、電圧に沿い、損失率上昇が急激に示されている。一実施形態のキャパシタは、比較例のキャパシタに比べ、若干低いキャパシタンスを示すが、電圧上昇による損失率上昇が非常に小さい向上された漏れ電流特性を示している。
図6は、他の比較例によるキャパシタの概略的な構造を示す。
キャパシタ2は、下部電極11、AlドーピングされたTiOを含む誘電層16、上部電極19を含む。誘電層16は、ルチル相TiO構造を維持するために、Alのような挿入膜形態の代わりに、ドーパントAlを約4at%で含んでいる。そのような誘電層16は、図4のキャパシタ1に具備された誘電層15よりは、低い誘電率を示すものであるが、漏れ電流特性は、改善されると予想される。
図7は、図4及び図6の2つの比較例によるキャパシタに係わるC-V(capacitance-voltage)曲線を比較して示す。
該グラフにおいて、左側縦軸は、キャパシタンス(capacitance)を示し、右側縦軸は、損失率(dissipation factor)を示す。
比較例2の場合、比較例1と比較すると、キャパシタンスは、若干低減されるが、電圧上昇による損失率上昇の傾きは、多少低減され、漏れ電流特性が改善されるということを見ることができる。
該グラフを、さらに図5のグラフと比較すれば、一実施形態の場合、比較例1に比べ、改善された効果は、比較例2が比較例1に比べて改善された効果よりはるかに大きいということが分かる。キャパシタンスは、比較例1の場合に最も大きく、次に、本実施形態、比較例2の順序で少しずつ小さく示されている。また、電圧による損失率上昇の傾きは、比較例1が最も大きく、次に、比較例2、本実施形態の順序で小さくなっている。すなわち、本実施形態のキャパシタにおいて、ルチル相TiOだけで誘電層を構成した比較例1と比較したキャパシタンス低減は、非常に小さく、一方、損失率上昇の傾きは、最も低く示されており、AlドーピングされたTiOを使用した場合よりも、漏れ電流低減効果が高く示されるということが分かる。
図8は、一実施形態、及び2つの比較例による漏れ電流特性を比較したグラフである。
該グラフにおいて、横軸はEOT(effective oxide thickness)を示し、縦軸は、漏れ電流(leakage current)を示している。比較例2及び本実施形態において、EOTは、Al,Ge含量によって変わり、EOTが大きくなるほど、漏れ電流は、小さく示され、そのような負勾配の絶対値が大きいほど、漏れ電流特性にすぐれると評価されうる。そのような傾向を示す傾きは、比較例2と本実施形態とにおいて異なるように示されており、本実施形態の場合、比較例2の場合よりも大きい絶対値の負勾配が示されている。一実施形態のデータは、GeO層の厚みを、0.3nm~0.7nmの範囲に変更した場合に係わるものである。GeO層の厚み増大により、EOT側面における損失(EOT増大)は、およそ10%と示されるが、それに比べ、漏れ電流は、約1/100~1/1,000に低減されており、効果が非常に大きいということが分かる。
図9は、TiOに追加されるAl、Geのドーピング含量による誘電定数変化をシミュレートして示したグラフである。
そのようなドーパントが含有されたTiOは、TiOより低い誘電定数を示し、ドーパント含量に比例し、誘電定数が小さくなる。同量のドーパントを基準にして比較すれば、Geを使用する場合、Alを使用する場合よりも誘電率低下量が少ないということが確認される。例えば、10at%基準Al_(110)の場合、約43の誘電定数、Ge_(110)の場合、約70の誘電定数を示す。そのように、Geが含有された場合、Alが含有された場合よりも大きい誘電定数を示すということが分かる。
図10は、比較例と本実施形態とによるキャパシタにつき、LDOS(local density of state)をシミュレートした分布図である。
左側は、TiO誘電層を具備した比較例に係わるものであり、右側は、GeOが挿入されたTiO誘電層を具備した本実施形態に係わるものである。LDOS(local density of state)の分布図から抽出されるCBO(conduction band offset)は、本実施形態の場合、約0.75eVであり、比較例の0.35eVに比べ、高い値を示すということが確認される。
該実験結果及びコンピュータシミュレーション結果から、GeO層を漏れ電流低減層として活用した場合、誘電率低下は、小さくしながらも、漏れ電流を大きく低減させることができるということが確認される。
図11は、他の実施形態によるキャパシタの概略的な構造を示す断面図である。
キャパシタ101は、互いに離隔配置された下部電極110及び上部電極190、並びに下部電極110と上部電極190との間に配された誘電体薄膜171を含む。誘電体薄膜171は、TiOを含む第1誘電層151、TiOを含む第2誘電層152、及び第1誘電層151と第2誘電層152との間に位置し、GeOを含む漏れ電流低減層160を含む。
キャパシタ101の各材質は、図1のキャパシタ100と実質的に同一でもある。すなわち、下部電極110は、ルチル相を有する伝導性材質を含み、第1誘電層151と第2誘電層152は、ルチル相のTiOを含むものでもある。漏れ電流低減層160は、ルチル相または非晶質のGeOを含むものでもある。重複される詳細な説明は、省略する。
本実施形態のキャパシタ101では、漏れ電流低減層160以前に形成される第1誘電層151と、漏れ電流低減層160以後に形成される第2誘電層152とが互いに異なりうる。例えば、第1誘電層151及び第2誘電層152は、いずれもTiOを含み、それぞれ独立して、Ga、Al、La、B、In、Sc、またはYを、0at%以上10at%以下で含むものでもある。第1誘電層151及び第2誘電層152に含まれるドーパントの種類や含量は互いに異なりうる。
第1誘電層151、第2誘電層152の厚みは、互いに異なり、漏れ電流低減層160は、下部電極110にさらに近く配されうるが、それに限定されるものではない。
前述のキャパシタは、多様な電子装置にも採用される。前述のキャパシタは、トランジスタと共に、DRAM(dynamic random access memory)素子にも活用される。また、その他回路要素と共に、電子装置を構成する電子回路の一部をなすことができる。
図12は、一実施形態によるキャパシタを採用した電子装置の概略的な回路構成と、動作とについて説明する回路図である。
電子装置1000の回路図は、DRAM素子の1セルに係わるものであり、1つのトランジスタTR、1つのキャパシタCA、ワードラインWL、及びビットラインBLを含む。キャパシタCAは、図1ないし図11で説明したキャパシタ100,101でもある。
DRAMにデータを書き込む(write)方法は、次の通りである。ワードラインWLを介し、トランジスタTRを「ON」状態にする電圧(high)をゲート電極に印加した後、ビットラインBLに入力するデータ電圧値であるVDD(high)や0(low)を印加する。ワードラインとビットラインとにハイ電圧が印加されれば、キャパシタCAが充電され、データ「1」が記録され、ワードラインにハイ電圧が印加され、ビットラインにロー電圧が印加されれば、キャパシタCAが放電され、データ「0」が記録される。
データを読み取るときは、DRAMのトランジスタTRをオン(on)にするために、ワードラインWLにハイ電圧を印加した後、ビットラインBLにVDD/2の電圧を印加する。DRAMのデータが「1」であるならば、すなわち、キャパシタCA電圧がVDDである場合、キャパシタCAにある電荷が、ビットラインBLに徐々に移動しながら、ビットラインBLの電圧はVDD/2より若干高くなる。反対に、キャパシタCAのデータが「0」である状態であるならば、ビットラインBLの電荷がキャパシタCAに移動し、ビットラインBLの電圧は、VDD/2より若干低くなる。そのように生じるビットラインの電位差を、センス増幅器(sense amplifier)で感知し、値を増幅させ、当該データが「0」であるか「1」であるかということを判断することができる。
図13は、例示的な実施形態による電子装置を図示した模式図である。
図13を参照すれば、電子装置1001は、キャパシタCA1とトランジスタTRとがコンタクト20によって電気的に連結された構造体を含むものでもある。キャパシタCA1は、下部電極201、上部電極401、及び下部電極201と上部電極401との間に設けられる誘電体薄膜301を含む。キャパシタCA1は、図1ないし図11で説明したような、キャパシタ100,101でもあるが、それについては、説明されているので、それに係わる説明は、省略する。
トランジスタTRは、電界効果トランジスタ(FET:field effect transistor)でもある。トランジスタTRは、ソース領域SR、ドレイン領域DR、チャネル領域CHを具備する半導体基板SU、及び半導体基板SU上にチャネル領域CHと対向するように配され、ゲート絶縁層GIとゲート電極GAとを具備するゲートスタックGSを含む。
チャネル領域CHは、ソース領域SRとドレイン領域DRとの間の領域であり、ソース領域SR、ドレイン領域DRと電気的に連結される。ソース領域SRは、チャネル領域CHの一側端部に電気的に連結されるか、あるいは接触され、ドレイン領域DRは、チャネル領域CHの他の一側端部に電気的に連結されるか、あるいは接触されうる。チャネル領域CHは、半導体基板SU内のソース領域SRとドレイン領域DRとの間の基板領域とも定義される。
半導体基板SUは、半導体物質を含むものでもある。半導体基板SUは、例えば、シリコン(Si)、ゲルマニウム(Ge)、シリコンゲルマニウム(SiGe)、シリコンカーバイド(SiC)、ガリウムヒ素(GaAs)、インジウムヒ素(InAs)、リン化インジウム(InP)のような半導体物質を含むものでもある。また、半導体基板SUは、SOI(silicon on insulator)基板を含んでもよい。
ソース領域SR、ドレイン領域DR及びチャネル領域CHは、それぞれ独立して、半導体基板SUの互いに異なる領域に不純物を注入しても形成され、その場合、ソース領域SR、チャネル領域CH及びドレイン領域DRは、基板物質をベース物質として含むものでもある。ソース領域SRとドレイン領域DRは、導電性物質によっても形成され、その場合、ソース領域SRとドレイン領域DRは、例えば、金属、金属化合物または導電性ポリマーを含むものでもある。
チャネル領域CHは、図示されたところと異なり、別個の物質層(薄膜)によっても具現される。その場合、例えば、チャネル領域CHは、Si、Ge、SiGe、III-V族半導体、酸化物半導体、窒化物半導体、酸窒化物半導体、二次元物質(2D(two-dimensional) material)、量子点(QD:quantum dot)及び有機半導体のうち少なくとも一つを含むものでもある。例えば、該酸化物半導体は、InGaZnOなどを含むものでもあり、該二次元物質は、TMD(transition metal dichalcogenide)またはグラフェンを含むものでもあり、該量子点は、コロイダル量子点(colloidal QD)またはナノ結晶構造体を含むものでもある。
ゲート電極GAは、半導体基板SU上に、半導体基板SUと離隔され、チャネル領域CHに対向するようにも配される。ゲート電極GAは、金属、金属窒化物、金属カーバイド及びポリシリコンのうち少なくとも一つを含むものでもある。例えば、該金属は、アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、チタン(Ti)及びタンタル(Ta)のうち少なくとも一つを含むものでもあり、金属窒化膜は、チタン窒化膜(TiN film)及びタンタル窒化膜(TaN film)のうち少なくとも一つを含むものでもある。該金属カーバイドは、アルミニウム及びシリコンがドーピングされた(または、含有された)金属カーバイドのうち少なくとも一つを含むものでもあり、具体的な例として、TiAlC、TaAlC、TiSiCまたはTaSiCを含むものでもある。
ゲート電極GAは、複数個の物質が積層された構造を有することもでき、例えば、TiN/Alのように、金属窒化物層/金属層の積層構造、またはTiN/TiAlC/Wのように、金属窒化物層/金属カーバイド層/金属層の積層構造を有しうる。しかしながら、以上で言及された物質は、単に例示的なものである。
半導体基板SUとゲート電極GAとの間に、ゲート絶縁層GIがさらに配されうる。ゲート絶縁層GIは、常誘電物質(paraelectric material)または高誘電物質(high-k dielectric material)を含むものでもあり、およそ20ないし70の誘電定数を有しうる。
ゲート絶縁層GIは、シリコン酸化物、シリコン窒化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物などを含むか、あるいはh-BN(hexagonal boron nitride)のような二次元絶縁体(2D insulator)を含んでもよい。例えば、ゲート絶縁層GIは、シリコンオキサイド(SiO)、シリコンナイトライド(SiN)などを含むものでもあり、ハフニウムオキサイド(HfO)、ハフニウムシリコンオキサイド(HfSiO)、ランタンオキサイド(La)、ランタンアルミニウムオキサイド(LaAlO)、ジルコニウムオキサイド(ZrO)、ハフニウムジルコニウムオキサイド(HfZrO)、ジルコニウムシリコンオキサイド(ZrSiO)、タンタルオキサイド(Ta)、チタンオキサイド(TiO)、ストロンチウムチタンオキサイド(SrTiO)、イットリウムオキサイド(Y)、アルミニウムオキサイド(Al)、鉛スカンジウムタンタルオキサイド(PbSc0.5Ta0.5)、ニオブ酸鉛亜鉛(PbZnNbO)などを含んでもよい。また、ゲート絶縁層GIは、アルミニウムオキシナイトライド(AlON)、ジルコニウムオキシナイトライド(ZrON)、ハフニウムオキシナイトライド(HfON)、ランタンオキシナイトライド(LaON)、イットリウムオキシナイトライド(YON)のような金属酸窒化物;ZrSiON、HfSiON、YSiON、LaSiONのようなシリケート;またはZrAlON、HfAlONのようなアルミネートを含んでもよい。また、ゲート絶縁層GIは、前述の誘電体薄膜170,171を含んでもよい。ゲート絶縁層GIは、ゲート電極GAと共に、ゲートスタックを構成することができる。
キャパシタCA1の電極201,401のうち一つと、トランジスタTRのソース領域SR、ドレイン領域DRのうち一つとが、コンタクト20によって電気的に連結されうる。ここで、コンタクト20は、適切な伝導性材料、例えば、タングステン、銅、アルミニウム、ポリシリコンなどを含むものでもある。
キャパシタCA1とトランジスタTRとの配置は、多様に変形されうる。例えば、キャパシタCA1は、半導体基板SU上にも配され、半導体基板SU内に埋め込まれる構造でもある。
図13は、1個のキャパシタCA1と1個のトランジスタTRとを含む電子装置1001として図示されているが、それは、例示的なものであり、電子装置1001は、複数個のキャパシタと、複数個のトランジスタと、を含んでもよい。
図14は、他の例示的な実施形態による電子装置を図示したものである。
図14を参照すれば、電子装置1002は、キャパシタCA2とトランジスタTRとがコンタクト21によって電気的に連結された構造体を含むものでもある。
トランジスタTRは、ソース領域SR、ドレイン領域DR、チャネル領域CHを具備する半導体基板SU、及び半導体基板SU上にチャネル領域CHと対向するように配され、ゲート絶縁層GIとゲート電極GAとを具備するゲートスタックGSを含む。
層間絶縁膜25は、半導体基板SU上に、ゲートスタックGSを覆う形態にも設けられる。層間絶縁膜25は、絶縁物質を含むものでもある。例えば、層間絶縁膜25は、Si酸化物(例えば、SiO)、Al酸化物(例えば、Al)、または高誘電物質(例えば、HfO)を含むものでもある。コンタクト21は、層間絶縁膜25を貫通し、トランジスタTRとキャパシタCA2とを電気的に連結する。
キャパシタCA2は、下部電極202、上部電極402、及び下部電極202と上部電極402との間に設けられる誘電体薄膜302を含む。下部電極202、上部電極402は、誘電体薄膜302との接触面積を最大限広くすることができる形状として提示されており、キャパシタCA2の材質は、図1ないし図11で説明したようなキャパシタ100,101と実質的に同一である。
図15は、さらに他の例示的な実施形態による電子装置を図示した平面図である。
図15を参照すれば、電子装置1003は、複数個のキャパシタと、複数個の電界効果トランジスタとが反復して配列された構造体を含むものでもある。電子装置1003は、ソース、ドレイン及びチャネルを含む半導体基板11’とゲートスタック12とを含む電界効果トランジスタ、ゲートスタック12と重畳されないように、半導体基板11’上に配されるコンタクト構造物20’、及びコンタクト構造物20’上に配されるキャパシタCA3を含み、複数個の電界効果トランジスタを電気的に連結するビットライン構造物13をさらに含むものでもある。
図15は、コンタクト構造物20’とキャパシタCA3とが、いずれもX方向及びY方向に沿って反復して配列される形態を例示的に図示しているが、それに限定されるものでない。例えば、コンタクト構造物20’は、X方向及びY方向に沿って配列され、キャパシタCA3は、ハニカム(honeycomb)構造のような六角形状にも配列される。
図16は、図15のA-A’線に沿って見た断面図である。
図16を参考すれば、半導体基板11’は、素子分離膜14を含むSTI(shallow trench isolation)構造を有しうる。素子分離膜14は、1種類の絶縁膜によってなる単一層、または2種以上の絶縁膜の組み合わせによってなる多重層でもある。素子分離膜14は、半導体基板11’内に、素子分離トレンチ14Tを含むものでもあり、素子分離トレンチ14Tは、絶縁物質によっても充填される。該絶縁物質は、FSG(fluoride silicate glass)、USG(undoped silicate glass)、BPSG(boro-phospho-silicate glass)、PSG(phospho-silicate glass)、FOX(flowable oxide)、PE-TEOS(plasma enhanced tetra-ethyl-ortho-silicate)及びTOSZ(tonen silazene)のうち少なくとも一つを含むものでもあるが、それらに限定されるものではない。
半導体基板11’は、素子分離膜14によって定義されるチャネル領域CHと、半導体基板11’上面と平行にX方向に沿って延長されるように配されるゲートライントレンチ12Tと、をさらに含むものでもある。チャネル領域CHは、短軸及び長軸を有する比較的長いアイランド形状を有しうる。チャネル領域CHの長軸は、図15に例示的に図示されたように、半導体基板11’の上面に平行なD3方向に沿っても配列される。
ゲートライントレンチ12Tは、半導体基板11’上面から所定深さに、チャネル領域CHと交差されるように、あるいはチャネル領域CH内に配されうる。ゲートライントレンチ12Tは、素子分離トレンチ14T内部にも配され、素子分離トレンチ14T内部のゲートライントレンチ12Tは、チャネル領域CHのゲートライントレンチ12Tより低い底面を有しうる。第1ソース/ドレイン11’ab及び第2ソース/ドレイン11’’abは、ゲートライントレンチ12Tの両側に位置するチャネル領域CHの上部にも配される。
ゲートライントレンチ12Tの内部には、ゲートスタック12が配されうる。具体的には、ゲート絶縁層12a、ゲート電極12b及びゲートキャッピング層12cが、ゲートライントレンチ12Tの内部に順次に配されうる。ゲート絶縁層12aとゲート電極12bは、前述の内容を参照することができ、ゲートキャッピング層12cは、シリコン酸化物、シリコン酸窒化物及びシリコン窒化物のうち少なくとも一つを含むものでもある。ゲートキャッピング層12cは、ゲートライントレンチ12Tの残余部分を充填するように、ゲート電極12b上にも配される。
第1ソース/ドレイン11’ab上に、ビットライン構造物13が配されうる。ビットライン構造物13は、半導体基板11’の上面に平行にY方向に沿って延長されるようにも配される。ビットライン構造物13は、第1ソース/ドレイン11’abと電気的に連結され、ビットラインコンタクト13a、ビットライン13b及びビットラインキャッピング層13cを基板上に順次に含むものでもある。例えば、ビットラインコンタクト13aは、ポリシリコンを含むものでもあり、ビットライン13bは、金属物質を含むものでもあり、ビットラインキャッピング層13cは、シリコン窒化物またはシリコン酸窒化物のような絶縁物質を含むものでもある。
図16は、ビットラインコンタクト13aが、半導体基板11’上面と同一レベルの底面を有する場合として図示されているが、それは、例示的なものであり、それに限定されるものでない。例えば、他の実施形態において、半導体基板11’の上面から所定深さに形成されたリセスがさらに具備され、ビットラインコンタクト13aが、リセス内部まで延長され、ビットラインコンタクト13aの底面が、半導体基板11’の上面より低く形成されうる。
ビットライン構造物13は、ビットラインコンタクト13aとビットライン13bとの間に、ビットライン中間層(図示せず)をさらに含んでもよい。該ビットライン中間層は、タングステンシリサイドのような金属シリサイド、またはタングステン窒化物のような金属窒化物を含むものでもある。また、ビットラインスペーサ(図示せず)が、ビットライン構造物13の側壁上にさらに形成されうる。該ビットラインスペーサは、単一層構造または多重層構造を有し、シリコン酸化物、シリコン酸窒化物またはシリコン窒化物のような絶縁物質を含むものでもある。また、該ビットラインスペーサは、エアスペース(図示せず)をさらに含んでもよい。
コンタクト構造物20’は、第2ソース/ドレイン11’’ab上にも配される。コンタクト構造物20’とビットライン構造物13は、基板上のそれぞれ異なるソース/ドレイン上にも配される。コンタクト構造物20’は、下部コンタクトパターン(図示せず)、金属シリサイド層(図示せず)及び上部コンタクトパターン(図示せず)が、第2ソース/ドレイン11’’ab上に順次に積層された構造でもある。コンタクト構造物20’は、該上部コンタクトパターンの側面と底面とを取り囲むバリア層(図示せず)をさらに含んでもよい。例えば、該下部コンタクトパターンは、ポリシリコンを含み、該上部コンタクトパターンは、金属物質を含み、該バリア層は、導電性を有する金属窒化物を含むものでもある。
キャパシタCA3は、コンタクト構造物20’と電気的に連結され、半導体基板11’上にも配される。具体的には、キャパシタCA3は、コンタクト構造物20’と電気的に連結される下部電極203、下部電極203と離隔配置される上部電極403、下部電極203と上部電極403との間に配される誘電体薄膜303を含む。下部電極203は、下が塞がれた内部空間を有するシリンダ形状またはコップ形状を有しうる。上部電極403は、下部電極203が形成する内部空間、及び隣接した下部電極203間の領域に延長された櫛歯を有する櫛(comb)形状を有しうる。誘電体薄膜303は、下部電極203と上部電極403との間に、それらの表面と平行になるようにも配される。
キャパシタCA3をなす下部電極203、誘電体薄膜303及び上部電極403の材質は、図1ないし図11で述べられたキャパシタ100,101と実質的に同一であるので、それらに係わる説明は、省略する。
層間絶縁膜15が、キャパシタCA3と半導体基板11’との間にさらに配されうる。層間絶縁膜15は、他の構造物が配されていない、キャパシタCA3と半導体基板11’との間の空間にも配される。具体的には、層間絶縁膜15は、基板上のビットライン構造物13、コンタクト構造物20’、ゲートスタック12のような配線及び/または電極構造をカバーするようにも配される。例えば、層間絶縁膜15は、コンタクト構造物20’の壁を取り囲むことができる。層間絶縁膜15は、ビットラインコンタクト13aを取り囲む第1層間絶縁膜15aと、ビットライン13b及びビットラインキャッピング層13cの側面及び/または上面をカバーする第2層間絶縁膜15bと、を含むものでもある。
複数個のキャパシタCA3が配される場合、複数個の下部電極203は、エッチング停止層16により、底面が分離されうる。言い換えれば、エッチング停止層16は、開口部16Tを含むものでもあり、そのような開口部16T内に、キャパシタCA3の下部電極203の底面が配されうる。下部電極203は、図示されているように、下が塞がれた内部空間を有するシリンダ形状またはコップ形状を有しうる。キャパシタCA3は、下部電極203の傾きまたは倒れを防止する支持部(図示せず)をさらに含むものでもあり、該支持部は、下部電極203の側壁上にも配される。
図17は、さらに他の例示的な実施形態による電子装置を図示した断面図である。
本実施形態の電子装置1004は、図15のA-A’断面図に対応する断面図として図示され、キャパシタCA4の形状においてのみ、図16と違いがある。キャパシタCA4は、コンタクト構造物20’と電気的に連結され、半導体基板11’上に配され、コンタクト構造物20’と電気的に連結される下部電極204、下部電極204と離隔配置される上部電極404、下部電極204と上部電極404との間に配される誘電体薄膜304を含む。下部電極204、誘電体薄膜304及び上部電極404の材質は、図1ないし図11で述べられたキャパシタ100,101と実質的に同一である。
下部電極204は、垂直方向(Z方向)に沿って延長される円柱、四角柱または多角形柱のようなピラー形状を有しうる。上部電極404は、隣接した下部電極204間の領域に延長された櫛歯を有する櫛形状を有しうる。誘電体薄膜304は、下部電極204と上部電極404との間に、それら表面と平行になるようにも配される。
以上で説明された実施形態によるキャパシタ、電子装置は、多様な応用分野にも適用される。例えば、本実施形態による電子装置は、論理素子またはメモリ素子にも適用される。一実施形態による電子装置は、モバイルデバイス、コンピュータ、ノート型パソコン、センサ、ネットワーク装置、ニューロモルフィック素子(neuromorphic device)のような装置において、算術演算、プログラム実行、一時的データ維持などのためにも使用される。また、本実施形態による電子素子及び電子装置は、データ伝送量が多く、データ伝送が連続してなされる装置にも有用である。
図18及び図19は、例示的な実施形態による装置に適用されうる素子アーキテクチャを概略的に示す概念図である。
図18を参照すれば、電子素子アーキテクチャ1100は、メモリユニット(memory unit)1010、ALU(arithmetic logic unit)1020及び制御ユニット(control unit)1030を含むものでもある。メモリユニット1010、ALU 1020及び制御ユニット1030は、電気的に連結されうる。例えば、電子素子アーキテクチャ1100は、メモリユニット1010、ALU 1020及び制御ユニット1030を含む1つのチップとしても具現される。
メモリユニット1010、ALU 1020及び制御ユニット1030は、オンチップ(on-chip)でメタルラインに相互連結され、直接通信することができる。メモリユニット1010、ALU 1020及び制御ユニット1030は、1枚の基板上にモノリシック(monolithic)に集積され、1つのチップを構成することもできる。電子素子アーキテクチャ(チップ)1100には、入出力素子2000が連結されうる。また、メモリユニット1010は、メインメモリ及びキャッシュメモリをいずれも含むものでもある。そのような電子素子アーキテクチャ(チップ)1100は、オンチップメモリ処理ユニット(on-chip memory processing unit)でもある。メモリユニット1010は、前述のキャパシタ、それを活用する電子装置を含むものでもある。ALU 1020または制御ユニット1030も、それぞれ前述のキャパシタを含むものでもある。
図19を参照すれば、キャッシュメモリ(cache memory)1510、ALU 1520及び制御ユニット1530がCPU(central processing unit)1500を構成することができ、キャッシュメモリ1510は、SRAM(static random access memory)によってもなる。CPU 1500と別個に、メインメモリ1600及び補助ストレージ1700が具備されうる。メインメモリ1600は、DRAMでもあり、前述のキャパシタを含むものでもある。場合によっては、該電子素子アーキテクチャは、サブユニット(sub-units)の区分なしに、1つのチップでもって、コンピューティング単位素子とメモリ単位素子とが相互隣接する形態にも具現される。
以上において、本実施形態について説明されたが、それらは、例示的なものに過ぎず、当該分野において当業者であるならば、それらから多様な変形が可能であろう。
前述のキャパシタ、それを含む電子装置は、図面に図示された実施形態を参照に説明されたが、それらは、例示的なものに過ぎず、当該分野において当業者であるならば、それらから、多様な変形、及び均等な他の実施形態が可能であるという点を理解するであろう。従って、開示された実施形態は、限定的な観点ではなく、説明的な観点から考慮されなければならない。本明細書の範囲は、前述の説明ではなく、特許請求の範囲に示されており、それと同等な範囲内にある全ての違いが含まれたものであると解釈されなければならないのである。
100,101,CA,CA1,CA2,CA3,CA4 キャパシタ
110 下部電極
150,151,152 誘電層
170,171 誘電体薄膜
190 上部電極
1000,1001,1002,1003,1004 電子装置

Claims (21)

  1. 下部電極と、
    前記下部電極と離隔配置された上部電極と、
    前記下部電極と前記上部電極との間に位置し、
    TiOを含む誘電層と、前記誘電層内に挿入され、GeOを含む漏れ電流低減層と、を含む誘電体薄膜と、を含
    前記下部電極は、ルチル相を含む、キャパシタ。
  2. 前記下部電極は、金属または金属酸化物を含むドーパントがドーピングされたSnOを含む、請求項に記載のキャパシタ。
  3. 前記ドーパントは、
    RuO、IrO、MoO、Nb、Ta、Sb、Mn、またはFを含み、
    前記ドーパントの含量は、0.01at%以上10at%以下である、請求項に記載のキャパシタ。
  4. 前記誘電層は、Ga、Al、La、B、In、Sc、またはYを、0at%以上10at%以下で含む、請求項1に記載のキャパシタ。
  5. 前記漏れ電流低減層は、Ga、Al、La、B、In、Sc、Y、Ti、Zr、またはHfを、0at%以上50at%以下で含む、請求項1に記載のキャパシタ。
  6. 前記漏れ電流低減層は、ルチル相または非晶質相を有する、請求項1に記載のキャパシタ。
  7. 前記誘電層は、ルチル相を有する、請求項1に記載のキャパシタ。
  8. 前記誘電体薄膜の厚みは、200Å以下である、請求項1に記載のキャパシタ。
  9. 前記漏れ電流低減層の厚みは、0Åを超過し、50Å以下である、請求項1に記載のキャパシタ。
  10. 前記誘電体薄膜の総厚に対する前記漏れ電流低減層の厚み比は、0.5%ないし40%の範囲である、請求項1に記載のキャパシタ。
  11. 前記誘電体薄膜の誘電定数は、50以上であり、CBO(conduction band offset)は、0.6eV以上である、請求項1に記載のキャパシタ。
  12. 下部電極と、
    前記下部電極と離隔配置された上部電極と、
    前記下部電極と前記上部電極との間に位置し、TiOを含む第1誘電層と、前記第1誘電層上に配され、GeOを含む漏れ電流低減層と、前記漏れ電流低減層上に配され、TiOを含む第2誘電層と、を含む誘電体薄膜と、を含
    前記下部電極は、ルチル相を含む、キャパシタ。
  13. 前記第1誘電層と前記第2誘電層は、ルチル相を有する、請求項12に記載のキャパシタ。
  14. 前記第1誘電層及び前記第2誘電層は、それぞれ独立して、
    Ga、Al、La、B、In、Sc、またはYをドーパントとして、0at%以上10at%以下で含む、請求項12に記載のキャパシタ。
  15. 前記第1誘電層に含まれたドーパントと、前記第2誘電層に含まれたドーパントは、含量または種類が互いに異なる、請求項14に記載のキャパシタ。
  16. 前記漏れ電流低減層は、Ga、Al、La、B、In、Sc、Y、Ti、Zr、またはHfを、0at%以上50at%以下で含む、請求項12に記載のキャパシタ。
  17. 前記誘電体薄膜の総厚に対する前記漏れ電流低減層の厚み比は、0.5%ないし40%の範囲である、請求項12に記載のキャパシタ。
  18. トランジスタと、
    前記トランジスタと電気的に連結された請求項1ないし12のうちいずれか1項に記載のキャパシタと、を含む、電子装置。
  19. 前記トランジスタは、
    ソース領域及びドレイン領域、並びに前記ソース領域と前記ドレイン領域との間に位置するチャネル領域を含む半導体基板と、
    前記半導体基板上に、前記チャネル領域と対向するように配され、ゲート絶縁層とゲート電極とを具備するゲートスタックと、を含む、請求項18に記載の電子装置。
  20. 前記トランジスタは、
    ソース領域及びドレイン領域、並びに前記ソース領域と前記ドレイン領域との間に位置するチャネル領域を含む半導体基板と、
    前記半導体基板表面から所定深さに引き込まれたトレンチ内に、前記チャネル領域と対向するように配され、ゲート絶縁層とゲート電極とを具備するゲートスタックと、を含む、請求項18に記載の電子装置。
  21. 前記キャパシタ及び前記トランジスタを含むメモリユニットと、
    前記メモリユニットと電気的に連結され、前記メモリユニットを制御する制御ユニットと、を含む、請求項18に記載の電子装置。
JP2022144547A 2021-09-14 2022-09-12 キャパシタ、及びそれを含む電子装置 Active JP7497896B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210122774A KR102715042B1 (ko) 2021-09-14 커패시터 및 이를 포함하는 전자 장치
KR10-2021-0122774 2021-09-14

Publications (2)

Publication Number Publication Date
JP2023042575A JP2023042575A (ja) 2023-03-27
JP7497896B2 true JP7497896B2 (ja) 2024-06-11

Family

ID=81750345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022144547A Active JP7497896B2 (ja) 2021-09-14 2022-09-12 キャパシタ、及びそれを含む電子装置

Country Status (4)

Country Link
US (1) US12087810B2 (ja)
EP (1) EP4148753A3 (ja)
JP (1) JP7497896B2 (ja)
CN (1) CN115811934A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020103418A (ja) * 2018-12-26 2020-07-09 株式会社三洋物産 遊技機
JP2020130466A (ja) * 2019-02-15 2020-08-31 株式会社三洋物産 遊技機
JP7234740B2 (ja) * 2019-03-28 2023-03-08 株式会社三洋物産 遊技機
JP7234741B2 (ja) * 2019-03-28 2023-03-08 株式会社三洋物産 遊技機
JP7234760B2 (ja) * 2019-04-11 2023-03-08 株式会社三洋物産 遊技機
JP7234761B2 (ja) * 2019-04-11 2023-03-08 株式会社三洋物産 遊技機
JP2021186294A (ja) * 2020-05-29 2021-12-13 株式会社三洋物産 遊技機
JP2023063369A (ja) * 2022-01-07 2023-05-09 株式会社三洋物産 遊技機
JP2023060269A (ja) * 2022-04-01 2023-04-27 株式会社三洋物産 遊技機
JP2023060270A (ja) * 2022-04-01 2023-04-27 株式会社三洋物産 遊技機

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080087890A1 (en) 2006-10-16 2008-04-17 Micron Technology, Inc. Methods to form dielectric structures in semiconductor devices and resulting devices
US20090045485A1 (en) 2007-08-14 2009-02-19 Elpida Memory, Inc. Capacitor, method of manufacturing capacitor, capacitor manufacturing apparatus, and semiconductor memory device
JP2009170857A (ja) 2007-09-28 2009-07-30 Elpida Memory Inc 半導体装置及びその製造方法
JP2019046953A (ja) 2017-09-01 2019-03-22 東芝メモリ株式会社 記憶装置
US20200091279A1 (en) 2018-09-19 2020-03-19 Samsung Electronics Co., Ltd. Integrated circuit device and method of fabricating the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2128559A1 (de) 1970-06-11 1971-12-16 Erie Technological Prod Inc Dielektrikum
JP3840207B2 (ja) 2002-09-30 2006-11-01 株式会社東芝 絶縁膜及び電子素子
US20070001231A1 (en) 2005-06-29 2007-01-04 Amberwave Systems Corporation Material systems for dielectrics and metal electrodes
KR100804492B1 (ko) 2005-10-12 2008-02-20 재단법인서울대학교산학협력재단 루테늄 전극과 이산화티탄 유전막을 이용하는 반도체소자의 커패시터 및 그 제조 방법
TWI267879B (en) 2005-12-21 2006-12-01 Ind Tech Res Inst Metal-insulator-metal capacitor
TWI323034B (en) 2006-12-25 2010-04-01 Ind Tech Res Inst Electronic devices with hybrid high-k dielectric and fabrication methods thereof
KR20090051634A (ko) 2007-11-19 2009-05-22 삼성전자주식회사 캐패시터 및 그 제조 방법
CN102132367B (zh) 2008-08-26 2012-07-25 Nxp股份有限公司 电容器及其制造方法
US8124513B2 (en) 2009-03-18 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium field effect transistors and fabrication thereof
US8940388B2 (en) * 2011-03-02 2015-01-27 Micron Technology, Inc. Insulative elements
KR101819756B1 (ko) 2012-02-09 2018-02-28 서울대학교산학협력단 반도체 소자용 캐패시터 및 이의 제조 방법
US8741712B2 (en) 2012-09-18 2014-06-03 Intermolecular, Inc. Leakage reduction in DRAM MIM capacitors
US9012298B2 (en) * 2012-12-31 2015-04-21 Intermolecular, Inc. Methods for reproducible flash layer deposition
CN103943476B (zh) 2014-03-31 2017-01-18 清华大学 半导体栅堆叠结构及其形成方法
CN104536236B (zh) 2014-12-19 2021-05-07 深圳大学 光子晶体全光多步延迟与变换逻辑门
US20170117282A1 (en) 2015-10-26 2017-04-27 Intermolecular, Inc. DRAM Capacitors and Methods for Forming the Same
US10319675B2 (en) 2016-01-13 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor embedded with nanocrystals
JP2019057621A (ja) 2017-09-21 2019-04-11 東芝メモリ株式会社 記憶装置
US10847316B2 (en) 2018-09-20 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. MIM device with laminated dielectric layers
KR102606772B1 (ko) * 2018-09-28 2023-11-28 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US11251766B2 (en) 2020-01-13 2022-02-15 Maxim Integrated Products, Inc. Ultra-wide band frequency offset estimation systems and methods for analog coherent receivers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080087890A1 (en) 2006-10-16 2008-04-17 Micron Technology, Inc. Methods to form dielectric structures in semiconductor devices and resulting devices
US20090045485A1 (en) 2007-08-14 2009-02-19 Elpida Memory, Inc. Capacitor, method of manufacturing capacitor, capacitor manufacturing apparatus, and semiconductor memory device
JP2009049068A (ja) 2007-08-14 2009-03-05 Elpida Memory Inc キャパシタ及びその製造方法とキャパシタの製造装置及び半導体記憶装置
JP2009170857A (ja) 2007-09-28 2009-07-30 Elpida Memory Inc 半導体装置及びその製造方法
US20090267125A1 (en) 2007-09-28 2009-10-29 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
JP2019046953A (ja) 2017-09-01 2019-03-22 東芝メモリ株式会社 記憶装置
US20200091279A1 (en) 2018-09-19 2020-03-19 Samsung Electronics Co., Ltd. Integrated circuit device and method of fabricating the same

Also Published As

Publication number Publication date
CN115811934A (zh) 2023-03-17
US20230080072A1 (en) 2023-03-16
US12087810B2 (en) 2024-09-10
EP4148753A2 (en) 2023-03-15
JP2023042575A (ja) 2023-03-27
KR20230039440A (ko) 2023-03-21
EP4148753A3 (en) 2023-04-05

Similar Documents

Publication Publication Date Title
JP7497896B2 (ja) キャパシタ、及びそれを含む電子装置
US12107140B2 (en) Thin film structure and semiconductor device including the same
US11569341B2 (en) Dielectric thin-film structure and electronic device including the same
US20240088203A1 (en) Electrical device and semiconductor apparatus including the same
US20230058762A1 (en) Semiconductor device and semiconductor apparatus including the same
KR20240101004A (ko) 커패시터, 이를 포함한 반도체 장치 및 전자 장치
KR102715042B1 (ko) 커패시터 및 이를 포함하는 전자 장치
KR102698297B1 (ko) 커패시터 및 이를 포함하는 전자 장치
KR102703727B1 (ko) 커패시터 및 이를 포함하는 전자 장치
US20240258365A1 (en) Capacitor and device including the same
US20240234492A1 (en) Capacitor and device including the same
US20230121102A1 (en) Capacitor device and semiconductor device including the same
KR102675782B1 (ko) 커패시터 및 이를 포함하는 반도체 장치
EP4411764A2 (en) Capacitor, method of preparing the same, and electronic device including the same
US12051717B2 (en) Anti-ferroelectric thin-film structure and electronic device including the same
US20230178585A1 (en) Dielectric thin film comprising perovskite material, capacitor including the dielectric thin film, and electronic device including the capacitor
KR20240113394A (ko) 커패시터, 이의 제조 방법 및 이를 포함한 전자 장치
US20240213349A1 (en) Electronic device including ferroelectric material and electronic apparatus including the electronic device
CN118354661A (zh) 电容器、制备其的方法和包括其的电子器件
KR20240103841A (ko) 집적회로 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240523

R150 Certificate of patent or registration of utility model

Ref document number: 7497896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150