JP2019046953A - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP2019046953A
JP2019046953A JP2017168176A JP2017168176A JP2019046953A JP 2019046953 A JP2019046953 A JP 2019046953A JP 2017168176 A JP2017168176 A JP 2017168176A JP 2017168176 A JP2017168176 A JP 2017168176A JP 2019046953 A JP2019046953 A JP 2019046953A
Authority
JP
Japan
Prior art keywords
germanium
containing layer
oxygen
layer
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017168176A
Other languages
English (en)
Inventor
山本 和彦
Kazuhiko Yamamoto
山本  和彦
都文 鈴木
Kunifumi Suzuki
都文 鈴木
智崇 有賀
Tomotaka Ariga
智崇 有賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017168176A priority Critical patent/JP2019046953A/ja
Priority to US15/916,805 priority patent/US10840445B2/en
Publication of JP2019046953A publication Critical patent/JP2019046953A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】耐久性が高い記憶装置を提供する。【解決手段】記憶装置は、第1金属を含み、少なくとも一部が結晶化された結晶含有層と、前記結晶含有層に接し、ゲルマニウム及び酸素を含むゲルマニウム酸素含有層と、を備える。【選択図】図1

Description

実施形態は、記憶装置に関する。
近年、抵抗変化型の記憶装置として、金属酸化物に酸素を脱着させることにより、抵抗状態を変化させるものがある。このような記憶装置においては、酸素の脱着に伴う特性の低下が問題となる。
特開2017−037872号公報
実施形態の目的は、耐久性が高い記憶装置を提供することである。
実施形態に係る記憶装置は、第1金属を含み、少なくとも一部が結晶化された結晶含有層と、前記結晶含有層に接し、ゲルマニウム及び酸素を含むゲルマニウム酸素含有層と、を備える。
第1の実施形態に係る記憶装置を示す断面図である。 (a)〜(d)は、第1の実施形態におけるゲルマニウム酸素含有層の形成方法を示す断面図である。 第2の実施形態に係る記憶装置を示す断面図である。 第3の実施形態に係る記憶装置を示す断面図である。 第4の実施形態に係る記憶装置を示す断面図である。 (a)は試験例1において用いた第1の実施形態のサンプルを示す断面図であり、(b)は比較例のサンプルを示す断面図であり、(c)は横軸に電圧をとり縦軸に電流をとって各サンプルのI−V特性を示すグラフ図である。 列方向にゲルマニウム酸素含有層の膜厚をとり、行方向に酸素濃度をとって、ゲルマニウム酸素含有層の膜厚及び酸素濃度がサンプルの特性に及ぼす影響を示す表である。
(第1の実施形態)
以下、第1の実施形態について説明する。
図1は、本実施形態に係る記憶装置を示す断面図である。
なお、図1においては、直感的な理解を助けるために、いくつかの層の代表的な組成を図中に記載しているが、これらの層の組成はこれには限定されない。後述する他の図についても同様である。
図1に示すように、本実施形態に係る記憶装置1においては、電極11及び電極12が設けられている。電極11及び電極12は、例えば、チタン窒化物(TiN)により形成されている。例えば、電極11及び電極12は、相互に直交する方向に延びる配線であってもよい。
電極11上には、結晶含有層21が設けられている。結晶含有層21は、少なくとも一部が結晶化されている。すなわち、結晶含有層21は、全体が結晶化されていてもよく、一部が結晶化されていて、残部がアモルファスであってもよく、微結晶とアモルファスが混在していてもよい。結晶含有層21は、アルミニウム(Al)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、ニオブ(Nb)、タンタル(Ta)及びタングステン(W)からなる群より選択された1以上の金属の酸化物、酸窒化物、シリケート又はアルミネートを含んでいる。結晶含有層21の厚さは、例えば、6〜20nm(ナノメートル)である。一例では、結晶含有層21は、全体が結晶化されたチタン酸化物(TiO)からなり、厚さは6nmである。
結晶含有層21上には、ゲルマニウム酸素含有層22が設けられている。ゲルマニウム酸素含有層22は結晶含有層21に接している。ゲルマニウム酸素含有層22は、ゲルマニウム(Ge)及び酸素(O)を含む。ゲルマニウム酸素含有層22の厚さは、例えば、1〜10nmであり、例えば、5nm以下である。一例では、ゲルマニウム酸素含有層22は、ゲルマニウム酸化物(GeO)からなる単層であり、厚さは5nmである。ゲルマニウム酸素含有層22におけるゲルマニウム原子に対する酸素原子の数は、例えば、1以上2以下である。すなわち、ゲルマニウム酸素含有層22の組成をGeOと表したときに、ゲルマニウム酸素含有層22全体の平均値をとると、xは1以上2以下である。xは2であることが好ましい。すなわち、ゲルマニウム酸素含有層22は、GeO2のみで構成されていることが望ましい。xが2である場合には、結晶含有層21に対して十分な酸素を供給できると共に、ゲルマニウム酸素含有層22の結晶構造が安定し、特性を制御しやすくなる。なお、ゲルマニウム酸素含有層22においては、xが1である部分と、xが2である部分が混在していてもよい。この場合、ゲルマニウム酸素含有層22全体の平均値としては、xは1より大きく2より小さい値となる。
ゲルマニウム酸素含有層22上には、電極12が配置されている。すなわち、電極11と電極12との間には、結晶含有層21及びゲルマニウム酸素含有層22がこの順に積層されている。
次に、ゲルマニウム酸素含有層22の形成方法について説明する。
図2(a)〜(d)は、本実施形態におけるゲルマニウム酸素含有層の形成方法を示す断面図である。
先ず、図2(a)に示すように、下地である結晶含有層21上に、例えば、スパッタ法により、ゲルマニウムを堆積させて、ゲルマニウム層22aを形成する。このとき、ゲルマニウム層22aの厚さは、例えば、1原子層程度とする。この厚さで堆積を停止すれば、ゲルマニウム層22aは、厚さが均一な層状となる。
次に、図2(b)に示すように、ゲルマニウム層22aに対して、酸化処理を施す。これにより、ゲルマニウム層22aが酸化されて、ゲルマニウム酸化層22bとなる。この酸化処理は、ゲルマニウム酸化物の蒸発を抑制するために、できるだけ低温で行うことが好ましい。例えば、温度は200℃以下とし、例えば室温であってもよい。このため、プラズマ又は紫外線等で励起したラジカル酸素を用いて、ラジカル酸化を行うことが好ましい。
次に、図2(c)に示すように、ゲルマニウム酸化層22b上に、再びゲルマニウムを堆積させて、ゲルマニウム層22aを形成する。ゲルマニウム層22aの厚さは、例えば、1原子層程度とする。
次に、図2(d)に示すように、ゲルマニウム層22aに対して、ラジカル酸化等の酸化処理を施して、ゲルマニウム酸化層22bに変化させる。以後同様に、ゲルマニウムの堆積及び酸化を繰り返すことにより、所望の厚さのゲルマニウム酸化層を形成する。
なお、ゲルマニウムはシリコンと比較して凝集しやすく、仮に、図2(a)及び(c)に示す工程において、ゲルマニウムを例えば5nm程度まで厚く堆積させると、凝集して粒子状となり、ゲルマニウム層22aの厚さは不均一になる。膜厚が不均一であると、薄膜部分に局所的に電界が印加されて、絶縁破壊される場合がある。不均一な膜を平坦にするためには、ゲルマニウム層22aを例えば20nm以上に堆積させることが必要となる。このため、厚さが20nm以下で、厚さが均一なゲルマニウム酸素含有層22を形成することが困難になる。ゲルマニウム酸化物を堆積させた場合も同様である。
次に、本実施形態に係る記憶装置1の動作について説明する。
図1に示すように、記憶装置1に対して、電極11が正極となり、電極12が負極となるような正電圧を印加すると、記憶装置1の抵抗値が高くなる。この動作を「リセット」という。一方、電極11が負極となり、電極12が正極となるような逆電圧を印加すると、記憶装置1の抵抗値が低くなる。この動作を「セット」という。このリセット及びセットにより、記憶装置1の抵抗値を切り替えることができる。そして、記憶装置1の抵抗値に対応させて、記憶装置1にデータを記憶させることができる。また、電極11と電極12との間に電流を流し、抵抗値を測定することにより、記憶装置1に記憶されたデータを読み出す。
上述のリセット及びセットのメカニズムは、例えば、以下のように推定される。
結晶含有層21中には酸素欠損サイト(図示せず)が存在している。このため、結晶含有層21は、一定の導電性をもつ。一方、ゲルマニウム酸素含有層22中には、可動酸素イオンが存在する。可動酸素イオンは、例えば、ゲルマニウム酸素含有層22の格子間サイト等に存在すると考えられる。
この状態で、記憶装置1に正電圧を印加すると、ゲルマニウム酸素含有層22中の可動酸素イオンが、電界の影響又は熱ドリフトにより、結晶含有層21中に移動し、結晶含有層21の酸素欠陥サイトを減少させる。この結果、記憶装置1がリセットされ、抵抗が増加する。
次に、記憶装置1に逆電圧を印加すると、電界の影響又は熱ドリフトにより、結晶含有層21中の酸素イオンが、ゲルマニウム酸素含有層22中に移動する。これにより、結晶含有層21中の酸素欠陥サイトが増加する。この結果、記憶装置1がセットされ、抵抗が減少する。
次に、本実施形態の効果について説明する。
本実施形態においては、ゲルマニウム酸素含有層22がゲルマニウムを含有している。ゲルマニウムはシリコンと比較して酸素との結合が弱いため、可動酸素イオンをより多く供給することができる。これにより、記憶装置1が高抵抗状態であるときの抵抗値と低抵抗状態であるときの抵抗値との差を増加させ、動作マージンを広げることができる。
また、ゲルマニウム酸素含有層22がゲルマニウムの他に酸素を含むことにより、リセットの際に結晶含有層21に対してより多くの酸素イオンを供給することができる。これにより、より低い電圧により、セット及びリセットを生じさせることができる。低電圧で駆動させることにより、記憶装置1の耐久性が向上する。なお、本明細書における「耐久性」とは、セット及びリセットの繰り返しに対する動作特性の安定性をいい、所定の性能を維持できる繰り返し回数が多いほど、耐久性が優れている。ゲルマニウム酸素含有層22における酸素濃度を調節することにより、記憶装置1の動作電圧及び耐久性を制御することができる。
更に、ゲルマニウム酸素含有層22にゲルマニウムと酸素が含まれていることにより、ゲルマニウム酸素含有層22は一定以上の抵抗値を持つ。例えば、ゲルマニウム単体のバンドギャップは0.7eV程度であるが、ゲルマニウム酸化物のバンドギャップは6.8eV程度であるため、抵抗が高い。これにより、電極11と電極12との間に電圧が印加されたときに、電界の一部はゲルマニウム酸素含有層22に印加され、酸素イオンを確実に移動させることができる。また、結晶含有層21に印加される電界が緩和されるため、結晶含有層21が破壊されることを抑制できる。これによっても、記憶装置1の耐久性が向上する。
更にまた、本実施形態においては、図2(a)〜(d)に示すように、薄いゲルマニウム層22aを堆積させ、これをラジカル酸化することにより、薄いゲルマニウム酸素含有層22を均一に形成することができる。ゲルマニウム酸素含有層22を薄く形成することにより、ゲルマニウム酸素含有層22の抵抗値を抑え、記憶装置1の駆動電圧を低減すると共に、読出し電流を増加させることができる。また、ゲルマニウム酸素含有層22中の欠陥密度を低減することができる。これによっても、記憶装置1の耐久性が向上する。また、ゲルマニウム層22aの酸化手段としてラジカル酸化を行うことにより、低温で酸化処理を施すことができるため、ゲルマニウムの凝集をより効果的に抑制することができる。
(第2の実施形態)
次に、第2の実施形態について説明する。
図3は、本実施形態に係る記憶装置を示す断面図である。
図3に示すように、本実施形態に係る記憶装置2においては、前述の第1の実施形態に係る記憶装置1(図1参照)と比較して、ゲルマニウム酸素含有層22の替わりに、ゲルマニウム酸素含有層32が設けられている。ゲルマニウム酸素含有層32においては、ゲルマニウム酸化物からなるゲルマニウム酸化層32aと、単体のゲルマニウムからなるゲルマニウム層32bとが交互に積層されている。但し、結晶含有層21は、ゲルマニウム酸化層32aに接している。ゲルマニウム酸化層32aの厚さ、及び、ゲルマニウム層32bの厚さは、それぞれ、例えば1nm程度である。
本実施形態によれば、ゲルマニウム酸素含有層32を、ゲルマニウム酸化層32aとゲルマニウム層32bとの積層構造としている。ゲルマニウム酸化層32aが結晶含有層21に接することにより、前述の第1の実施形態と同様な動作特性及び耐久性を実現しつつ、ゲルマニウム層32bを介在させることにより、ゲルマニウム酸素含有層32全体の抵抗を低減し、記憶装置1の読出し電流を増加させることができる。また、ゲルマニウム酸化層32aの厚さとゲルマニウム層32bの厚さの比を調整することにより、動作電圧と耐久性を制御することができる。
本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
なお、ゲルマニウム酸化層32a及びゲルマニウム層32bは、それぞれ1層ずつ設けられていてもよい。これにより、ゲルマニウム酸素含有層32を形成する工程を短縮化できると共に、ゲルマニウム酸素含有層32を薄膜化できるため、記憶装置2のセル構造を簡略化することができる。
(第3の実施形態)
次に、第3の実施形態について説明する。
図4は、本実施形態に係る記憶装置を示す断面図である。
図4に示すように、本実施形態に係る記憶装置3においては、前述の第1の実施形態に係る記憶装置1(図1参照)の構成に加えて、結晶含有層21とゲルマニウム酸素含有層22との間に、アモルファス層23が設けられている。アモルファス層23は結晶含有層21及びゲルマニウム酸素含有層22に接している。一方、本実施形態においては、ゲルマニウム酸素含有層22は結晶含有層21から離れている。
アモルファス層23は、全体がアモルファスである。アモルファス層23は、アルミニウム(Al)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、ニオブ(Nb)、タンタル(Ta)及びタングステン(W)からなる群より選択された1以上の金属であって、結晶含有層21に含まれる金属とは異なる金属の酸化物、酸窒化物、シリケート又はアルミネートを含む。アモルファス層23の厚さは、例えば、1nm以下である。一例では、アモルファス層23は、アモルファスのアルミニウム酸化物(AlO)からなり、厚さは0.5nmである。
本実施形態においては、結晶含有層21とゲルマニウム酸素含有層22との間にアモルファス層23が介在していることにより、上述の動作に伴うチタンイオンの移動が抑制される。このため、セット及びリセットを繰り返しても、記憶装置3の特性が変化することを抑制できる。この結果、記憶装置3の耐久性を向上させることができる。
本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
また、ゲルマニウム酸素含有層22の形成方法も、第1の実施形態と同様である。
なお、本実施形態においても、前述の第2の実施形態と同様に、ゲルマニウム酸素含有層22の替わりに、ゲルマニウム酸化層32aとゲルマニウム層32bとの積層体からなるゲルマニウム酸素含有層32を設けてもよい。
(第4の実施形態)
次に、第4の実施形態について説明する。
図5は、本実施形態に係る記憶装置を示す断面図である。
図5に示すように、本実施形態に係る記憶装置4においては、前述の第3の実施形態に係る記憶装置3(図4参照)と比較して、ゲルマニウム酸素含有層22の替わりに、ゲルマニウム酸素含有層42が設けられている。ゲルマニウム酸素含有層42においては、ゲルマニウム(Ge)及び酸素(O)に加えて、1種以上のIV族元素、すなわち、炭素(C)、シリコン(Si)、錫(Sn)及び鉛(Pb)からなる群より選択された1種以上の元素を含んでいる。一例では、ゲルマニウム酸素含有層42は、ゲルマニウムシリコン酸化物(GeSiO)からなる単層である。
本実施形態においては、ゲルマニウム酸素含有層42中のシリコン濃度を調節することにより、ゲルマニウム酸素含有層42の抵抗値を制御することができる。また、アモルファス層23がシリコンの移動を抑制することにより、結晶含有層21中において、シリコン酸化物が形成されることを抑制できる。この結果、繰り返し動作に伴う記憶装置4の動作特性の劣化を抑制し、耐久性を高めることができる。
本実施形態における上記以外の構成、動作及び効果は、前述の第3の実施形態と同様である。
なお、本実施形態においても、前述の第2の実施形態と同様に、ゲルマニウム酸化層32aとゲルマニウム層32bとの積層体からなるゲルマニウム酸素含有層32を設けてもよい。
(試練例1)
次に、試験例1について説明する。
図6(a)は試験例1において用いた第1の実施形態のサンプルを示す断面図であり、(b)は比較例のサンプルを示す断面図であり、(c)は横軸に電圧をとり縦軸に電流をとって各サンプルのI−V特性を示すグラフ図である。
図6(c)の横軸は線形軸であり、縦軸は対数軸である。
図6(a)及び(b)に示すように、本試験例1においては、評価対象とするサンプルとして、サンプルT1及びT2を作製した。サンプルT1の構成は、第1の実施形態に係る記憶装置1(図1参照)と同様である。すなわち、2つの電極11と電極12との間に、結晶含有層21としてTiO層を設け、ゲルマニウム酸素含有層22としてGeO層を設けた。サンプルT2の構成は、サンプルT1に対して、ゲルマニウム酸素含有層22の替わりに、単体のゲルマニウム層122を設けた。
図6(c)に示すように、サンプルT1は、初期状態においては低抵抗状態S1であったが、所定の電圧を印加するとリセットし、高抵抗状態S2となった。また、図示していないが、逆電圧を印加するとセットし、高抵抗状態S2から低抵抗状態S1に移行した。このように、サンプルT1においては、低抵抗状態S1と高抵抗状態S2とを可逆的に切り替えることができた。このため、サンプルT1は記憶装置として機能する。
一方、サンプルT2は、初期状態においては一定の抵抗状態S3であったが、所定の電圧を印加すると、絶縁破壊され、より低い抵抗状態S4に移行した。以後は、どのような電圧を印加しても、抵抗状態S4のままであった。すなわち、抵抗状態S3から抵抗状態S4への移行は不可逆的であった。このため、サンプルT2は記憶装置として機能しない。
(試験例2)
次に、試験例2について説明する。
本試験例においては、ゲルマニウム酸素含有層の膜厚及び酸素濃度が相互に異なる複数のサンプルを作製し、各サンプルの特性を評価した。
図7は、列方向にゲルマニウム酸素含有層の膜厚をとり、行方向に酸素濃度をとって、ゲルマニウム酸素含有層の膜厚及び酸素濃度がサンプルの特性に及ぼす影響を示す表である。
ゲルマニウム酸素含有層22の組成は、GeO及びGeO2が安定であった。すなわち、ゲルマニウム酸素含有層22の組成をGeOxと表したときに、xは1又は2が安定であった。このため、xの測定値が1より大きく2より小さい場合は、GeOとGeO2が混在しているものと推測される。
図7に示すように、ゲルマニウム酸素含有層22の酸素濃度がゼロである場合、すなわち、ゲルマニウム酸素含有層22が単体のゲルマニウム層である場合は、サンプルは全て絶縁破壊されてしまい、記憶装置として機能しなかった。
一方、ゲルマニウム酸素含有層22に酸素が含まれていると、サンプルは絶縁破壊することなく、低抵抗状態と高抵抗状態が可逆的に切替可能であった。このため、これらのサンプルは記憶装置として機能した。
より詳細には、ゲルマニウム酸素含有層22の厚さが2.0nm以下で、酸素濃度が高いサンプルは、動作電圧が低く、且つ、抵抗変化率、すなわち、低抵抗状態における抵抗値と高抵抗状態における抵抗値との差の割合が高く、記憶装置としての特性が極めて良好であった。
ゲルマニウム酸素含有層22の厚さが2.0nmよりも厚いと、ゲルマニウム酸素含有層22の抵抗が高くなり、やや高い動作電圧が必要であった。但し、記憶装置に、高い動作電圧を印加できる駆動回路が設けられていれば、実用上、問題は生じない。また、ゲルマニウム酸素含有層22の酸素濃度が低いと、抵抗変化率がやや低くなった。これは、ゲルマニウム酸素含有層22から結晶含有層21に供給できる可動酸素イオンの量が減少したためと推定される。但し、記憶装置に高精度な読出回路が設けられていれば、実用上、問題は生じない。
以上説明した実施形態によれば、耐久性が高い記憶装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の実施形態は、相互に組み合わせて実施することもできる。
1、2、3、4:記憶装置、11、12:電極、21:結晶含有層、22:ゲルマニウム酸素含有層、22a:ゲルマニウム層、22b:ゲルマニウム酸化層、23:アモルファス層、32:ゲルマニウム酸素含有層、32a:ゲルマニウム酸化層、32b:ゲルマニウム層、42:ゲルマニウム酸素含有層、122:ゲルマニウム層、S1:低抵抗状態、S2:高抵抗状態、S3:抵抗状態、S4:抵抗状態、T1、T2:サンプル

Claims (13)

  1. 第1金属を含み、少なくとも一部が結晶化された結晶含有層と、
    前記結晶含有層に接し、ゲルマニウム及び酸素を含むゲルマニウム酸素含有層と、
    を備えた記憶装置。
  2. 第1金属を含み、少なくとも一部が結晶化された結晶含有層と、
    前記結晶含有層に接し、前記第1金属とは異なる第2金属を含むアモルファス材料からなるアモルファス層と、
    前記アモルファス層に接し、前記結晶含有層から離れ、ゲルマニウム及び酸素を含むゲルマニウム酸素含有層と、
    を備えた記憶装置。
  3. 前記アモルファス層は、前記第2金属の酸化物、酸窒化物、シリケート又はアルミネートを含む請求項2記載の記憶装置。
  4. 前記第2金属は、アルミニウム、チタン、ジルコニウム、ハフニウム、ニオブ、タンタル及びタングステンからなる群より選択された1以上の金属である請求項3記載の記憶装置。
  5. 前記アモルファス層は、アルミニウム酸化物を含む請求項2〜4のいずれか1つに記載の記憶装置。
  6. 前記結晶含有層は、前記第1金属の酸化物、酸窒化物、シリケート又はアルミネートを含む請求項1〜5のいずれか1つに記載の記憶装置。
  7. 前記第1金属は、アルミニウム、チタン、ジルコニウム、ハフニウム、ニオブ、タンタル及びタングステンからなる群より選択された1以上の金属である請求項6記載の記憶装置。
  8. 前記結晶含有層は、結晶化したチタン酸化物を含む請求項1〜7のいずれか1つに記載の記憶装置。
  9. 前記ゲルマニウム酸素含有層は、ゲルマニウム酸化物からなる請求項1〜8のいずれか1つに記載の記憶装置。
  10. 前記ゲルマニウム酸素含有層におけるゲルマニウム原子に対する酸素原子の数は、1以上2以下である請求項1〜9のいずれか1つに記載の記憶装置。
  11. 前記ゲルマニウム酸素含有層は、更に、1種以上のIV族元素を含む請求項1〜10のいずれか1つに記載の記憶装置。
  12. 前記ゲルマニウム酸素含有層は、
    複数のゲルマニウム酸化層と、
    複数のゲルマニウム層と、
    を有し、
    前記ゲルマニウム酸化層と前記ゲルマニウム層とは、交互に積層された請求項1〜8のいずれか1つに記載の記憶装置。
  13. 前記ゲルマニウム酸素含有層は、
    ゲルマニウム酸化層と、
    ゲルマニウム層と、
    を有し、
    前記ゲルマニウム酸化層は、前記結晶含有層と前記ゲルマニウム層との間に配置された請求項1〜8のいずれか1つに記載の記憶装置。
JP2017168176A 2017-09-01 2017-09-01 記憶装置 Pending JP2019046953A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017168176A JP2019046953A (ja) 2017-09-01 2017-09-01 記憶装置
US15/916,805 US10840445B2 (en) 2017-09-01 2018-03-09 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017168176A JP2019046953A (ja) 2017-09-01 2017-09-01 記憶装置

Publications (1)

Publication Number Publication Date
JP2019046953A true JP2019046953A (ja) 2019-03-22

Family

ID=65518797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017168176A Pending JP2019046953A (ja) 2017-09-01 2017-09-01 記憶装置

Country Status (2)

Country Link
US (1) US10840445B2 (ja)
JP (1) JP2019046953A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023042575A (ja) * 2021-09-14 2023-03-27 三星電子株式会社 キャパシタ、及びそれを含む電子装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12035540B2 (en) * 2020-07-23 2024-07-09 Samsung Electronics Co., Ltd. Magnetic memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343813B2 (en) * 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
JP2013157469A (ja) 2012-01-30 2013-08-15 Sharp Corp 可変抵抗素子、及び、不揮発性半導体記憶装置
JP5937033B2 (ja) 2013-03-22 2016-06-22 株式会社東芝 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US9431609B2 (en) * 2014-08-14 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Oxide film scheme for RRAM structure
WO2016052097A1 (ja) 2014-09-30 2016-04-07 ソニー株式会社 スイッチ素子および記憶装置
JP6433860B2 (ja) 2015-08-06 2018-12-05 東芝メモリ株式会社 記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023042575A (ja) * 2021-09-14 2023-03-27 三星電子株式会社 キャパシタ、及びそれを含む電子装置
JP7497896B2 (ja) 2021-09-14 2024-06-11 三星電子株式会社 キャパシタ、及びそれを含む電子装置
US12087810B2 (en) 2021-09-14 2024-09-10 Samsung Electronics Co., Ltd. Capacitor and electronic device including the same

Also Published As

Publication number Publication date
US10840445B2 (en) 2020-11-17
US20190074438A1 (en) 2019-03-07

Similar Documents

Publication Publication Date Title
JP6883038B2 (ja) 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電材料及び強誘電体材料を含む電子部品の形成に用いられる方法
US8441060B2 (en) Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
TWI610476B (zh) 電阻式隨機存取記憶體結構及其形成方法
US9203022B2 (en) Resistive random access memory devices with extremely reactive contacts
US10181560B2 (en) Conductive-bridging random access memory and method for fabricating the same
KR101457812B1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
WO2013108593A1 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
KR20100077569A (ko) 저항성 메모리 소자의 제조 방법
CN111033738A (zh) 铁电电容器、铁电场效应晶体管以及用于形成包括导电材料和铁电材料的电子装置的方法
US9543516B2 (en) Method for forming a doped metal oxide for use in resistive switching memory elements
US20120248396A1 (en) Resistive switching in memory cells
US9224947B1 (en) Resistive RAM and method of manufacturing the same
JP2019046953A (ja) 記憶装置
US8999808B2 (en) Nonvolatile memory element and method for manufacturing the same
US8921214B2 (en) Variable resistance memory device and method for fabricating the same
KR101416243B1 (ko) 상보적 저항 스위칭 메모리 소자 및 그 제조방법
US20130248813A1 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
US9947722B2 (en) Semiconductor memory device
KR101445568B1 (ko) 비선형 특성을 향상시킨 저항 스위칭 메모리 소자 및 그 제조 방법
US20170062522A1 (en) Combining Materials in Different Components of Selector Elements of Integrated Circuits
US9287501B1 (en) Resistive random access memory and method for producing same
KR20140081135A (ko) 다층 터널 배리어 선택 소자를 이용한 비선형 저항 스위칭 메모리 소자 및 그 제조방법
TWI484679B (zh) 非揮發性記憶體
TW201442310A (zh) 記憶體元件與其製程
JP6825085B2 (ja) 抵抗変化素子の製造方法及び抵抗変化素子

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905