CN111033738A - 铁电电容器、铁电场效应晶体管以及用于形成包括导电材料和铁电材料的电子装置的方法 - Google Patents

铁电电容器、铁电场效应晶体管以及用于形成包括导电材料和铁电材料的电子装置的方法 Download PDF

Info

Publication number
CN111033738A
CN111033738A CN201880056036.8A CN201880056036A CN111033738A CN 111033738 A CN111033738 A CN 111033738A CN 201880056036 A CN201880056036 A CN 201880056036A CN 111033738 A CN111033738 A CN 111033738A
Authority
CN
China
Prior art keywords
ferroelectric
metal oxide
materials
containing insulator
composite stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201880056036.8A
Other languages
English (en)
Inventor
M·纳哈尔
A·A·恰范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111033738A publication Critical patent/CN111033738A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

用于形成包括导电材料和铁电材料的电子装置的方法包括形成复合堆叠，所述复合堆叠包括多种含金属氧化物的绝缘体材料。所述含金属氧化物的绝缘体材料中的至少一种在非铁电绝缘材料之间并且直接抵靠非铁电绝缘材料。所述多种含金属氧化物的绝缘体材料具有与紧邻的所述非铁电绝缘体材料不同的组成。所述复合堆叠经受至少200℃的温度。在所述经受处理之后，所述复合堆叠包括多种含铁电金属氧化物的绝缘体材料，其中至少一种在非铁电绝缘材料之间并且直接抵靠非铁电绝缘材料。在所述经受处理之后，所述复合堆叠是铁电的。形成与所述复合堆叠相邻的导电材料。还公开了装置。

Description

铁电电容器、铁电场效应晶体管以及用于形成包括导电材料 和铁电材料的电子装置的方法
技术领域
本文中所揭示的实施例涉及铁电电容器、铁电场效应晶体管以及用于形成包括导电材料及铁电材料的电子装置的方法。
背景技术
存储器是集成电路的一种类型，并且在计算机系统中用于存储数据。存储器可以在个别存储单元的一或多个阵列中制造。可以使用数位线(其也可以称为位线、数据线或读出线)和存取线(其也可以称为字线)写入或读取存储器单元。数位线可以沿阵列的列导电地互连存储器单元，并且存取线可以沿阵列的行导电地互连存储器单元。每一存储单元可以通过数位线和存取线的组合被唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可以在没有电力的情况下长时间存储数据。非易失性存储器通常被指定为具有至少约10年的保持时间的存储器。易失性存储器耗散并且因此被刷新/重写以维持数据存储。易失性存储器可能具有毫秒或更少的保持时间。无论如何，存储器单元被配置成在至少两种不同的可选状态中保持或存储存储器。在二进制系统中，所述状态被认为是“0”或“1”。在其它系统中，至少一些个别存储器单元可以被配置成存储两个以上的信息等级或状态。
电容器是可以用于存储器单元中的一种类型的电子组件。电容器具有由电绝缘材料分隔的两个电导体。作为电场的能量可以被静电存储在此材料内。根据绝缘材料的组成，所述存储场将是易失性的或非易失性的。例如，仅包含SiO2的电容器绝缘材料将是易失性的。一种类型的非易失性电容器是铁电电容器，其具有铁电材料作为绝缘材料的至少一部分。铁电材料的特征在于具有两种稳定的极化状态，因此可以包括电容器和/或存储单元的可编程材料。可以通过施加适当的编程电压来改变铁电材料的极化状态，并且在移除编程电压之后保持(至少一段时间)。每一极化状态具有与另一极化状态不同的电荷存储电容，并且其理想地可以用于写入(即，存储)及读取(即，确定)存储器状态，而无需使极化状态反向直到需要使其反向为止。不太期望的是，在一些具有铁电电容器的存储器中，读取存储状态的行为可以使极化反向。因此，在确定极化状态时，在确定之后立即进行存储器单元的重写以将存储器单元置于预读状态。无论如何，由于形成电容器一部分的铁电材料的双稳态特性，因此结合有铁电电容器的存储单元理想地是非易失性的。
场效应晶体管是可以用于存储器单元中的另一类型的电子组件。这些晶体管包括其间具有半导体沟道区的一对源极/漏极区。导电栅极与沟道区相邻并且通过薄栅极绝缘体与沟道区分隔。向栅极施加适当的电压允许电流从源极/漏极区中的每一者通过沟道区流向另一个。当从栅极移除电压时，在很大程度上阻止了电流流过沟道区。场效应晶体管还可以包含额外结构，例如可逆可编程电荷存储区，其作为栅极绝缘体和导电栅极之间的栅极结构的一部分。场效应晶体管可以是铁电的，其中至少一部分栅极结构(例如栅极绝缘体)包括铁电材料。晶体管中的铁电材料的两种不同极化状态可以由晶体管的不同阈值电压(Vt)或由选定操作电压的不同沟道导电性来表征。
电容器和晶体管可以用在除存储器电路之外的电路中。
附图说明
图1是根据本发明实施例的工序中的衬底结构的一部分的示意性横截面图。
图2是在图1所展示的处理步骤之后的图1结构的视图。
图3是根据本发明实施例的工序中的衬底结构的一部分的示意性横截面图。
图4是在图3所展示的处理步骤之后的图3结构的视图。
图5是根据本发明实施例的工序中的衬底结构的一部分的示意性横截面图。
图6是根据本发明实施例的工序中的衬底结构的一部分的示意性横截面图。
图7是根据本发明实施例的工序中的衬底结构的一部分的示意性横截面图。
图8是根据本发明实施例的工序中的衬底结构的一部分的示意性横截面图。
图9是根据本发明实施例的场效应晶体管的示意性横截面图。
图10是根据本发明实施例的场效应晶体管的示意性横截面图。
图11是根据本发明实施例的电容器的示意性横截面图。
图12是根据本发明实施例的电容器的示意性横截面图。
具体实施方式
本发明的实施例涵盖一种用于形成包括导电材料和铁电材料的电子装置的方法。本发明的实施例还涵盖独立于制造方法的电子装置。本发明的实施例还涵盖独立于制造方法的铁电电容器。本发明的实施例还涵盖独立于制造方法的铁电场效应晶体管。
参考图1，首先参考实例衬底片段或结构10来描述一些方法实施例，所述衬底片段或结构10包括基础衬底12，并且可以包括半导体衬底。在本文件的上下文中，术语“半导体衬底”或“半导电衬底”定义为表示包括半导电材料的任何结构，所述半导电材料包含但不限于例如半导电晶片(单独或以其上包括其它材料的组合件形式)的块状半导电材料和半导电材料层(单独或以包括其它材料的组合件形式)。术语“衬底”是指任何支承结构，其包含但不限于如上描述的半导体衬底。材料可以在图1所示材料的旁边、下方和/或上方。例如，可以在片段10附近或内部某处提供集成电路的其它部分或整体制造的组件。衬底12可以包括导电/导体/导电(即，在本文中是电性上)、半导电/半导体/半导电或绝缘/绝缘体/绝缘(即，在本文中是电性上)材料中的任何一或多种。在基础衬底12上形成了复合堆叠14。在本文件的上下文中，“复合堆叠”是指包括多个层的结构，其中至少两种不同的组成材料的单独一种在不同的层中，并且不排除至少一些紧邻的层的混合。“层”(layer)和“层”(layers)的使用不需要覆盖或完全覆盖此下层材料，并且此材料可以是不连续的或仅部分地容纳在下层材料上。复合堆叠14包括多种含金属氧化物的绝缘体材料15、17、19和21以及多种非铁电绝缘材料16、18和20。因此，实例结构10展示为包括四个含金属氧化物的绝缘体材料和三个非铁电绝缘材料。可以提供更多此些材料，其根据本发明的结构至少包括三个含金属氧化物的绝缘体材料和两个非铁电绝缘材料。含金属氧化物绝缘体材料中的至少一种紧邻在非铁电绝缘材料之间并且直接抵靠非铁电绝缘材料。多种含金属氧化物的绝缘体材料具有与其紧邻的非铁电绝缘材料不同的组成。材料15、17、19和21可以单独包括、基本上或由一或多种金属氧化物绝缘材料组成。材料16、18和20可以单独包括、基本上或由一或多种非铁电绝缘材料组成。含金属氧化物的绝缘体材料15、17、19和21的实例个别厚度为10埃至100埃，而对于非铁电绝缘材料16、18和20的实例个别厚度为1埃至30埃。
任何合适的现有的或尚待开发的材料都可以用于含金属氧化物的绝缘体料15、17、19和21，只要这种材料是铁电的或能够制成铁电的。在一个实施例中，含金属氧化物的绝缘体材料15、17、19和21包括过渡金属氧化物、锆、氧化锆、铪、氧化铪、锆钛酸铅、氧化钽、氧化锶、氧化锶钛、氧化钛和钛钡酸锶中的一或多种，其中可以包括有掺杂剂，掺杂剂包括硅、铝、镧、钇、铒、钙、镁、锶、镥、镝、钆、镨、铬、铌、钽、铪、锆、钒、锰、钴、镍、碳和任何其它稀土元素中的一或多种。一个具体实例是其中具有合适的掺杂剂的铪和锆基氧化物。其它实例包含其中具有合适的掺杂剂的铪和硅基氧化物；其中具有合适掺杂剂的钇和锆基氧化物；以及铪、硅和锆基氧化物。作为另外的实例，可以使用授予布斯克(Boeske)等人的美国专利第7,709,359号和/或授予布斯克的第8,304,823号中描述的任何含金属氧化物的绝缘体材料。含金属氧化物的绝缘体材料15、17、19和/或21可以以任何相(例如非晶相或一或多个结晶相)沉积。
在一个实施例中，非铁电绝缘材料16、18及20中的一或多种包括SiOx，并且在一个实施例中包括C(例如，绝缘非晶碳)，其包含SiOx与C在材料之间或在单一材料16、18及20内的组合。在一个实施例中，非铁电绝缘材料16、18和20中的一或多种包括至少一种金属氧化物。例如，并且仅作为实例，非铁电体绝缘材料16、18和20中的一或多种的至少一种金属氧化物可选自以下一或多项：TiOx、AlOx、Al2O3、ScOx、Sc2O3、ZrOx，YOx、Y2O3、MgOx、MgO、HfOx、SrOx、SrO、TaxOy、NbOx、GdOx、MoOx、RuOx、LaOx、VxOy、IrOx、CrOx、ZnOx、PrOx、CeOx、SmOx和LuOx。SiOx和/或C可以与任何一或多种此类材料结合。
在一个实施例中，在复合堆叠14中的多种含金属氧化物的绝缘体材料15、17、19和21全部形成为相对于彼此具有相同的组成。替代地，在另一实施例中，在复合堆叠14中的多种含金属氧化物的绝缘体材料15、17、19和21共同形成为相对于彼此具有至少两种不同的组成。类似地，非铁电绝缘材料16、18和20在复合堆叠中相对于彼此可以全部具有相同组成，或在复合堆叠中相对于彼此具有至少两种不同组成。因此并且相应地参考“多种...材料”不是固有地表示此些材料相对于彼此具有不同的组成，除非另外说明。
参考图2，导电材料30相邻复合堆叠14形成，并且在一个实施例中直接形成在其上。在一个实施例中，如图所展示，导电材料30形成在复合堆叠14之上，尽管作为实例，导电材料30也可以形成在复合堆叠14之下。可以在形成复堆叠14之前或之后形成导电材料30。在一个实施例中，多种含金属氧化物的绝缘体材料中的一种(例如材料21)直接抵靠导电材料30。用于导电材料30的实例组成是导电掺杂的半导电材料和金属材料。
复合堆叠14经受至少200℃的温度，并且在一个实施例中经受至少350℃的温度。在一个实施例中，温度不大于1,000℃。此经受一或多个此些温度可以在形成导电材料30之前、期间和/或之后，以及在形成复合堆叠14的最后一部分(例如材料21)期间和/或之后发生。无论如何，复合堆叠14在经受一或多个此些温度之后包括多种含铁电金属氧化物的绝缘材料(例如15、17、19和/或21)，其中至少一种(例如17、19)在非铁电绝缘材料之间并且直接抵靠非铁电绝缘材料(例如17直接抵靠16和18，以及19直接抵靠18和20)。复合堆叠14在经受一或多个此些温度之后是铁电的(即，复合堆叠14整体能够被重复地编程为至少两个铁电极化状态，即使含有例如材料16、18和20的非铁电材料)。此些条件的实例包含在使用惰性气氛的炉中，在至少350℃的环境温度或衬底温度，0.1托至7,600托的压力下退火至少5秒钟。
在形成导电材料30之前和在经受一或多个此些高温之前，材料15、17、19和/或21可以是或可以不是铁电的。因此，在经受一或多个此些高温之前，复合堆叠14可以是或可以不是铁电的。无论如何，非铁电绝缘材料16、18和20理想地充当非铁电结晶度抑制剂材料，每当复合堆叠14经受此些一或多个高温(例如至少200℃或至少350℃)时，非铁电结晶度抑制剂材料抑制复合堆叠中任何非铁电相的形成。因此，使用复合堆叠14形成的装置可以展示对暴露于高温的更大耐受性。含金属氧化物的绝缘体材料的斜方晶相被理解为当足够量时使得某些金属氧化物成为铁电的结晶相。因此，在一个实施例中，使复合堆叠14经受一或多个此些温度增加了含金属氧化物绝缘体材料15、17、19和21中斜方晶相的数量。在一个实施例中，此些含金属氧化物的绝缘体材料在经受此些温度之前具有0％斜方晶相，并且在一个此实施例中，在此经受之前是非铁电的和非晶的。在一个实施例中，含金属氧化物的绝缘体材料在经受之前具有一些斜方晶相。在一个此实施例中，此些含金属氧化物的绝缘体材料在经受之前是铁电的，而在另一个此实施例中，在经受之前是非铁电的。在一个实施例中，含金属氧化物的绝缘体材料在经受之前具有多个不同的结晶相，并且所述经受将非斜方晶相的含金属氧化物的绝缘体材料中的至少一些转变为斜方晶相。在一个实施例中，多种含金属氧化物的绝缘体材料在经受之前包括多个不同的结晶相，并且与非斜方晶相相比，经受增加了在含金属氧化物的绝缘体材料中的斜方晶相的数量。在一个实施例中，多种含金属氧化物的绝缘体材料在经受之前包括多个不同的结晶相，并且经受不改变多个不同结晶相的数量的分布。
本文中相对于其它实施例所展示和/或描述的任何其它属性或方面可以在图1-2实施例中使用。
图1和2展示了一个实例实施例，其中铁电复合堆叠14形成为包括彼此上下叠置的多种含金属氧化物的绝缘体材料15、17、19和21以及非铁电绝缘材料16、18和20。可以使用任何其它替代的和/或额外的定向，关于图3和4中的衬底结构10a展示了一个此实例。在适当的情况下使用了与上述实施例相同的数字符号，其中用后缀“a”或不同的数字符号指示一些结构差异。图3和4在处理顺序上分别对应于图1和2，并且可以使用相同或类似的处理。实例结构10a包括已经在基础衬底12上形成并且图案化的电介质材料32。铁电体复合堆叠14a形成为包括彼此侧向形成的多种含金属氧化物的绝缘体材料15、17、19和21以及非铁电绝缘材料16、18和20。可以使用在本文中展示和/或描述的任何其它属性或方面。
在一个实施例中，如图所展示，一或多种非铁电绝缘材料16、18和20被形成为单独的连续层，并且在一个此实施例中具有恒定的厚度。替代地，在一个此类实施例中，非铁电绝缘材料中的至少一种(在一个实施例中每个)可以形成为具有至少两种不同厚度。例如，图5展示了类似于图1的替代实施例结构10b，并且其中非铁电绝缘材料16b、18b和20b单独的是连续层，其中层18b具有恒定厚度，并且层16b和20b单独的具有至少两种不同厚度。在适当的情况下使用了与上述实施例相同的数字符号，其中用后缀“b”指示一些结构差异。图6展示了类似于图1和5的另一实施例结构10c,并且其中非铁电绝缘材料16c、18c和20c单独的是连续层，其中层18c和20c单独的具有恒定厚度，且层16c具有至少两种不同厚度。在适当的情况下使用了与上述实施例相同的数字符号，其中用后缀“c”指示一些结构差异。处理类似于以上关于图2和4的展示和描述并且可以遵循关于图5和图6分别展示的内容。在本文中展示和/或描述的任何其它属性或方面可以用于参考图5和6描述的实施例。
在一个实施例中，并且如结构10、10a、10b和10c中的每一者中所展示，所有含铁电金属氧化物的绝缘体材料个别地具有最大厚度，所述最大厚度大于复合堆叠中的非铁电绝缘材料中的每一者的个别最大厚度。
本发明的额外实施例包括将至少一种非铁电绝缘材料形成为不连续层，其中两个紧邻的含金属氧化物绝缘体材料穿过所述不连续层彼此直接抵靠。关于图7中的结构10d和图8中的结构10e展示了此实施例的实例。在图7中，在适当的地方使用了与上述实施例相同的数字符号，其中用后缀“d”指示一些结构差异，并且类似于在图8中用后缀“e”。图7在处理上类似于图1和5，以及图8在处理上类似于图3和图6。在结构10d中，并且仅作为实例，层16d和层20d是不连续的，并且层18d是连续的。在结构10e中，并且仅作为实例，层16e和层18e是不连续的，并且层20e是连续的。层16d/e、18d/e和20d/e中的每一者被展示为分别具有恒定的厚度，尽管此些层中的任何一或多个可以具有至少两种不同的厚度。处理类似于以上关于图2和4的展示和描述并且可以遵循关于图7和8分别展示的内容。在本文中展示和/或描述的任何其它属性或方面可以用于参考图7和8描述的实施例。
上述关于层16/16b/16c/16d/16e、18/18b/18c/18d/18e和20/20b/20c/20d/20e中的一或多个的任何属性或方面也适用于层15、17、19和21中的一或多个。
根据本发明的方法可以用于形成包括导电材料和铁电材料的任何电子装置，无论是现有的还是待开发的。在一个实施例中，如图9所展示，关于结构10f，已经对例如图2的10的实例衬底片段/结构进行了后续处理，例如形成包括铁电场效应晶体管栅极结构40的场效应晶体管50。在适当的情况下使用了与上述实施例相同的数字符号，其中用后缀“f”或不同的数字符号指示一些结构差异。在实例最终结构中，栅极结构40的实例铁电复合堆叠14f仅包括三种含铁电金属氧化物的绝缘体材料15、17和19以及仅两种非铁电绝缘材料16和18。当然可以使用更多的含铁电金属氧化物的绝缘体材料(未展示)和更多的非铁电绝缘材料(未展示)。铁电复合堆叠14f用作场效应晶体管50的铁电栅极绝缘体。基础衬底12被展示为包括适当掺杂的半导电材料以提供可操作地接近栅极结构40的半导电沟道42，并且一对源极/漏极区44在沟道42的相对侧上。
在一个实施例中，场效应晶体管形成为水平的或在水平10°以内，例如图9中所展示。替代地，并且仅作为实例，可以将场效晶体管形成为垂直地延伸，并且在一个此实施例中，场效晶体管形成为竖直的或在竖直10°内，例如如图10中的结构10g所展示，并且其具有铁电复合堆叠14g。在适当的情况下使用了与上述实施例相同的数字符号，其中用后缀“g”或不同的数字符号指示一些结构差异。场效应晶体管50g的栅极结构40g被展示为垂直被容纳在电介质层46(例如二氧化硅和/或氮化硅)之间。场效应晶体管40、40g还可以包含额外结构，例如可逆可编程电荷存储区(未展示)，其作为栅极绝缘体和导电栅极之间的栅极结构的一部分。本文中展示和/或描述的任何其它属性或方面可用于参考图9和10描述的实施例。
接下来参考图11中的结构10h描述替代实例实施例。在适当的情况下使用了与上述实施例相同的数字符号，其中用后缀“h”或不同的数字符号指示一些结构差异。在导体材料48上形成了复合堆叠14f，并且其可以具有与导电材料30相同或不同的组成。已将导电材料30、复合堆叠14f以及导体材料48图案化为铁电电容器结构60，其中材料30及48充当电容器电极并且复合堆叠14f充当其间的铁电电容器绝缘体。在一个实施例中且如图所展示，铁电电容器结构60被结构成在操作中具有竖直定向或在竖直方向的10°以内的电场75。替代地，并且仅作为实例，铁电电容器可以形成为具有水平定向或在水平方向的10°内的电场。作为实例，相对于图12中的结构10j中具有铁电复合堆叠14g的电容器60j展示了此情况。在适当的情况下使用了与上述实施例相同的数字符号，其中用后缀“j”指示一些结构差异。在操作中，电容器60j具有水平定向或在水平方向的10°内的电场75j。本文中展示和/或描述的任何其它属性或方面可以相对于参考图11和12描述的实施例使用。
本发明的实施例包含独立于制造方法的铁电电容器，还例如包括以上关于方法实施例描述的铁电电容器60和60j中的任一者。根据本发明的装置实施例的此铁电电容器包括其间具有铁电复合堆叠(例如图11和12中的14f或14g)的两个导电电容器电极(例如材料30和48)。复合堆叠包括多种含铁电金属氧化物的绝缘体材料(例如15/17/19)。多种含铁电金属氧化物的绝缘体材料(例如17)中的至少一种位于非铁电绝缘材料(例如16、18)之间并且直接抵靠非铁电绝缘材料。在方法实施例中如上所描述的任何其它方面和/或属性可以独立于制造方法使用或应用于根据本发明的铁电电容器装置结构中。
本发明的实施例包括独立于制造方法的铁电场效应晶体管，还例如包括以上关于方法实施例描述的铁电场效应晶体管50和50g中的任一者。此晶体管包括其间具有半导体沟道(例如42)的一对源极/漏极区(例如44)。铁电场效应晶体管包括栅极结构(例如40或40g)，其包括导电栅极电极(例如图9或10中的材料30)以及在栅极电极和沟道之间的铁电体栅极绝缘体。铁电栅极绝缘体包括铁电复合堆叠(例如图9或10中的14f或14g)其包括多种含铁电金属氧化物的绝缘体材料(例如15、17、19)。多种含铁电金属氧化物的绝缘体材料(例如17)中的至少一种位于非铁电绝缘材料(例如16、18)之间并且直接抵靠非铁电绝缘材料。在方法实施例中如上所描述的任何其它方面和/或属性可以独立于制造方法使用或应用于根据本发明的铁电场效应晶体管装置结构中。
本发明的实施例包含一种电子装置，其独立于是否包括电容器和/或场效应晶体管。此装置包括导电材料和铁电材料。导电组件(例如材料30和/或材料48)接近于铁电复合堆叠(例如14、14a、14c、14d、14e、14f和/或14g)。铁电复合堆叠包括多种含铁电金属氧化物的绝缘体材料。多种含铁电金属氧化物的绝缘体材料中的至少一种位于非铁电绝缘材料之间并且直接抵靠非铁电绝缘材料。在方法实施例中如上所描述的任何其它方面和/或属性可以独立于制造方法使用或应用于根据本发明的电子装置结构中。
由于在复合堆叠中存在非铁电绝缘材料，根据本发明的电子装置可能经历一或多个方面的改进的可靠性：压印和保持特性、对暴露于高温的耐受性、更长的寿命。
在本文件中，除非另外指示，否则“高度”、“较高(higher)”、“较高(upper)”、“较低(lower)”、“顶部(top)”、“顶部(atop)”、“底部(bottom)”、“上方(above)”、“下方(below)”、“下方(under)”、“下方(beneath)”、“上方(up)”和“下方(down)”通常是指竖直方向。“水平”是指沿主衬底表面的大致方向(即，在10度以内)，并且可以是相对于其在制造期间处理衬底的方向，而竖直是通常与其正交的方向。“精确水平”是指沿主衬底表面的方向(即，与主衬底表面无角度)，并且可以是相对于其在制造期间处理衬底的方向。此外，本文中所使用的“竖直”和“水平”通常是相对于彼此垂直的方向，并且独立于衬底在三维空间中。另外，“垂直地延伸(elevationally-extending)”和“垂直地延伸(extending elevationally)”是指与精确水平成至少45°的角度的方向。此外，关于场效应晶体管的“垂直地延伸(extend(ing)elevationally)”和“垂直地延伸(elevationally-extending)”是指晶体管的沟道长度的定向，在操作中电流沿所述沟道长度在源极/漏极区之间流动。对于双极结晶体管，“垂直地延伸(extend(ing)elevationally)”和“垂直地延伸(elevationally-extending)”是指基础长度的定向，在操作中电流在发射极和集电极之间流动。
此外，“正上方”和“正下方”要求两个所述区域/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。而且，在“直接”之前没有使用“上方”仅要求所规定区域/材料/组件在另一个上方的一些部分是高度上另一个的外侧(即，独立于两个所述区域/材料/组件是否存在任何横向重叠)。类似地，在“直接”之前没有使用“下方”仅要求所规定区域/材料/组件在另一个下方的一些部分是高度上另一个的外侧(即，独立于两个所述区域/材料/组件是否存在任何横向重叠)。
本文中所描述的任何材料、区域和结构可以是同质的或非同质的，并且在此覆盖的任何材料上可以是连续的或不连续的。此外，除非另有说明，每一材料可以使用任何合适的或尚待开发的技术形成，例如原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子注入。
另外，“厚度”本身(没有在前的方向形容词)被定义为穿过给定材料或区域的平均直线距离，与具有不同组成的紧邻材料或紧邻区域的最近表面垂直。另外，本文中所描述的各种材料或区域可以具有基本上恒定的厚度或可变的厚度。如果厚度是可变的，则厚度是指平均厚度，除非另有指示，并且由于厚度是可变的，此材料或区域将具有一些最小厚度和一些最大厚度。如本文中所使用，“不同组成”仅需要两个所述材料或区域的可以彼此直接抵靠的那些部分在化学上和/或物理上不同，例如如果此材料或区域不是同质的。如果两个所述材料或区域彼此不直接抵靠，“不同的组成”仅要求两个所述材料或区域的彼此最接近的那些部分在化学上和/或物理上不同，如果此些材料或区域不是同质的。在本文件中，当所述材料、区域或结构相对于彼此的至少一些物理接触时，材料、区域或结构“直接抵靠”另一材料、区域或结构。相反，前面没有“直接”的“上方”、“上”、“相邻”、“沿”和“抵靠”涵盖“直接抵靠”以及其中中间材料、区域或结构导致所述材料、区域或结构彼此没有物理接触的结构。
这里，如果在正常操作中电流能够连续地彼此流动，则区域-材料-组件相对于彼此被“电耦合”，并且当充分生成亚原子的正电荷和/或负电荷时主要通过亚原子的正电荷和/或负电荷的移动而实现。另一个电子组件可以在区域-材料-组件之间并且与其电耦合。相反，当区域-材料-组件被称为“直接电耦合”时，在直接电耦合的区域-材料-组件之间没有中间电子组件(例如没有二极管、晶体管、电阻器、变换器、开关、熔丝等)。
另外，“金属材料”是元素金属，两个或两个以上元素金属的混合物或合金以及任何导电金属化合物中的任一种或组合。
此外，如果材料的体积至少90％是结晶的，则所述材料是“结晶的”，如果材料的体积至少90％是非晶的，则所述材料是“非晶的”。
此外，关于所述材料，“紧邻”是指在彼此紧邻的那些所述材料之间没有其它此所述材料。具体而言，在被称为彼此紧邻的那些含金属氧化物的绝缘体材料之间没有其他含金属氧化物的绝缘体材料，然而其间可以具有不是含金属氧化物绝缘体材料的其它材料。此外，在被称为彼此紧邻的那些非铁电绝缘材料之间没有其他非铁电绝缘材料，然而其间可以具有不是非铁电绝缘材料的其它材料。
结论
在一些实施例中，用于形成包括导电材料和铁电材料的电子装置的方法包括形成复合堆叠，所述复合堆叠包括多种含金属氧化物的绝缘体材料。含金属氧化物的绝缘体材料中的至少一种在非铁电绝缘材料之间并且直接抵靠非铁电绝缘材料。多种含金属氧化物的绝缘体材料具有与紧邻的非铁电绝缘体材料不同的组成。复合堆叠经受至少200℃的温度。在所述经受之后，所述复合堆叠包括多种含铁电金属氧化物的绝缘体材料，其中至少一种在非铁电绝缘材料之间并且直接抵靠非铁电绝缘材料。在所述经受之后，复合堆叠是铁电的。形成与所述复合堆叠相邻的导电材料。
在一些实施例中，包括导电材料和铁电材料的电子装置包括接近铁电复合堆叠的导电组件。铁电复合堆叠包括多种含铁电金属氧化物的绝缘体材料。多种含铁电金属氧化物的绝缘体材料中的至少一种位于非铁电绝缘材料之间并且直接抵靠非铁电绝缘材料。
在一些实施例中，铁电电容器包括其间具有铁电复合堆叠的两个导电电容器电极。铁电复合堆叠包括多种含铁电金属氧化物的绝缘体材料。多种含铁电金属氧化物的绝缘材料中的至少一种位于非铁电绝缘材料之间并且直接抵靠非铁电绝缘材料。
在一些实施例中，铁电场效应晶体管包括其间具有半导电沟道的一对源极/漏极区。晶体管的栅极结构包括导电栅极电极和位于栅极电极与沟道之间的铁电体栅极绝缘体。铁电栅极绝缘体包括铁电复合堆叠，铁电复合堆叠包括多种含铁电金属氧化物的绝缘体材料。多种含铁电金属氧化物的绝缘体材料中的至少一种位于非铁电绝缘材料之间并且直接抵靠非铁电绝缘材料。

Claims (39)

1.一种用于形成包括导电材料和铁电材料的电子装置的方法，所述方法包括：
形成复合堆叠，所述复合堆叠包括多种含金属氧化物的绝缘体材料，所述含金属氧化物绝缘体材料中的至少一种在非铁电绝缘材料之间并且直接抵靠非铁电绝缘材料，所述多种含金属氧化物的绝缘体材料具有与紧邻的所述非铁电绝缘材料不同的组成；
使所述复合堆叠经受至少200℃的温度，在所述经受处理之后的所述复合堆叠包括多种含铁电金属氧化物的绝缘体材料，所述含铁电金属氧化物的绝缘体材料中的至少一种在非铁电绝缘材料之间并且直接抵靠非铁电绝缘材料，在所述经受处理之后的所述复合堆叠是铁电的；以及
形成与所述复合堆叠相邻的导电材料。
2.根据权利要求1所述的方法，其中所述经受处理是经受至少350℃的温度。
3.根据权利要求1所述的方法，其中所述经受处理是经受不高于1,000℃的温度。
4.根据权利要求1所述的方法，其包括将所述导电材料和所述复合堆叠形成为彼此直接抵靠。
5.根据权利要求4所述的方法，其中所述含铁电金属氧化物的绝缘体材料中的一种直接抵靠所述导电材料。
6.根据权利要求1所述的方法，其包括在所述复合堆叠中形成相对于彼此具有相同组成的所有所述多种含金属氧化物的绝缘体材料。
7.根据权利要求1所述的方法，其包括在所述复合堆叠中形成相对于彼此共同地具有至少两种不同的组成的所述多种含金属氧化物的绝缘体材料。
8.根据权利要求1所述的方法，其包括在所述复合堆叠中形成相对于彼此都具有相同组成的所述相应非铁电绝缘材料，所述相应非铁电绝缘材料直接抵靠所述含铁电金属氧化物的绝缘体材料。
9.根据权利要求1所述的方法，其包括在所述复合堆叠中形成相对于彼此具有至少两种不同组成的所述相应非铁电绝缘材料，所述相应非铁电绝缘材料直接抵靠所述含铁电金属氧化物的绝缘体材料。
10.根据权利要求1所述的方法，其包括将所述非铁电绝缘材料中的至少一种形成为连续层。
11.根据权利要求10所述的方法，其包括形成具有恒定厚度的所述连续层。
12.根据权利要求10所述的方法，其包括形成具有至少两种不同厚度的所述连续层。
13.根据权利要求1所述的方法，其包括将所述非铁电绝缘材料形成为每个是连续层。
14.根据权利要求1所述的方法，其包括将所述非铁电绝缘材料中的至少一种形成为不连续层，两个紧邻的所述含金属氧化物的绝缘体材料穿过所述不连续层彼此直接抵靠。
15.根据权利要求1所述的方法，其包括将所述非铁电绝缘材料中的至少一种形成为包括SiOx。
16.根据权利要求1所述的方法，其包括将所述非铁电绝缘材料中的至少一种形成为包括C。
17.根据权利要求1所述的方法，其包括将所述非铁电绝缘材料中的至少一种形成为包括至少一种金属氧化物。
18.根据权利要求17所述的方法，其中所述至少一种非铁电绝缘材料中的所述至少一种金属氧化物选自以下项中的一或多者：TiOx、AlOx、Al2O3、ScOx、Sc2O3、ZrOx、YOx、Y2O3、MgOx、MgO、HfOx、SrOx、SrO、TaxOy、NbOx、GdOx、MoOx、RuOx，LaOx、VxOy、IrOx、CrOx、ZnOx、PrOx、CeOx、SmOx和LuOx。
19.根据权利要求1所述的方法，其包括将所有所述含铁电金属氧化物的绝缘体材料形成为个别地具有最大厚度，所述最大厚度大于所述复合堆叠中的所述非铁电绝缘材料中的每一者的个别最大厚度。
20.根据权利要求1所述的方法，其中所述经受处理增加了在所述含金属氧化物的绝缘体材料中的斜方晶相的数量。
21.根据权利要求20所述的方法，其中所述含金属氧化物的绝缘体材料在所述经受处理之前具有0％斜方晶相。
22.根据权利要求21所述的方法，其中所述含金属氧化物的绝缘体材料在所述经受处理之前是非铁电的和非晶态的。
23.根据权利要求16所述的方法，其中所述含金属氧化物的绝缘体材料在所述经受处理之前具有一些斜方晶相。
24.根据权利要求23所述的方法，其中所述含金属氧化物的绝缘体材料在所述经受处理之前是铁电的。
25.根据权利要求23所述的方法，其中所述含金属氧化物的绝缘体材料在所述经受处理之前是非铁电的。
26.根据权利要求20所述的方法，其中所述含金属氧化物的绝缘体材料在所述经受处理之前具有多个不同的结晶相，所述经受处理将所述非斜方晶相的所述含金属氧化物的绝缘体材料中的至少一些转化成斜方晶相。
27.根据权利要求1所述的方法，其中所述多种含金属氧化物的绝缘体材料在所述经受处理之前包括多个不同的结晶相，与非斜方结晶相相比，所述经受处理增加了所述含金属氧化物的绝缘体材料中的斜方晶相的数量。
28.根据权利要求1所述的方法，其中所述多种含金属氧化物的绝缘体材料在所述经受处理之前包括多个不同的结晶相，所述经受处理不改变所述多个不同结晶相的数量的分布。
29.根据权利要求1所述的方法，其中所述非铁电绝缘材料充当结晶度抑制剂材料，所述结晶度抑制剂材料在复合堆叠经受至少200℃的温度时抑制所述多种含金属氧化物的绝缘材料中的任何非铁电相的形成。
30.根据权利要求1所述的方法，其中所述复合堆叠形成为包括彼此上下叠置的所述多种含金属氧化物的绝缘体材料和所述非铁电绝缘材料。
31.根据权利要求1所述的方法，其中所述复合堆叠形成为包括横向地彼此并排的所述多种含金属氧化物的绝缘体材料和所述非铁电绝缘材料。
32.根据权利要求1所述的方法，其包括将所述复合堆叠和所述导电材料形成为场效应晶体管的铁电场效应晶体管栅极结构。
33.根据权利要求32所述的方法，其中所述场效应晶体管形成为垂直地延伸。
34.根据权利要求33所述的方法，其中所述场效应晶体管形成为竖直的或在竖直方向的10°以内。
35.根据权利要求1所述的方法，其中所述复合堆叠形成在导体材料上，并且所述方法进一步包括：
将所述导电材料、所述复合堆叠和所述导体材料形成为铁电电容器结构。
36.根据权利要求35所述的方法，其中在操作中所述铁电电容器结构具有水平定向或在水平方向的10°以内的电场。
37.一种包括导电材料和铁电材料的电子装置，其包括：
接近铁电复合堆叠的导电组件，所述铁电复合堆叠包括多种含铁电金属氧化物的绝缘体材料，所述多种含铁电金属氧化物的绝缘体材料中的至少一种在非铁电绝缘材料之间并且直接抵靠非铁电绝缘材料。
38.一种铁电电容器，其包括：
两个导电电容器电极，其间具有铁电复合堆叠，所述铁电复合堆叠包括多种含铁电金属氧化物的绝缘体材料，所述多种含铁电金属氧化物的绝缘体材料中的至少一种在非铁电绝缘材料之间并且直接抵靠非铁电绝缘材料。
39.一种铁电场效应晶体管，其包括：
一对源极/漏极区，其间具有半导体沟道；以及
栅极结构，其包括：
导电栅极电极；以及
在所述栅极电极和所述沟道之间的铁电体栅极绝缘体，所述铁电体栅极绝缘体包括：
铁电复合堆叠，其包括多种含铁电金属氧化物的绝缘体材料，所述多种含铁电金属氧化物的绝缘体材料中的至少一种在非铁电绝缘材料之间并且直接抵靠非铁电绝缘材料。
CN201880056036.8A 2017-08-30 2018-07-30 铁电电容器、铁电场效应晶体管以及用于形成包括导电材料和铁电材料的电子装置的方法 Withdrawn CN111033738A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/691,541 2017-08-30
US15/691,541 US10950384B2 (en) 2017-08-30 2017-08-30 Method used in forming an electronic device comprising conductive material and ferroelectric material
PCT/US2018/044344 WO2019045927A1 (en) 2017-08-30 2018-07-30 FERROELECTRIC CAPACITOR, FIELD EFFECT FERROELECTRIC TRANSISTOR, AND METHOD USED IN FORMING ELECTRONIC DEVICE COMPRISING CONDUCTIVE MATERIAL AND FERROELECTRIC MATERIAL

Publications (1)

Publication Number Publication Date
CN111033738A true CN111033738A (zh) 2020-04-17

Family

ID=65437738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880056036.8A Withdrawn CN111033738A (zh) 2017-08-30 2018-07-30 铁电电容器、铁电场效应晶体管以及用于形成包括导电材料和铁电材料的电子装置的方法

Country Status (3)

Country Link
US (3) US10950384B2 (zh)
CN (1) CN111033738A (zh)
WO (1) WO2019045927A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023065195A1 (zh) * 2021-10-21 2023-04-27 华为技术有限公司 铁电器件、存储装置及电子设备

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018108152A1 (de) * 2017-08-31 2019-02-28 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiterbauelement und herstellungsverfahren davon
US11101362B2 (en) * 2018-07-30 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
KR20210037973A (ko) * 2019-09-30 2021-04-07 삼성전자주식회사 박막 구조체 및 이를 포함하는 전자 소자
KR20210138993A (ko) * 2020-05-13 2021-11-22 삼성전자주식회사 박막 구조체 및 이를 포함하는 반도체 소자
US11329064B2 (en) * 2020-06-16 2022-05-10 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11888019B2 (en) * 2020-12-17 2024-01-30 Micron Technology, Inc. Ferroelectric devices
US11690228B2 (en) * 2021-02-25 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Annealed seed layer to improve ferroelectric properties of memory layer
US20220278115A1 (en) * 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric Memory Device and Method of Manufacturing the Same
US20240014320A1 (en) * 2022-07-11 2024-01-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Structures for a ferroelectric field-effect transistor and related methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163436A (ja) * 1996-11-27 1998-06-19 Sanyo Electric Co Ltd 不揮発性記憶装置
US20030235720A1 (en) * 2000-08-31 2003-12-25 Athey Pat Ruzakowski Methods of obtaining photoactive coatings and/or anatase crystalline phase of titanium oxides and articles made thereby
US20090155931A1 (en) * 2007-12-18 2009-06-18 Qing Ma Ferroelectric layer with domains stabilized by strain
US20170162587A1 (en) * 2015-12-03 2017-06-08 Micron Technology, Inc. Ferroelectric Capacitor, Ferroelectric Field Effect Transistor, And Method Used In Forming An Electronic Component Comprising Conductive Material And Ferroelectric Material

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297539B1 (en) * 1999-07-19 2001-10-02 Sharp Laboratories Of America, Inc. Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same
KR20050010650A (ko) 2003-07-22 2005-01-28 주식회사 하이닉스반도체 강유전체 캐패시터의 제조 방법
DE102004042174A1 (de) 2004-08-31 2006-03-02 Infineon Technologies Ag Ferroelektrische Speicheranordnung
US7709359B2 (en) 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US9147689B1 (en) 2014-04-16 2015-09-29 Micron Technology, Inc. Methods of forming ferroelectric capacitors
KR20180097377A (ko) * 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
US10038092B1 (en) * 2017-05-24 2018-07-31 Sandisk Technologies Llc Three-level ferroelectric memory cell using band alignment engineering

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163436A (ja) * 1996-11-27 1998-06-19 Sanyo Electric Co Ltd 不揮発性記憶装置
US20030235720A1 (en) * 2000-08-31 2003-12-25 Athey Pat Ruzakowski Methods of obtaining photoactive coatings and/or anatase crystalline phase of titanium oxides and articles made thereby
US20090155931A1 (en) * 2007-12-18 2009-06-18 Qing Ma Ferroelectric layer with domains stabilized by strain
US20170162587A1 (en) * 2015-12-03 2017-06-08 Micron Technology, Inc. Ferroelectric Capacitor, Ferroelectric Field Effect Transistor, And Method Used In Forming An Electronic Component Comprising Conductive Material And Ferroelectric Material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023065195A1 (zh) * 2021-10-21 2023-04-27 华为技术有限公司 铁电器件、存储装置及电子设备

Also Published As

Publication number Publication date
US20190066917A1 (en) 2019-02-28
US20230015304A1 (en) 2023-01-19
US11469043B2 (en) 2022-10-11
WO2019045927A1 (en) 2019-03-07
US10950384B2 (en) 2021-03-16
US20210175013A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
US11856790B2 (en) Ferroelectric capacitors
US20200227423A1 (en) Ferroelectric Devices and Methods of Forming Ferroelectric Devices
US11469043B2 (en) Electronic device comprising conductive material and ferroelectric material
US10026836B2 (en) Recessed transistors containing ferroelectric material
US11935574B2 (en) Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
KR102433698B1 (ko) 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터의 적어도 하나의 전도성 커패시터 전극의 적어도 일 부분을 형성하는데 사용되는 방법 및 커패시터를 형성하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200417

WW01 Invention patent application withdrawn after publication