KR20180097377A - 강유전성 메모리 장치 및 그 제조 방법 - Google Patents

강유전성 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20180097377A
KR20180097377A KR1020170024300A KR20170024300A KR20180097377A KR 20180097377 A KR20180097377 A KR 20180097377A KR 1020170024300 A KR1020170024300 A KR 1020170024300A KR 20170024300 A KR20170024300 A KR 20170024300A KR 20180097377 A KR20180097377 A KR 20180097377A
Authority
KR
South Korea
Prior art keywords
layer
memory device
ferroelectric memory
superlattice structure
oxide layer
Prior art date
Application number
KR1020170024300A
Other languages
English (en)
Inventor
유향근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170024300A priority Critical patent/KR20180097377A/ko
Priority to US15/820,376 priority patent/US10475813B2/en
Priority to CN201711296456.7A priority patent/CN108511517B/zh
Publication of KR20180097377A publication Critical patent/KR20180097377A/ko

Links

Images

Classifications

    • H01L45/12—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H01L45/1253—
    • H01L45/145—
    • H01L45/16—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator

Abstract

일 실시 예에 있어서, 강유전성 메모리 장치는 소스 영역 및 드레인 영역을 구비하는 기판을 포함한다. 상기 강유전성 메모리 장치는 상기 기판 상에 배치되고, 번갈아 적층되는 적어도 2종류 이상의 서로 다른 유전층을 구비하는 강유전성 초격자 구조물을 포함한다. 또한, 상기 강유전성 메모리 장치는 상기 초격자 구조물 상에 배치되는 게이트 전극층을 포함한다.

Description

강유전성 메모리 장치 및 그 제조 방법{Ferroelectric Memory Device and Method of Manufacturing the same}
본 개시(disclosure)는 대체로(generally) 강유전성 메모리 장치 및 그 제조 방법에 관한 것이다.
일반적으로, 강유전성 물질은 외부 전계가 인가되지 않은 상태에서, 자발적인 전기적 분극을 가지는 물질을 의미한다. 구체적으로, 강유전성 물질은 두 개의 안정된 잔류 분극 상태 중 어느 하나를 유지할 수 있다. 이러한 특징은 "0" 및 "1"의 정보를 비휘발적으로 저장하는데 이용될 수 있다.
한편, 상기 잔류 분극은 외부 전계의 인가에 의해 스위칭 가능하기 때문에, 상기 강유전성 물질을 비휘발성 메모리 장치에 적용하려는 연구가 활발하게 진행되고 있다. 종래의 경우, 비휘발성 메모리 장치에 적용을 위한 강유전성 물질로서, PZT 또는 SBT와 같은 페로브스카이트(perovskite) 물질이 연구되어 왔다.
상기 강유전성 물질이 비휘발성 메모리 장치에 실효성 있게 적용되기 위해서는, 강유전성 물질층 제조 공정이 종래의 반도체 집적 제조 공정에 용이하게 호환가능할 것, 및 메모리 셀의 크기 감소에 대응하여 강유전성 물질층의 두께를 감소시킬 때, 상기 강유전성 물질층이 강유전 특성을 유지할 것 등의 요건이 요청되고 있다.
본 개시의 일 실시 예는, 종래의 반도체 집적 제조 공정과 용이하게 호환되고 강유전성을 가지는 강유전성 물질층을 제공한다.
본 개시의 일 실시 예는 상술한 강유전성 물질층을 구비하는 강유전성 메모리 장치를 제공한다.
본 개시의 일 측면에 따르는 강유전성 메모리 장치는 소스 영역 및 드레인 영역을 구비하는 기판을 포함한다. 상기 강유전성 메모리 장치는 상기 기판 상에 배치되고, 번갈아 적층되는 적어도 2종류 이상의 서로 다른 유전층을 구비하는 강유전성 초격자 구조물을 포함한다. 또한, 상기 강유전성 메모리 장치는 상기 초격자 구조물 상에 배치되는 게이트 전극층을 포함한다.
본 개시의 다른 측면에 따르는 강유전성 메모리 장치의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 기판을 제공한다. 상기 기판 상에 적어도 2종류 이상의 서로 다른 유전층을 번갈아 적층하여 초격자 구조물을 형성한다. 상기 초격자 구조물 상에 게이트 전극층을 형성한다.
상술한 본 개시의 실시 예에 따르면, 기판 상에서 번갈아 적층되는 적어도 2종류 이상의 서로 다른 유전층을 구비하는 초격자 구조물을 제공할 수 있다.
상기 초격자 구조물의 형성과정에서 상기 서로 다른 유전층의 계면에 형성되는 응력(stress)은, 상기 초격자 구조물을 강유전성을 가지는 구조로 변환할 수 있다. 본 개시의 실시 예에 따르면, 상기 계면 영역을 효과적으로 증가시킴으로써, 구조적으로 안정적인 강유전성 물질층을 제공할 수 있다.
상기 초격자 구조물의 유전층은 일 예로서, 하프늄산화물과 지르코늄산화물을 포함할 수 있다. 상기 하프늄산화물과 지르코늄산화물은 종래의 페로브스카이트 물질과 대비하여, 종래의 반도체 제조 공정과 용이하게 호환될 수 있는 장점이 있다.
도 1은 본 개시의 제1 실시 예에 따르는 강유전성 메모리 장치를 개략적으로 나타내는 단면도이다.
도 2는 본 개시의 제2 실시 예에 따르는 강유전성 메모리 장치를 개략적으로 나타내는 단면도이다.
도 3은 본 개시의 제3 실시 예에 따르는 강유전성 메모리 장치를 개략적으로 나타내는 단면도이다.
도 4는 본 개시의 제4 실시 예에 따르는 강유전성 메모리 장치를 개략적으로 나타내는 단면도이다.
도 5는 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치의 제조 방법을 개략적으로 나타내는 순서도이다.
도 6 내지 도 10은 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치의 제조 방법을 개략적으로 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
본 개시의 실시 예는, 강유전성 초격자 구조물을 구비하는 강유전성 메모리 장치를 개시한다. 최근에 상유전성 (paraelectric) 물질로부터 강유전성(ferroelectric)을 확보하는 기술에 대한 연구 결과가 보고 되고 있다. 일 예로서, 박막 제조 과정에서, 비등방성 응력(anisotropic stress)이 박막에 인가될 때, 정방(tetragonal) 결정계로부터 사방(orthorhombic) 결정계로 격자 구조가 변환됨으로써, 강유전성을 가지는 하프늄산화물층이 형성된다는 연구결과가 보고되고 있다. 이러한 비등방성 응력은, 상기 하프늄산화물층에 대한 도펀트 도핑, 표면 에너지 효과, 박막 성장 메커니즘 등에 의해 발생된다고 보고되고 있다. 한편, J. Muller 등의 Nanoletter 12, 4318 (2012)는, HfxZryO2 (0<x, y<1) 고용체 내에 존재하는 하프늄산화물(HfO2)과 지르코늄산화물(ZrO2)을 구성하는 하프늄(Hf) 및 지르코늄(Zr)의 함량비를 조절할 경우, 상기 HfxZryO2 고용체가 강유전성을 가지는 사방 결정계의 구조를 가질 수 있다고 보고하고 있다.
본 개시의 실시 예에서는, 기판 상에서, 적어도 2종류 이상의 서로 다른 유전층을 번갈아 적층한 초격자 구조물을 제공한다. 본 개시의 실시 예에서는, 상기 초격자 구조물의 상기 유전층의 적층 개수를 제어함으로써, 상기 서로 다른 유전층 사이의 계면 영역이 증가하도록 효과적으로 제어할 수 있다. 이에 따라, 계면 영역에서 기인하는 비등방성 응력에 의해, 상기 초격자 구조물이 강유전성을 가지도록 제어할 수 있다.
도 1은 본 개시의 제1 실시 예에 따르는 강유전성 메모리 장치를 개략적으로 나타내는 단면도이다. 도 1을 참조하면, 강유전성 메모리 장치(1)는 소스 영역(102) 및 드레인 영역(103)을 구비하는 기판(101)을 구비한다. 또한, 강유전성 메모리 장치(1)는 기판(101) 상에 배치되는 강유전성 초격자 구조물(10) 및 게이트 전극층(155)을 포함할 수 있다. 본 실시예의 강유전성 메모리 장치(1)는 트랜지스터 형태를 가지는 비휘발성 메모리 장치일 수 있다.
도 1을 참조하면, 기판(101)은 일 예로서, 반도체 물질을 포함할 수 있다. 기판(101)은 일 예로서, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 인듐인(InP, indium phosphide) 기판, 게르마늄(Ge) 기판, 또는 실리콘 게르마늄(SiGe) 기판일 수 있다. 기판(101)은 n형 또는 p형으로 도핑되어 전도성을 가질 수 있다.
소스 영역(102) 및 드레인 영역(103)은 기판(101) 내에서 n형 또는 p형으로 도핑된 영역일 수 있다. 기판(101)이 도핑된 경우, 기판(101)의 도핑 타입과 반대의 도핑 타입으로 도핑될 수 있다.
기판(101)과 초격자 구조물(10) 사이에는 계면 절연층(115)이 배치될 수 있다. 계면 절연층(115)은 기판(101)과 초격자 구조물(10) 사이의 격자 상수 차이를 보상하여 계면 응력을 해소하는 역할을 수행할 수 있다. 또한, 계면 절연층(115)은 기판(101)과 초격자 구조물(10) 사이에서 물질 확산을 억제하는 역할을 수행할 수 있다. 계면 절연층(115)은 일 예로서, 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다. 계면 절연층(115)은 비정질 상태를 가질 수 있다.
초격자 구조물(10)은 번갈아 적층되는 적어도 2종류 이상의 서로 다른 유전층을 포함한다. 일 실시 예로서, 초격자 구조물(10)은 상기 유전층으로서, 하프늄산화물층(125a, 125b, 125c) 및 지르코늄산화물층(135a, 135b, 135c)을 포함할 수 있다.
일 실시 예에 있어서, 하프늄산화물층(125a, 125b, 125c) 및 지르코늄산화물층(135a, 135b, 135c)은 비도핑 상태일 수 있다. 다른 실시 예에 있어서, 하프늄산화물층(125a, 125b, 125c) 및 지르코늄산화물층(135a, 135b, 135c)은, 도펀트로서, 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd) 또는 이들의 둘 이상의 조합을 포함할 수 있다.
일 실시 예에 있어서, 초격자 구조물(10)은 복수의 단위 적층체(10a, 10b, 10c)를 포함할 수 있다. 단위 적층체(10a)는 한 층의 하프늄산화물층(125a) 및 한 층의 지르코늄산화물층(135a)을 구비할 수 있다. 마찬가지로, 단위 적층체(10b)는 한 층의 하프늄산화물층(125b) 및 한 층의 지르코늄산화물층(135b)을 구비하며, 단위 적층체(10c)는 한 층의 하프늄산화물층(125c) 및 한 층의 지르코늄산화물층(135c)을 구비할 수 있다. 도 1의 초격자 구조물(10)은 계면 절연층(115) 상에 적층된 3개의 단위 적층체(10a, 10b, 10c)를 구비할 수 있다. 하지만, 몇몇 다른 실시 예들에서, 단위 적층체의 개수는 3개로 특정되지 않을 수 있으며, 단위 적층체는 다양한 복수의 개수로 적층될 수 있다.
일 실시 예에 있어서, 상기 단위 적층체를 구성하는 한 층의 하프늄산화물층(125a, 125b, 125c) 및 한 층의 지르코늄산화물층(135a, 135b, 135c)은 각각 약 5Å의 두께를 가지는 단일층(monolayer)으로 이루어질 수 있다. 다른 실시 예에 있어서, 상기 단위 적층체를 구성하는 한 층의 하프늄산화물층(125a, 125b, 125c) 및 한 층의 지르코늄산화물층(135a, 135b, 135c)은 각각 복수의 단일층(monolayer)으로 이루어질 수 있다.
일 실시 예에 있어서, 초격자 구조물(10)은 약 5 내지 20 nm의 전체 두께를 가질 수 있다. 이에 따라, 상기 전체 두께 범위 내에서, 초격자 구조물(10)를 구성하는 단위 적층체의 개수가 결정될 수 있다. 또는, 상기 전체 두께 범위 내에서, 상기 단위 적층체를 구성하는 하프늄산화물층(125a, 125b, 125c) 및 지르코늄산화물층(135a, 135b, 135c)의 두께가 각각 결정될 수 있다.
일 실시 예에 있어서, 하프늄산화물층(125a, 125b, 125c) 및 지르코늄산화물층(135a, 135b, 135c)은 실질적으로 동일한 두께를 가질 수 있다. 이때, 초격자 구조물(10) 내의 하프늄산화물의 함량과 지르코늄산화물의 함량이 실질적으로 동일할 수 있다.
도 1을 다시 참조하면, 기판(101) 상부에 적층된 초격자 구조물(10)의 최상층은 지르코늄산화물층(135c)일 수 있다. 초격자 구조물(10)의 최하층은 하프늄산화물층(125a)이며, 계면 절연층(115)과 계면을 이룰 수 있다.
도 1을 다시 참조하면, 초격자 구조물(10)과 게이트 전극층(155) 사이에 탈분극 억제층(145)이 배치될 수 있다. 일반적으로, 서로 이종 물질인 강유전체와 전도체가 직접 계면을 형성하는 경우, 상기 이종 물질의 계면 영역에서 강유전체의 강유전성이 저하되는 탈분극 현상이 발생할 수 있다. 상기 탈분극 현상은, 상기 강유전체의 잔류 분극에 대한 스위칭 동작이 반복될 때, 상기 강유전체의 피로(fatigue) 특성을 저하시킬 수 있다. 본 실시 예에서는, 초격자 구조물(10)과 게이트 전극층(155) 사이에 탈분극 억제층(145)을 배치함으로써, 강유전성 초격자 구조물(10)의 유전 특성의 저하를 방지할 수 있다.
탈분극 억제층(145)은 전기적 절연체를 포함할 수 있다. 일 예로서, 탈분극 억제층(145)은 지르코늄산화물층을 포함할 수 있다. 다른 예로서, 탈분극 억제층(145)은 알루미늄산화물층을 포함할 수 있다.
탈분극 억제층(145) 상에는 게이트 전극층(155)이 배치될 수 있다. 게이트 전극층(155)은 일 예로서, 금속, 전도성 금속질화물, 전도성 금속산화물, 또는 전도성 금속탄화물을 포함할 수 있다. 일 예로서, 게이트 전극층(155)은, 텅스텐(W), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 루테늄(Ru), 텅스텐 질화물, 티타늄질화물, 탄탈륨질화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드, 루테늄산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다.
상술한 강유전성 메모리 장치는, 게이트 전극층(155)에 인가되는 전압의 극성에 따라, 계면 절연층(115) 하부의 기판(101)에 형성되는 채널 영역에 서로 다른 극성을 가지는 분극을 비휘발적으로 형성할 수 있다. 상기 분극의 극성에 따라 채널 영역을 통해 전도하는 캐리어의 밀도가 차별됨으로써, 상기 강유전성 메모리 장치를 통해 전기적 정보가 비휘발적으로 저장될 수 있다.
몇몇 다른 실시 예에 있어서, 초격자 구조물(10)은 다양한 유전층의 조합을 포함할 수 있다. 상기 유전층은, 외부에서 인가되는 응력에 의해, 단위 격자 내의 원자들이 서로 비대칭 위치로 이동할 수 있는 결정 구조를 가지는 물질 중에서 선택될 수 있다. 상기 선택되는 물질은 일 예로서, 강유전성을 나타내는 사방(orthorhombic) 결정계로 변환되기 쉬운, 정방(tetragonal) 결정계, 단사(monoclinic) 결정계, 또는 입방(cubic) 결정계를 가질 수 있다. 또한, 상기 번갈아 적층되는 한 쌍의 유전층은 서로 유사한 원자 크기를 가지는 금속 산화물 중에서 선택될 수 있다.
상술한 바와 같이, 본 개시의 실시 예에서는, 기판 상에서, 하프늄산화물층 및 지르코늄산화물층과 같은 서로 다른 유전층이 번갈아 적층된 초격자 구조물을 제공할 수 있다. 본 실시 예에서는 상기 서로 다른 유전층을 각각 단일층(monolayer) 수준으로 두께를 감소시킴으로써, 상기 유전층들 사이의 계면 영역을 효과적으로 증가시킬 수 있다. 이에 따라, 상기 초격자 구조물을 구성하는 서로 다른 유전층의 계면 영역에서 발생하는 비등방성 응력에 의해, 상기 초격자 구조물이 강유전성을 가지도록 제어할 수 있다.
도 2는 본 개시의 제2 실시 예에 따르는 강유전성 메모리 장치를 개략적으로 나타내는 단면도이다. 도 2를 참조하면, 강유전성 메모리 장치(2)는 초격자 구조물(10)과 게이트 전극층(155) 사이에 탈분극 억제층(145)이 생략된 것을 제외하고는, 도 1과 관련하여 상술한 제1 실시 예의 강유전성 메모리 장치(1)와 그 구성이 실질적으로 동일하다.
본 실시 예에서는, 초격자 구조물(10)의 최상층으로, 지르코늄산화물층(135c)을 배치할 수 있다. 지르코늄산화물층(135c)은 게이트 전극층(155)과 직접 접촉하고, 지르코늄산화물층(135c)이 초격자 구조물(10)에 대한 탈분극 억제층의 기능을 수행할 수 있다.
일 실시 예에 있어서, 최상부 단위 적층체(30c)의 지르코늄산화물층(135c)의 두께는, 다른 단위 적층체(30a, 30b)의 지르코늄산화물층(135a, 135b)의 두께보다 두꺼울 수 있다.
본 실시 예에서는. 하프늄산화물층과 대비하여 전기적 절연성이 우수한 지르코늄산화물층(135c)을 탈분극 억제층으로 적용함으로써, 별도의 탈분극 억제층의 도입 없이, 게이트 전극층(155)과 초격자 구조물(10) 사이의 계면에서 발생하는 탈분극 현상을 효과적으로 억제할 수 있다.
도 3은 본 개시의 제3 실시 예에 따르는 강유전성 메모리 장치를 개략적으로 나타내는 단면도이다. 도 3을 참조하면, 강유전성 메모리 장치(3)는 초격자 구조물(20) 내 유전층의 적층 순서를 제외하고는, 도 1과 관련하여 상술한 제1 실시 예의 강유전성 메모리 장치(1)와 그 구성이 실질적으로 동일하다.
초격자 구조물(20)은 3개의 단위 적층체(20a, 20b, 20c)를 포함한다. 단위 적층체(20a, 20b, 20c)에서는, 지르코늄산화물층(135a, 135b, 136c)가 하부에 위치하고, 하프늄산화물(125a, 125b, 125c)이 상부에 각각 적층될 수 있다.
이에 따라, 지르코늄산화물층(135a)이 초격자 구조물(20)의 최하층에 위치하여 계면 절연층(115)과 계면을 이룰 수 있으며, 하프늄산화물층(125c)가 초격자 구조물(20)의 최상층에 위치할 수 있다.
본 실시 예에서는, 화학적으로 상대적으로 불안정한 하프늄산화물층(125c)이 게이트 전극층(155)과 직접 계면을 형성하는 것을 방지하기 위해, 탈분극 억제층(145)을 배치한다. 탈분극 억제층(145)은 전기적 절연체를 포함할 수 있다. 일 예로서, 탈분극 억제층(145)은 지르코늄산화물층을 적용할 수 있다. 다른 예로서, 탈분극 억제층(145)은 알루미늄산화물을 적용할 수 있다.
도 4는 본 개시의 제4 실시 예에 따르는 강유전성 메모리 장치를 개략적으로 나타내는 단면도이다. 도 4을 참조하면, 강유전성 메모리 장치(4)는 초격자 구조물(30) 내 유전층의 적층 순서를 제외하고는, 도 2과 관련하여 상술한 제2 실시 예의 강유전성 메모리 장치(2)와 그 구성이 실질적으로 동일하다.
초격자 구조물(30)은 3개의 단위 적층체(30a, 30b, 30c) 및 지르코늄산화물층(135d)를 포함한다. 단위 적층체(30a, 30b, 30c)에서는, 지르코늄산화물층(135a, 135b, 136c)가 하부에 위치하고, 하프늄산화물(125a, 125b, 125c)이 상부에 각각 적층될 수 있다.
이에 따라, 지르코늄산화물층(135a)이 초격자 구조물(20)의 최하층에 위치하여 계면 절연층(115)과 계면을 이룰 수 있으며, 지르코늄산화물층(135d)가 초격자 구조물(20)의 최상층에 위치할 수 있다.
본 실시 예에서는, 초격자 구조물(30)이 3개의 단위 적층체(30a, 30b, 30c)로 이루어지는 경우, 하프늄산화물층(125c)가 초격자 구조물(30)의 최상층이 될 수 있다. 만약, 하프늄산화물층(125c)가 게이트 전극층(155)과 직접 계면을 이루게 될 경우, 하프늄산화물층(125c)에 대한 탈분극 현상이 발생할 수 있다.
본 실시 예에서는, 전기적 절연성 및 게이트 전극층(155)과의 계면 안정성이 상대적으로 우수한 지르코늄산화물층(135d)을 초격자 구조물(30)의 최상층에 추가 형성하여, 지르코늄산화물층(135d)이 게이트 전극층(155)과 직접 계면을 형성하도록 할 수 있다. 이로써, 별도의 탈분극 억제층의 도입 없이, 게이트 전극층(155)과 초격자 구조물(10) 사이의 계면에서 발생하는 탈분극 현상을 효과적으로 억제할 수 있다.
도 5는 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치의 제조 방법을 개략적으로 나타내는 순서도이다. 도 6 내지 도 10은 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치의 제조 방법을 개략적으로 나타내는 단면도이다. 한편, 도 6 내지 도 10은 설명의 편의상 도 1과 관련하여 상술한 실시예의 강유전성 메모리 장치의 제조 방법에 대응할 수 있다.
도 5의 S110 단계 및 도 6을 참조하면, 기판(100)을 제공한다. 기판(100)은 일 예로서, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 인듐인(InP, indium phosphide) 기판, 게르마늄(Ge) 기판, 또는 실리콘 게르마늄(SiGe) 기판일 수 있다. 기판(101)은 n형 또는 p형으로 도핑되어 전도성을 가질 수 있다.
도시되지는 않았지만, 기판(100) 내에는 소스 영역 및 드레인 영역이 형성될 수 있다. 상기 소스 영역 및 드레인 영역은 기판(100)의 도핑 타입과 반대의 도핑 타입으로 도핑될 수 있다. 상기 소스 영역 및 드레인 영역은 일 예로서, 공지의 이온 주입법에 의해 웰(Well)의 형태로 기판(100) 상부 영역에 형성될 수 있다.
도 6을 다시 참조하면, 기판(100) 상에 계면 절연층(110)을 형성한다. 계면 절연층(110)은 후술하는 초격자 구조물(40)과 기판(100) 사이의 격자 상수 차이를 보상하여 계면 응력을 해소하는 역할을 수행할 수 있다. 또한, 계면 절연층(110)은 기판(100)과 초격자 구조물(40) 사이에서 물질 확산을 억제하는 확산 방지막의 역할을 수행할 수 있다.
계면 절연층(110)은 일 예로서, 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다. 계면 절연층(110)은 일 예로서, 화학기상증착법, 원자층 증착법, 코팅법 등을 적용하여 형성할 수 있다.
도 5의 S120 단계 및 도 7 내지 도 9을 참조하면, 기판(100) 상에 적어도 2종류 이상의 서로 다른 유전층을 번갈아 적층하여 초격자 구조물(40)을 형성한다.
구체적으로, 도 7을 참조하면, 제1 하프늄산화물층(120a) 및 제1 지르코늄산화물층(130a)을 순차적으로 형성한다. 제1 하프늄산화물층(120a) 및 제1 지르코늄산화물층(130a)은 제1 단위 적층체(40a)를 구성할 수 있다.
제1 하프늄산화물층(120a) 및 제1 지르코늄산화물층(130a)는 일 예로서, 원자층 증착법, 화학기상증착법, 분자빔증착법, 또는 증발법 등을 적용하여 형성할 수 있다.
일 실시 예로서, 원자층 증착법을 적용하는 경우, 제1 하프늄산화물층(120a)을 약 5Å 두께의 단일층(monolayer)으로 형성하고, 이어서, 제1 지르코늄산화물층(130a)을 약 5Å 두께의 단일층(monolayer)으로 형성한다.
다른 실시 예로서, 원자층 증착법을 적용하는 경우, 제1 하프늄산화물층(120a)을 복수의 상기 단일층(monolayer)으로 적층하여 형성하고, 이어서, 제1 지르코늄산화물층(130a)을 복수의 상기 단일층(monolayer)으로 적층하여 형성한다. 이때, 제1 하프늄산화물층(120a)의 두께와 제1 지르코늄산화물층(130a)의 두께가 실질적으로 동일하도록 제어할 수 있다.
제1 하프늄산화물층(120a) 및 제1 지르코늄산화물층(130a)의 형성 공정은 일 예로서, 약 150℃ 내지 350℃의 기판 온도에서 진행될 수 있다. 제1 하프늄산화물층(120a) 및 제1 지르코늄산화물층(130a)은 비정질, 부분적인 결정질, 또는 완전 결정질로 형성될 수 있다.
도 8을 참조하면, 제1 단위 적층체(40a) 상에 제2 및 제3 단위 적층체(40b, 40c)를 적층한다. 제2 및 제3 단위 적층체(40b, 40c)는 각각 제2 하프늄산화물층(120b) 및 제2 지르코늄산화물층(130b), 제3 하프늄산화물층(120c) 및 제1 지르코늄산화물층(130c)를 포함한다.
제2 및 제3 단위 적층체(40b, 40c)의 형성 방법은 제1 단위 적층체(40a)의 형성 방법과 실질적으로 동일하다. 이로써, 제1 내지 제3 단위 적층체(40a, 40b, 40c)를 구비하는 초격자 구조물(40)을 형성할 수 있다. 초격자 구조물(40)은 일 예로서, 약 5 내지 20 nm의 전체 두께를 가질 수 있다.
도 9를 참조하면, 초격자 구조물(40) 상에 탈분극 억제층(140)을 추가적으로 형성할 수 있다. 탈분극 억제층(140)은 일 예로서, 지르코늄산화물층, 또는 알루미늄산화물층을 포함할 수 있다.
탈분극 억제층(140)은 일 예로서, 화학기상증착법, 원자층 증착법, 코팅법 등에 의해, 형성될 수 있다. 일 실시 예로서, 탈분극 억제층(140)으로서 지르코늄산화물층을 적용하는 경우, 상기 지르코늄산화물층의 형성 공정은, 초격자 구조물(40)의 형성 과정에서, 인-시츄(in-situ)로 함께 진행될 수 있다. 다른 실시 예로서, 탈분극 억제층(140)의 형성 공정은, 초격자 구조물(40)을 형성한 후에, 익스-시츄(ex-situ)로 진행될 수 있다.
도 5의 S130 및 도 10을 참조하면, 탈분극 억제층(140) 상에 게이트 전극층(150)을 형성한다. 게이트 전극층(150)은 일 예로서, 텅스텐(W), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 텅스텐 질화물, 티타늄질화물, 탄탈륨질화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드 또는 이들의 둘 이상의 조합을 포함할 수 있다. 게이트 전극층(150)은 일 예로서, 스퍼터링, 화학기상증착법, 증발법, 또는 원자층 증착법에 의해 형성될 수 있다.
도시되지는 않았지만, 초격자 구조물(40)을 구성하는 하프늄산화물층(120a, 120b, 120c) 및 지르코늄산화물층(130a, 130b, 130c) 중 적어도 하나가 비정질 상태로 형성된 경우, 하프늄산화물층(120a, 120b, 120c) 및 지르코늄산화물층(130a, 130b, 130c)에 대해 결정화 열처리를 추가적으로 진행할 수 있다. 상기 결정화 열처리는 약 400 내지 600℃의 공정 온도에서 진행될 수 있다.
일 실시 예에 있어서, 상기 결정화 열처리는 게이트 전극층(150)이 형성된 후에 진행될 수 있다. 다른 실시 예에 있어서, 상기 결정화 열처리는 게이트 전극층(150)을 형성하는 과정에서 진행될 수 있다. 게이트 전극층(150)을 형성하는 공정이, 약 400 내지 600℃의 공정 온도에서 진행될 경우, 게이트 전극층(150)을 형성하는 과정에서, 하프늄산화물층(120a, 120b, 120c) 및 지르코늄산화물층(130a, 130b, 130c)이 결정화될 수 있다. 이 경우, 별도의 결정화 열처리는 생략될 수 있다.
도시되지는 않았지만, 후속하여, 게이트 전극층(150) 및 초격자 구조물(40)을 기판(100) 상에서 패터닝하여, 게이트 구조물을 형성할 수 있다. 결과적으로 상기 게이트 구조물, 상기 게이트 구조물 하부의 기판(100)에 형성되는 채널 영역, 및 상기 게이트 구조물의 양단에 배치되는 소스 영역 및 드레인 영역을 구비하는 강유전성 메모리 장치를 제조할 수 있다.
몇몇 다른 실시 예에 있어서, 도 9와 관련하여 상술한 탈분극 억제층(140)의 형성 공정이 생략될 수 있다. 이에 따라, 초격자 구조물(40)의 최상층인 지르코늄산화물층(130c)가 탈분극 억제층(140)의 기능을 수행할 수 있다. 이때, 제3 단위 적층체(40c)의 지르코늄산화물층(130c)의 두께는 제1 및 제2 단위 적층체(40a, 40b)의 지르코늄산화물층(130a, 130b)의 두께보다 두꺼울 수 있다. 그 결과, 도 2와 관련하여 상술한 제2 실시 예의 강유전성 메모리 장치(2)를 제조할 수 있다.
몇몇 다른 실시 예에 있어서, 도 7 및 도 8과 관련하여 상술한 단위 적층체(40a, 40b, 40c)의 형성 방법에 있어서, 하프늄산화물층(120a, 120b, 120c) 및 지르코늄산화물층(130a, 130b, 130c)의 적층 순서는 서로 교환될 수 있다.
즉, 단위 적층체(40a, 40b, 40c)에 있어서, 지르코늄산화물층(130a, 130b, 130c)이 하부에 배치되고, 하프늄산화물층(120a, 120b, 120c)이 상부에 배치될 수 있다. 그 결과, 도 3와 관련하여 상술한 제3 실시예의 강유전성 메모리 장치(3)를 제조할 수 있다. 또한, 이 경우, 단위 적층체(40c)의 하프늄산화물층(120c) 상에 별도의 탈분극 억제층(140)을 형성하는 대신, 단위 적층체(40c) 형성 과정에서 하프늄산화물층(120c) 상에 지르코늄산화물층을 추가로 형성할 수 있다. 그 결과, 도 4와 관련하여 상술한 제4 실시 예의 강유전성 메모리 장치(4)를 제조할 수 있다.
상술한 바와 같이, 본 개시의 실시 예에 따르면, 기판 상에서 번갈아 적층되는 적어도 2종류 이상의 서로 다른 유전층을 구비하는 초격자 구조물을 형성할 수 있다.
상기 초격자 구조물의 형성과정에서 상기 서로 다른 유전층의 계면에 형성되는 응력(stress)은, 상기 초격자 구조물을 강유전성을 가지는 구조로 변환시킬 수 있다. 본 개시의 실시 예에 따르면, 상기 계면 영역을 효과적으로 증가시킴으로써, 구조적으로 안정적인 강유전성 물질층을 제공할 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1 2 3 4 5: 강유전성 메모리 장치,
10 20 30 40: 초격자 구조물,
10a 10b 10c 20a 20b 20c 30a 30b 30c 40a 40b 40c: 단위 적층체,
100 101: 기판, 102: 소스 영역, 103: 드레인 영역,
115: 계면 절연층,
120a 120b 120c 125a 125b 125c: 하프늄산화물층,
130a 130b 130c 135a 135b 135c: 지르코늄산화물층,
140 145: 탈분극 억제층, 150 155: 게이트 전극층.

Claims (20)

  1. 소스 영역 및 드레인 영역을 구비하는 기판;
    상기 기판 상에 배치되고, 번갈아 적층되는 적어도 2종류 이상의 서로 다른 유전층을 구비하는 강유전성 초격자 구조물; 및
    상기 초격자 구조물 상에 배치되는 게이트 전극층을 포함하는
    강유전성 메모리 장치.
  2. 제1 항에 있어서,
    상기 초격자 구조물은
    하프늄산화물층 및 지르코늄산화물층을 포함하며,
    강유전성 메모리 장치.
  3. 제2 항에 있어서,
    상기 하프늄산화물층 및 상기 지르코늄산화물층은 실질적으로 동일한 두께를 가지는
    강유전성 메모리 장치.
  4. 제1 항에 있어서,
    상기 초격자 구조물은 복수의 단위 적층체를 포함하되,
    상기 단위 적층체는 한 층의 하프늄산화물층 및 한 층의 지르코늄산화물층을 구비하는
    강유전성 메모리 장치.
  5. 제4 항에 있어서,
    상기 초격자 구조물의 최상층은
    상기 지르코늄산화물층으로 구성되는
    강유전성 메모리 장치.
  6. 제4 항에 있어서,
    상기 초격자 구조물은
    5 내지 20 nm의 전체 두께를 가지는
    강유전성 메모리 장치.
  7. 제1 항에 있어서,
    상기 초격자 구조물과 상기 게이트 전극층 사이에 배치되는
    탈분극(depolarization) 억제층을 더 포함하는
    강유전성 메모리 장치.
  8. 제7 항에 있어서,
    상기 탈분극 억제층은 지르코늄산화물층 또는 알루미늄산화물층을 포함하는
    강유전성 메모리 장치.
  9. 제1 항에 있어서,
    상기 게이트 전극층은
    텅스텐(W), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 루테늄(Ru), 텅스텐 질화물, 티타늄질화물, 탄탈륨질화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드, 루테늄산화물로 이루어지는 그룹에서 선택되는 적어도 하나를 포함하는
    강유전성 메모리 장치.
  10. 제1 항에 있어서,
    상기 기판과 상기 초격자 구조물 사이에 배치되는
    계면 절연층을 더 포함하되,
    상기 계면 절연층은
    실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물로 이루어지는 그룹에서 선택되는 어느 하나를 포함하는
    강유전성 메모리 장치.
  11. 기판을 제공하는 단계;
    상기 기판 상에 적어도 2종류 이상의 서로 다른 유전층을 번갈아 적층하여 초격자 구조물을 형성하는 단계; 및
    상기 초격자 구조물 상에 게이트 전극층을 형성하는 단계를 포함하는
    강유전성 메모리 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 초격자 구조물을 형성하는 단계는
    원자층 증착법, 화학기상증착법, 분자빔증착법, 및 증발법 중 어느 하나를 적용하는
    강유전성 메모리 장치의 제조 방법.
  13. 제11 항에 있어서,
    상기 초격자 구조물을 형성하는 단계는
    150~350℃의 기판 온도에서 진행되는
    강유전성 메모리 장치의 제조 방법.
  14. 제11 항에 있어서,
    상기 초격자 구조물을 형성하는 단계는
    하프늄산화물층 및 지르코늄산화물층 중 어느 하나를 적어도 하나 이상의 단일층으로 형성하는 단계; 및
    상기 형성된 어느 하나 상에, 나머지 하나를 적어도 하나 이상의 단일층으로 형성하는 단계를 포함하되,
    상기 형성되는 하프늄산화물층의 두께와 상기 지르코늄산화물층의 두께를 실질적으로 동일하게 제어하는
    강유전성 메모리 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 초격자 구조물을 형성하는 단계는
    전체 두께를 5 내지 20 nm의 두께로 제어하는 단계를 포함하는
    강유전성 메모리 장치의 제조 방법.
  16. 제14 항에 있어서,
    상기 초격자 구조물을 형성하는 단계는
    상기 초격자 구조물의 최상층이 상기 지르코늄산화물층이 되도록 진행하는
    강유전성 메모리 장치의 제조 방법.
  17. 제11 항에 있어서,
    상기 초격자 구조물과 상기 게이트 전극층 사이에,
    탈분극 억제층을 형성하는 단계를 더 포함하되,
    상기 탈분극 억제층은 지르코늄산화물층 또는 알루미늄산화물층을 포함하는
    강유전성 메모리 장치의 제조 방법.
  18. 제11 항에 있어서,
    상기 게이트 전극층은
    텅스텐(W), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 텅스텐 질화물, 티타늄질화물, 탄탈륨질화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드 및 탄탈륨실리사이드로 이루어지는 그룹에서 선택되는 적어도 하나를 포함하는
    강유전성 메모리 장치의 제조 방법.
  19. 제11 항에 있어서,
    상기 초격자 구조물을 결정화 열처리하는 단계를 더 포함하되,
    상기 결정화 열처리는
    400 내지 600℃의 공정 온도에서 진행되는
    강유전성 메모리 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 결정화 열처리는 상기 게이트 전극층을 형성하는 과정에서 진행되는
    강유전성 메모리 장치의 제조 방법.
KR1020170024300A 2017-02-23 2017-02-23 강유전성 메모리 장치 및 그 제조 방법 KR20180097377A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170024300A KR20180097377A (ko) 2017-02-23 2017-02-23 강유전성 메모리 장치 및 그 제조 방법
US15/820,376 US10475813B2 (en) 2017-02-23 2017-11-21 Ferroelectric memory device and method of manufacturing the same
CN201711296456.7A CN108511517B (zh) 2017-02-23 2017-12-08 铁电存储器件和制造其的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170024300A KR20180097377A (ko) 2017-02-23 2017-02-23 강유전성 메모리 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20180097377A true KR20180097377A (ko) 2018-08-31

Family

ID=63167979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170024300A KR20180097377A (ko) 2017-02-23 2017-02-23 강유전성 메모리 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10475813B2 (ko)
KR (1) KR20180097377A (ko)
CN (1) CN108511517B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950384B2 (en) * 2017-08-30 2021-03-16 Micron Technology, Inc. Method used in forming an electronic device comprising conductive material and ferroelectric material
US20190245056A1 (en) * 2018-02-02 2019-08-08 International Business Machines Corporation Ferroelectric devices free of extended grain boundaries
US11101362B2 (en) * 2018-07-30 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
US20200098926A1 (en) * 2018-09-26 2020-03-26 Intel Corporation Transistors with ferroelectric gates
US11349008B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile
KR20200071852A (ko) 2018-12-04 2020-06-22 삼성전자주식회사 강유전층을 포함하는 전자 소자
US20210384197A1 (en) * 2019-06-14 2021-12-09 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same
JP7292140B2 (ja) * 2019-07-25 2023-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11895855B2 (en) * 2019-08-29 2024-02-06 Samsung Electronics Co., Ltd. Light-emitting device
KR20210033346A (ko) * 2019-09-18 2021-03-26 삼성전자주식회사 전자 소자 및 그 제조방법
KR20210036714A (ko) * 2019-09-26 2021-04-05 삼성전자주식회사 강유전 박막 구조체 및 그 제조방법과, 강유전 박막 구조체를 포함하는 전자 소자
US11532355B2 (en) * 2019-09-26 2022-12-20 The Regents Of The University Of California Non-volatile multi-level cell memory using a ferroelectric superlattice and related systems
US11139315B2 (en) * 2019-10-31 2021-10-05 Qualcomm Incorporated Ferroelectric transistor
KR20210111625A (ko) * 2020-03-03 2021-09-13 삼성전자주식회사 강유전 박막 구조체 및 이를 포함하는 전자 소자
KR20210140858A (ko) * 2020-05-14 2021-11-23 삼성전자주식회사 반도체 장치
US11450370B2 (en) 2020-06-19 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric field-effect transistor (FeFET) memory
US11749718B2 (en) * 2021-03-05 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
WO2022225698A2 (en) * 2021-04-05 2022-10-27 The Regents Of The University Of California Superlattice, ferroic order thin films for use as high/negative-k dielectric
CN113571583A (zh) * 2021-06-16 2021-10-29 西安电子科技大学 基于HfO2-ZrO2超晶格铁电栅介质的晶体管及其制备方法
US11791383B2 (en) * 2021-07-28 2023-10-17 Infineon Technologies Ag Semiconductor device having a ferroelectric gate stack
CN113725289A (zh) * 2021-08-09 2021-11-30 西安电子科技大学 一种超晶格结构薄膜及其应用
KR20230045291A (ko) * 2021-09-28 2023-04-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN114023876B (zh) * 2021-10-29 2023-08-25 华中科技大学 一种基于HfO2/ZrO2或HfO2/Al2O3超晶格铁电忆阻器及其制备
CN114284361B (zh) * 2021-12-29 2023-03-24 湘潭大学 半导体存储器、铁电场效应晶体管和铁电薄膜电容器
US20230292526A1 (en) * 2022-03-11 2023-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Memory Device Structure and Manufacturing Method Thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030152813A1 (en) * 1992-10-23 2003-08-14 Symetrix Corporation Lanthanide series layered superlattice materials for integrated circuit appalications
US5789071A (en) * 1992-11-09 1998-08-04 Northwestern University Multilayer oxide coatings
WO2003081667A1 (en) * 2002-03-26 2003-10-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and production method therefor
TWI255467B (en) * 2004-06-25 2006-05-21 Univ Tsinghua Linear ferroelectric element with lead zirconate and barium zirconate supper lattice structure
KR100644405B1 (ko) * 2005-03-31 2006-11-10 삼성전자주식회사 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법
US7393736B2 (en) * 2005-08-29 2008-07-01 Micron Technology, Inc. Atomic layer deposition of Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
TWI316294B (en) * 2005-12-22 2009-10-21 Mears Technologies Inc Method for making an electronic device including a selectively polable superlattice
US20090087623A1 (en) * 2007-09-28 2009-04-02 Brazier Mark R Methods for the deposition of ternary oxide gate dielectrics and structures formed thereby
US9543500B2 (en) 2010-10-13 2017-01-10 National Institute For Materials Science Ferroelectric thin film having superlattice structure, manufacturing method thereof, ferroelectric element, and manufacturing method thereof
JP5828570B2 (ja) 2012-06-05 2015-12-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶トランジスタおよびその製造方法
US9460770B1 (en) * 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
US10347492B2 (en) * 2017-01-27 2019-07-09 Applied Materials, Inc. Modifying work function of a metal film with a plasma process

Also Published As

Publication number Publication date
CN108511517B (zh) 2021-07-20
US20180240804A1 (en) 2018-08-23
CN108511517A (zh) 2018-09-07
US10475813B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
CN108511517B (zh) 铁电存储器件和制造其的方法
US10522564B2 (en) Ferroelectric memory device and method of manufacturing the same
US11043502B2 (en) Semiconductor devices including ferroelectric materials
EP3146566B1 (en) Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US7964904B2 (en) Semiconductor device and method of manufacturing the same
US10923501B2 (en) Ferroelectric memory device and method of manufacturing the same
KR20190001455A (ko) 강유전성 메모리 장치
US10847541B2 (en) Ferroelectric memory device and a method of manufacturing the same
KR20180111303A (ko) 강유전성 메모리 장치 및 그 제조 방법
US11758737B2 (en) Ferroelectric memory device and method of forming the same
US20190348539A1 (en) Ferroelectric semiconductor device and method of manufacturing the same
JP2009117768A (ja) 半導体記憶装置およびその製造方法
US20220293766A1 (en) Semiconducting Ferroelectric Device
JPH09252091A (ja) 誘電体薄膜素子
US20220406884A1 (en) Thin film structure, capacitor including thin film structure, semiconductor device including thin film structure, and method of manufacturing thin film structure
US20230200078A1 (en) Ferroelectric Device
US20220199757A1 (en) Ferroelectric Devices
TW202329417A (zh) 包括鐵電層和介電結構的半導體裝置及其製造方法
CN117794353A (zh) 电容器和包括该电容器的电子器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal