CN113571583A - 基于HfO2-ZrO2超晶格铁电栅介质的晶体管及其制备方法 - Google Patents
基于HfO2-ZrO2超晶格铁电栅介质的晶体管及其制备方法 Download PDFInfo
- Publication number
- CN113571583A CN113571583A CN202110664651.0A CN202110664651A CN113571583A CN 113571583 A CN113571583 A CN 113571583A CN 202110664651 A CN202110664651 A CN 202110664651A CN 113571583 A CN113571583 A CN 113571583A
- Authority
- CN
- China
- Prior art keywords
- gate dielectric
- superlattice
- hfo
- ferroelectric gate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 64
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 52
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 51
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 44
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 35
- 239000010408 film Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 22
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 19
- 238000000231 atomic layer deposition Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000011787 zinc oxide Substances 0.000 claims description 11
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 10
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 9
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 238000000313 electron-beam-induced deposition Methods 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910003437 indium oxide Inorganic materials 0.000 claims description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 13
- 239000000463 material Substances 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 7
- 239000013077 target material Substances 0.000 description 7
- 229910052786 argon Inorganic materials 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- -1 ZnO metal oxide Chemical class 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002929 anti-fatigue Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明属于电子技术领域，公开了一种基于HfO2‑ZrO2超晶格铁电栅介质的晶体管及其制备方法，该晶体管包括：底电极、超晶格铁电栅介质层、金属氧化物沟道、源极、漏极、绝缘电介质薄膜、栅电极和衬底；其中，所述底电极、超晶格铁电栅介质层、金属氧化物沟道在衬底依次由下至上竖直分布；所述源极、漏极分布在所述金属氧化物沟道的两侧；所述绝缘电介质薄膜、栅电极在所述金属氧化物沟道上依次由下而上垂直分布；通过本发明的方法能够获得与现有集成工艺兼容、泄漏电流小、铁电性能优异、可靠性良好的金属氧化物晶体管器件。
Description
技术领域
本发明涉及电子技术领域，具体涉及一种基于HfO2-ZrO2超晶格铁电栅介质的晶体管及其制备方法。
背景技术
当前高度信息化的社会，人工智能和物联网正在推动新的创新，需要通信、加载和存储大数据，边缘计算使用机器学习等数据密集型算法。因此，高密度、低功耗的非易失性存储器在开发电池容量和能量收集电源有限的物联网和人工智能设备中发挥着关键作用。
氧化铪(HfO2)基铁电场效应晶体管存储器由于其与互补金属氧化物半导体(CMOS)工艺的兼容性和场驱动操作的潜在低功耗而备受关注，为低成本和低功耗存储器提供了新的发展思路。最近提出了一种受3D垂直与非门结构启发的高密度铁电场效应晶体管(FeFET)结构。从器件角度来看，垂直场效应晶体管面临的挑战是极薄多晶硅沟道的低迁移率、电荷俘获引起的阈值电压补偿和退化的亚阈值斜率、硅沟道上低介电常数界面层的电压损失。
金属氧化物是一种有前途的沟道材料，因为它作为沉积的非晶材料具有高迁移率、没有太多表面传导以避免电荷俘获、几乎为零的低K界面层，以及CMOS工艺良好的兼容性，成为应对以上问题的措施之一。
最新的研究使用例如IGZO、IWO等金属氧化物作为HfO2基FeFET的沟道材料，利用金属氧化物在非常薄的层厚度下，迁移率足够高，同时形成低k界面层等特性来提高器件性能。尽管如此，HfO2基FeFET良好的疲劳耐久性仍是目前未能解决的关键问题。
发明内容
针对现有技术中存在的问题，本发明的目的在于提供一种基于HfO2-ZrO2超晶格铁电栅介质的晶体管及其制备方法，通过该方法能够获得与现有集成工艺兼容、泄漏电流小、铁电性能优异、可靠性良好的金属氧化物晶体管器件。
为了达到上述目的，本发明采用以下技术方案予以实现。
(一)基于HfO2-ZrO2超晶格铁电栅介质的晶体管，包括：底电极、超晶格铁电栅介质层、金属氧化物沟道、源极、漏极、绝缘电介质薄膜、栅电极和衬底；其中，所述底电极、超晶格铁电栅介质层、金属氧化物沟道在衬底依次由下至上竖直分布；所述源极、漏极分布在所述金属氧化物沟道的两侧；所述绝缘电介质薄膜、栅电极在所述金属氧化物沟道上依次由下而上垂直分布。
优选的，所述超晶格铁电栅介质层的厚度为6-20nm。
进一步优选的，所述超晶格铁电栅介质层的厚度为12-15nm。
优选的，所述超晶格铁电栅介质层中包含5层氧化铪和5层氧化锆、或者包含10层氧化铪和10层氧化锆、或者包含15层氧化铪和15层氧化锆。
优选的，所述底电极的厚度为20-50nm。
进一步优选的，所述底电极的厚度为30-40nm。
优选的，所述金属氧化物沟道的厚度为5-20nm。
进一步优选的，所述金属氧化物沟道的厚度为8-10nm。
优选的，所述金属氧化物沟道为铟镓锌氧化物沟道、氧化锌沟道或掺钨氧化铟沟道。
优选的，所述源极、漏极的厚度分别为50-150nm。
进一步优选的，所述源极、漏极的厚度分别为100-110nm。
优选的，所述绝缘电介质薄膜的厚度为10-12nm。
优选的，所述栅电极的厚度为50-150nm。
进一步优选的，所述栅电极的厚度为100-110nm。
(二)基于HfO2-ZrO2超晶格铁电栅介质的晶体管的制备方法，包括以下步骤：
步骤1，清洗硅衬底，在所述硅衬底上方利用磁控溅射方法沉积底电极；
步骤2，利用原子层沉积方法，在所述底电极上方沉积HfO2-ZrO2薄膜超晶格结构薄膜作为超晶格铁电栅介质层；
步骤3，利用磁控溅射方法在所述超晶格铁电栅介质层上方沉积金属氧化物，形成金属氧化物沟道；
步骤4，利用磁控溅射方法在所述金属氧化物沟道上方沉积二氧化硅，形成绝缘电介质薄膜；
步骤5，利用磁控溅射方法在所述绝缘电介质薄膜上方沉积金属，形成金属层；
步骤6，利用光刻方法，在金属层上标定源极区域、栅极区域、漏极区域；
步骤7，利用刻蚀方法，在光刻胶的掩蔽作用下，将栅极区域两侧的源极区域和漏极区域刻蚀掉，在栅极区域中间形成栅电极；
步骤8，利用电子束沉积方法，在所述源极区域和所述漏极区域分别同时先沉积金属镍，再沉积金属铝，形成源极和漏极，完成晶体管的制作。
与现有技术相比，本发明的有益效果为：
利用原子层沉积技术沉积HfO2-ZrO2超晶格结构薄膜作为铁电栅介质层代替传统金属氧化物沟道铁电场效应晶体管中的铁电栅介质层，与现有集成电路工艺结合，极大地降低了栅极泄漏电流，提升铁电性能，通过超晶格结构对电子俘获的抑制作用，提高器件的抗疲劳特性，从而为金属氧化物沟道铁电场效应器件提供更高的耐久性。
2)采用IGZO、IWO、ZnO等制成的金属氧化物沟道层与基于HfO2-ZrO2超晶格铁电栅介质相结合所得的晶体管的耐久性更好，利用金属氧化物在非常薄的层厚度下，迁移率足够高，同时形成低k界面层等特性来提高晶体管器件性能，可以实现高密度存储的同时提升晶体管的铁电性能。
附图说明
下面结合附图和具体实施例对本发明做进一步详细说明。
图1为本发明基于HfO2-ZrO2超晶格铁电栅介质的晶体管的截面结构示意图；
图2为现有的铁电栅介质层与本发明的超晶格铁电栅介质层的泄漏电流测试对比图；
图3为现有的铁电栅介质层与本发明的超晶格铁电栅介质层的铁电性能测试对比图；其中，图(a)为现有的铁电栅介质层；图(b)为本发明的基于HfO2-ZrO2超晶格结构的铁电栅介质层；
以上图中：1底电极；2超晶格铁电栅介质层；3金属氧化物沟道；4源极；5漏极；6绝缘电介质薄膜；7栅电极；8衬底。
具体实施方式
下面将结合实施例对本发明的实施方案进行详细描述，但是本领域的技术人员将会理解，下列实施例仅用于说明本发明，而不应视为限制本发明的范围。
参考图1，基于HfO2-ZrO2超晶格铁电栅介质的晶体管，包括：底电极1、超晶格铁电栅介质层2、金属氧化物沟道3、源极4、漏极5、绝缘电介质薄膜6、栅电极7和衬底8；其中，所述底电极1、超晶格铁电栅介质层2、金属氧化物沟道3在衬底8依次由下至上竖直分布；所述源极4、漏极5分布在所述金属氧化物沟道3的两侧；所述绝缘电介质薄膜6、栅电极7在所述金属氧化物沟道3上依次由下而上垂直分布。
实施例1
基于HfO2-ZrO2超晶格铁电栅介质的IGZO沟道晶体管的制备方法，包括以下步骤：
步骤1，清洗硅衬底8，在所述硅衬底8上方利用磁控溅射方法，以氮化钛(TiN)金属作为靶材，氩气环境下沉积12min，形成厚度为30nm的TiN底电极1。
磁控溅射方法是利用磁控溅射设备，在电场作用下，电离出的氩原子加速轰击靶材，溅射出大量的靶材原子层，把氮化钛材料原子沉积在硅衬底上。
步骤2，利用原子层沉积方法，在所述底电极1上方沉积HfO2-ZrO2薄膜超晶格结构薄膜作为超晶格铁电栅介质层2。
具体的，利用原子层沉积方法(ALD)，在250℃条件下，以50％氧化铪(HfO2)和50％的氧化锆(ZrO2)作为源，在底电极1上交替沉积多个相同cycles的HfO2-ZrO2超晶格结构薄膜作为12nm超晶格铁电栅介质层2。原子层沉积方法为利用原子层沉积设备，将物质以单原子膜形式一层一层的镀在底电极1表面的方法，本发明是交替沉积多个相同层数的HfO2和ZrO2，比如先沉积10层HfO2，再沉积10层ZrO2，形成超晶格结构的HfO2-ZrO2薄膜。
步骤3，利用磁控溅射方法在所述超晶格铁电栅介质层2上方沉积IGZO(铟镓锌氧化物)金属氧化物，以IGZO作为靶材，在50W功率室温下，氩气环境下沉积48s，形成厚度为8nm的金属氧化物沟道3。
步骤4，利用磁控溅射方法在所述金属氧化物沟道3上方沉积二氧化硅，形成厚度为12nm的绝缘电介质薄膜6。
步骤5，利用磁控溅射方法在所述绝缘电介质薄膜6上方沉积100nm厚的铝(Al)和10nm厚的镍(Ni)金属，形成金属层，在N2/O2(O2：3％)的环境中，在500℃温度下进行10s的退火。
步骤6，利用光刻方法，在金属层上标定源极区域、栅极区域、漏极区域。
光刻工艺是利用光刻机通过曝光和显影在光刻胶层上刻画几何图形结构，标定要沉积金属的区域。具体是先经过110℃下前烘3min，之后以转速4000r匀胶30s，再在100℃下烘胶90s，然后曝光2.6s后在TMD 2.38％显影液中进行显影45s，最后在110℃下烘干2min。
步骤7，利用刻蚀方法，在光刻胶的掩蔽作用下，将栅极区域两侧的源极区域和漏极区域刻蚀掉，在栅极区域中间形成栅电极7。
具体的，刻蚀方法利用刻蚀机进行干法刻蚀，在氯气和三氯化硼的混合气体环境下(60sccm:60sccm)，25mTorr气压，150W功率条件下，将源极、漏极区域刻蚀掉。
步骤8，利用电子束沉积方法，在源极4和漏极5区域同时先沉积10nm金属镍，再沉积100nm金属铝，完成晶体管的制作。
具体的，电子束沉积法是一种使用电子束沉积设备，利用电子束分解沉积材料的气相分子，从而在衬底上的特定位置实现沉积生长的方法。电子束沉积实验中的电子束常常由扫描电子显微镜提供。
实施例2
基于HfO2-ZrO2超晶格铁电栅介质的ZnO沟道晶体管的制备方法，包括以下步骤：
步骤1，清洗硅衬底8，在所述硅衬底8上方利用磁控溅射方法，以氮化钛(TiN)金属作为靶材，氩气环境下沉积12min，形成厚度为30nm的TiN底电极1。
步骤2，利用原子层沉积方法，在所述底电极1上方沉积HfO2-ZrO2薄膜超晶格结构薄膜作为超晶格铁电栅介质层2。
具体的，利用原子层沉积方法，在250℃条件下，以50％氧化铪(HfO2)和50％的氧化锆(ZrO2)作为源，在底电极1上交替沉积多个相同cycles的HfO2-ZrO2超晶格结构薄膜作为12nm超晶格铁电栅介质层2。原子层沉积方法为利用原子层沉积设备，将物质以单原子膜形式一层一层的镀在底电极1表面的方法，本发明是交替沉积多个相同层数的HfO2和ZrO2，比如15层HfO2和15层ZrO2，形成超晶格结构的HfO2-ZrO2薄膜。
步骤3，利用磁控溅射方法在所述超晶格铁电栅介质层2上方沉积ZnO(氧化锌)金属氧化物，以ZnO作为靶材，氩气环境下在铁电栅介质薄膜上淀积ZnO金属氧化物，形成厚度为8nm的金属氧化物沟道3。
步骤4，利用磁控溅射方法在所述金属氧化物沟道3上方沉积二氧化硅，形成厚度为12nm的绝缘电介质薄膜6。
步骤5，利用磁控溅射方法在所述绝缘电介质薄膜6上方沉积100nm厚的铝(Al)和10nm厚的镍(Ni)金属，形成金属层，在N2/O2(O2：3％)的环境中，在500℃温度下进行10s的退火。
步骤6，利用光刻方法，在金属层上标定源极区域、栅极区域、漏极区域；
步骤7，利用刻蚀方法，在光刻胶的掩蔽作用下，将栅极区域两侧的源极区域和漏极区域刻蚀掉，在栅极区域中间形成栅电极7；
步骤8，利用电子束沉积方法，源极4和漏极5区域同时先沉积10nm金属镍，再沉积100nm金属铝，完成晶体管的制作。
实施例3
基于HfO2-ZrO2超晶格铁电栅介质的IWO沟道晶体管的制备方法，包括以下步骤：
步骤1，清洗硅衬底8，在所述硅衬底8上方利用磁控溅射方法，以氮化钛(TiN)金属作为靶材，氩气环境下沉积12min，形成厚度为30nm的TiN底电极1。
步骤2，利用原子层沉积方法，在所述底电极1上方沉积HfO2-ZrO2薄膜超晶格结构薄膜作为超晶格铁电栅介质层2。
具体的，利用原子层沉积方法，在250℃条件下，以50％氧化铪(HfO2)和50％的氧化锆(ZrO2)作为源，在底电极1上交替沉积多个相同cycles的HfO2-ZrO2超晶格结构薄膜作为12nm超晶格铁电栅介质层2。原子层沉积方法为利用原子层沉积设备，将物质以单原子膜形式一层一层的镀在底电极1表面的方法，本发明是交替沉积多个相同层数的HfO2和ZrO2，比如5层HfO2和5层ZrO2，形成超晶格结构的HfO2-ZrO2薄膜。
步骤3，利用磁控溅射方法在所述超晶格铁电栅介质层2上方沉积IWO(掺钨氧化铟)金属氧化物，以IWO作为靶材，氩气环境下在铁电栅介质薄膜上淀积IWO金属氧化物，形成厚度为8nm的金属氧化物沟道3。
步骤4，利用磁控溅射方法在所述金属氧化物沟道3上方沉积二氧化硅，形成厚度为12nm的绝缘电介质薄膜6。
步骤5，利用磁控溅射方法在所述绝缘电介质薄膜6上方沉积100nm厚的铝(Al)和10nm厚的镍(Ni)金属，形成金属层，在N2/O2(O2：3％)的环境中，在500℃温度下进行10s的退火。
步骤6，利用光刻方法，在金属层上标定源极区域、栅极区域、漏极区域；
步骤7，利用刻蚀方法，在光刻胶的掩蔽作用下，将栅极区域两侧的源极区域和漏极区域刻蚀掉，在栅极区域中间形成栅电极7；
步骤8，利用电子束沉积方法，源极4和漏极5区域同时先沉积10nm金属镍，再沉积100nm金属铝，完成晶体管的制作。
以上实施例中，沟道层的材料为金属氧化物，栅介质层为超晶格结构铁电材料；此晶体管通过施加正向或负向电压偏置改变铁电材料的极化方向来调制阈值电压，使器件产生擦除和写入两个状态，从而实现存储“0”和“1”的功能。采用超晶格结构的铁电材料作为金属氧化物沟道3晶体管的栅极介质，降低二氧化硅层的电场，降低栅极泄露电流，提高铁电极化值，从而大幅提高器件的性能。
试验
试验1
对现有的铁电栅介质层与本发明的超晶格铁电栅介质层的泄漏电流进行测试，结果如图2所示；其中，现有的铁电栅介质层中包含1层HfO2和1层ZrO2；本发明的超晶格铁电栅介质层中包含10层HfO2和10层ZrO2。
由图2可知，本发明的超晶格铁电栅介质层的泄漏电流比现有的铁电栅介质层的泄漏电流降低了一个数量级。
试验2
对现有的铁电栅介质层与本发明的超晶格铁电栅介质层的铁电性能进行测试，结果如图3所示；其中，现有的铁电栅介质层中包含1层HfO2和1层ZrO2；本发明的超晶格铁电栅介质层中包含10层HfO2和10层ZrO2。
由图3可知，现有结构介质层的剩余极化值在2V电压下为11.3μC/cm2，超晶格铁电栅介质层的剩余极化值在2V电压下为16.7μC/cm2；现有结构介质层的剩余极化值在4.5V电压下为22.3μC/cm2，超晶格铁电栅介质层的剩余极化值为23.7μC/cm2。超晶格结构铁电栅介质层对铁电性能的提升有明显作用。
虽然，本说明书中已经用一般性说明及具体实施方案对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。
Claims (10)
1.基于HfO2-ZrO2超晶格铁电栅介质的晶体管，其特征在于，包括：底电极(1)、超晶格铁电栅介质层(2)、金属氧化物沟道(3)、源极(4)、漏极(5)、绝缘电介质薄膜(6)、栅电极(7)和衬底(8)；其中，所述底电极(1)、超晶格铁电栅介质层(2)、金属氧化物沟道(3)在衬底(8)依次由下至上竖直分布；所述源极(4)、漏极(5)分布在所述金属氧化物沟道(3)的两侧；所述绝缘电介质薄膜(6)、栅电极(7)在所述金属氧化物沟道(3)上依次由下而上垂直分布。
2.根据权利要求1所述的基于HfO2-ZrO2超晶格铁电栅介质的晶体管，其特征在于，所述超晶格铁电栅介质层(2)的厚度为6-20nm。
3.根据权利要求2所述的基于HfO2-ZrO2超晶格铁电栅介质的晶体管，其特征在于，所述超晶格铁电栅介质层(2)中包含5层氧化铪和5层氧化锆、或者包含10层氧化铪和10层氧化锆、或者包含15层氧化铪和15层氧化锆。
4.根据权利要求1所述的基于HfO2-ZrO2超晶格铁电栅介质的晶体管，其特征在于，所述底电极(1)的厚度为20-50nm。
5.根据权利要求1所述的基于HfO2-ZrO2超晶格铁电栅介质的晶体管，其特征在于，所述金属氧化物沟道(3)的厚度为5-20nm。
6.根据权利要求1所述的基于HfO2-ZrO2超晶格铁电栅介质的晶体管，其特征在于，所述金属氧化物沟道(3)为铟镓锌氧化物沟道、氧化锌沟道或掺钨氧化铟沟道。
7.根据权利要求1所述的基于HfO2-ZrO2超晶格铁电栅介质的晶体管，其特征在于，所述源极(4)、漏极(5)的厚度分别为50-150nm。
8.根据权利要求1所述的基于HfO2-ZrO2超晶格铁电栅介质的晶体管，其特征在于，所述绝缘电介质薄膜(6)的厚度为10-12nm。
9.根据权利要求1所述的基于HfO2-ZrO2超晶格铁电栅介质的晶体管，其特征在于，所述栅电极(7)的厚度为50-150nm。
10.基于HfO2-ZrO2超晶格铁电栅介质的晶体管的制备方法，其特征在于，包括以下步骤：
步骤1，清洗硅衬底，在所述硅衬底上方利用磁控溅射方法沉积底电极；
步骤2，利用原子层沉积方法，在所述底电极上方沉积HfO2-ZrO2薄膜超晶格结构薄膜作为超晶格铁电栅介质层；
步骤3，利用磁控溅射方法在所述超晶格铁电栅介质层上方沉积金属氧化物，形成金属氧化物沟道；
步骤4，利用磁控溅射方法在所述金属氧化物沟道上方沉积二氧化硅，形成绝缘电介质薄膜；
步骤5，利用磁控溅射方法在所述绝缘电介质薄膜上方沉积金属，形成金属层；
步骤6，利用光刻方法，在金属层上标定源极区域、栅极区域、漏极区域；
步骤7，利用刻蚀方法，在光刻胶的掩蔽作用下，将栅极区域两侧的源极区域和漏极区域刻蚀掉，在栅极区域中间形成栅电极；
步骤8，利用电子束沉积方法，在所述源极区域和所述漏极区域分别同时先沉积金属镍，再沉积金属铝，形成源极和漏极，完成晶体管的制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110664651.0A CN113571583A (zh) | 2021-06-16 | 2021-06-16 | 基于HfO2-ZrO2超晶格铁电栅介质的晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110664651.0A CN113571583A (zh) | 2021-06-16 | 2021-06-16 | 基于HfO2-ZrO2超晶格铁电栅介质的晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113571583A true CN113571583A (zh) | 2021-10-29 |
Family
ID=78162178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110664651.0A Pending CN113571583A (zh) | 2021-06-16 | 2021-06-16 | 基于HfO2-ZrO2超晶格铁电栅介质的晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113571583A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113725289A (zh) * | 2021-08-09 | 2021-11-30 | 西安电子科技大学 | 一种超晶格结构薄膜及其应用 |
| CN118116976A (zh) * | 2024-05-03 | 2024-05-31 | 华中科技大学 | 一种超低亚阈值摆幅的晶体管及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090155931A1 (en) * | 2007-12-18 | 2009-06-18 | Qing Ma | Ferroelectric layer with domains stabilized by strain |
| CN107170812A (zh) * | 2017-06-08 | 2017-09-15 | 湘潭大学 | 一种铁电薄膜晶体管及其制备方法 |
| CN108511517A (zh) * | 2017-02-23 | 2018-09-07 | 爱思开海力士有限公司 | 铁电存储器件和制造其的方法 |
-
2021
- 2021-06-16 CN CN202110664651.0A patent/CN113571583A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090155931A1 (en) * | 2007-12-18 | 2009-06-18 | Qing Ma | Ferroelectric layer with domains stabilized by strain |
| CN108511517A (zh) * | 2017-02-23 | 2018-09-07 | 爱思开海力士有限公司 | 铁电存储器件和制造其的方法 |
| CN107170812A (zh) * | 2017-06-08 | 2017-09-15 | 湘潭大学 | 一种铁电薄膜晶体管及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113725289A (zh) * | 2021-08-09 | 2021-11-30 | 西安电子科技大学 | 一种超晶格结构薄膜及其应用 |
| CN118116976A (zh) * | 2024-05-03 | 2024-05-31 | 华中科技大学 | 一种超低亚阈值摆幅的晶体管及其制备方法 |
| CN118116976B (zh) * | 2024-05-03 | 2024-07-12 | 华中科技大学 | 一种超低亚阈值摆幅的晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Barquinha et al. | Low‐temperature sputtered mixtures of high‐κ and high bandgap dielectrics for GIZO TFTs | |
| US20130062684A1 (en) | Gate stack structure and fabricating method used for semiconductor flash memory device | |
| CN113571583A (zh) | 基于HfO2-ZrO2超晶格铁电栅介质的晶体管及其制备方法 | |
| US20200119033A1 (en) | Multi-Level Cell Thin-Film Transistor Memory and Method of Fabricating the Same | |
| WO2021024598A1 (ja) | 不揮発性記憶装置及びその動作方法 | |
| CN108091693B (zh) | 铁电场效应晶体管及其制备方法 | |
| Peng et al. | Memory behavior of an Al 2 O 3 gate dielectric non-volatile field-effect transistor | |
| Shin et al. | Comprehensive and accurate analysis of the working principle in ferroelectric tunnel junctions using low-frequency noise spectroscopy | |
| WO2021143186A1 (zh) | 一种非对称铁电隧穿结多值存储单元的调制方法 | |
| CN107170828A (zh) | 一种铁电场效应晶体管及其制备方法 | |
| Kim et al. | High performance ferroelectric field-effect transistors for large memory-window, high-reliability, high-speed 3D vertical NAND flash memory | |
| Takahashi et al. | Fabrication and characterization of sub-0.6-µm ferroelectric-gate field-effect transistors | |
| Yoon et al. | Oxide semiconductor-based organic/inorganic hybrid dual-gate nonvolatile memory thin-film transistor | |
| CN111627920B (zh) | 一种铁电存储单元 | |
| CN110098256B (zh) | 场效应晶体管及其制备方法 | |
| Ali et al. | Principles and challenges for binary oxide based ferroelectric memory FeFET | |
| CN102231365B (zh) | 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用 | |
| CN117219671A (zh) | 一种具有双层沟道层的铁电场效应晶体管及其制备方法 | |
| CN114141880B (zh) | 基于反铁电栅介质与氧化物半导体沟道的FeFET及其制备方法 | |
| CN111446254A (zh) | 一种基于金属氧化物半导体的半浮栅存储器及其制备方法 | |
| Kim et al. | Ferroelectric gate field-effect transistors with 10nm thick nondoped HfO 2 utilizing pt gate electrodes | |
| CN108376711B (zh) | 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法 | |
| Zheng et al. | BEOL-Compatible MFMIS Ferroelectric/Anti-Ferroelectric FETs—Part I: Experimental Results With Boosted Memory Window | |
| TW201203551A (en) | Field effect transistor and memory device | |
| Tripathi et al. | BiFeO 3/Al 2 O 3 gate stack for metal-ferroelectric-insulator-silicon memory FET for IoT applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |