CN117219671A - 一种具有双层沟道层的铁电场效应晶体管及其制备方法 - Google Patents
一种具有双层沟道层的铁电场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN117219671A CN117219671A CN202311325444.8A CN202311325444A CN117219671A CN 117219671 A CN117219671 A CN 117219671A CN 202311325444 A CN202311325444 A CN 202311325444A CN 117219671 A CN117219671 A CN 117219671A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide semiconductor
- ferroelectric
- semiconductor layer
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 83
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 143
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000010287 polarization Effects 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 27
- 238000002161 passivation Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 15
- 238000009825 accumulation Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910003855 HfAlO Inorganic materials 0.000 claims description 3
- 229910007717 ZnSnO Inorganic materials 0.000 claims description 3
- 238000003860 storage Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 18
- 238000000231 atomic layer deposition Methods 0.000 description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 230000015654 memory Effects 0.000 description 8
- 229910000449 hafnium oxide Inorganic materials 0.000 description 6
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 238000002207 thermal evaporation Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910016027 MoTi Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000028161 membrane depolarization Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种具有双层沟道层的铁电场效应晶体管及其制备方法，所述铁电场效应晶体管根据栅极的相对位置可分为两种结构：顶栅结构、底栅结构；顶栅结构包括：自下而上分布的衬底、p型氧化物半导体层、n型氧化物半导体层、铁电介质层、顶栅电极以及分布在半导体层上表面两侧的源漏电极；底栅结构包括：自下而上分布的衬底、底栅电极、铁电介质层、p型氧化物半导体层、n型氧化物半导体层以及分布在半导体层上表面两侧的源漏电极。铁电场效应晶体管的沟道层具有叠层结构，当栅极施加正电压或负电压时，使得铁电场效应晶体管在逻辑0状态和逻辑1状态之间切换，可以提高铁电层极化翻转效率，实现更大的存储窗口。
Description
技术领域
本发明涉及芯片存储器存储技术领域，尤其涉及一种具有双层沟道层的铁电场效应晶体管及其制备方法。
背景技术
FeFET是一种具有铁电栅极绝缘体的单晶体管存储器，在施加正栅极电压或负栅极电压(Vg)下，可以改变铁电极化方向，进而调控FeFET的阈值电压(Vth)，从而实现FeFET作为存储器件的功能，具有结构简单、难挥发、功耗低、可非破坏性读出、能抗辐射以及与CMOS工艺易兼容、可实现集成电路工艺等优点，有望应用于未来嵌入式非易失性存储器(eVNM)。然而一些关键问题，比如存储的耐久性有限和易疲劳失效等，是限制FeFET迈向市场的最大的挑战。
氧化铪(HfO2)基铁电体由于完全相容于现有先进制程技术以及在厚度微缩至10nm等级以下仍保有铁电性，使得采用这种铁电材料的场效应晶体管成为了下一代高速、低功耗、高密度非易失性存储器最有力的竞争者之一。FeFET在结构上以铁电薄膜代替常规晶体管中的SiO2栅介质，但当HfO2在一定热平衡下接触Si时，始终会形成低介电常数的SiO2界面层，使得提升FeFET记忆体的耐久性更具有挑战性。而氧化铟镓锌(InGaZnOx，IGZO)半导体材料作为沟道的FeFET，由于其不引入绝缘层以及具有很少的界面传导，可以改善界面扩散问题、退极化问题和操作电压高等问题而被很多研究人员关注。然而由于IGZO沟道材料本身难以反型，使得基于IGZO沟道的FeFET处于耗尽/反型模式(Vg<0)变得困难，即擦除(Erase)效率较低、速度慢，导致铁电层HZO在Erase期间不能有效极化翻转，最终影响FeFET的操作速度和存储窗口。
发明内容
针对现有技术不足，本发明提出了一种具有双层沟道层的铁电场效应晶体管及其制备方法。
第一方面，本发明实施例提供了一种具有双层沟道层的铁电场效应晶体管，所述铁电场效应晶体管包括衬底，所述衬底上方沉积有沟道层，所述沟道层包括自下而上的作为次沟道的第一氧化物半导体层和作为主沟道的第二氧化物半导体层；所述沟道层与栅极间设置有铁电介质层，所述沟道层的上方分别设置有源极和漏极，所述沟道层的上方且在源极和漏极之间还设置有沟道钝化层；
当栅极施加正电压或负电压时，使得铁电场效应晶体管在逻辑0状态和逻辑1状态之间切换；
所述逻辑0状态为：当栅极施加负电压时，作为次沟道的第一氧化物半导体层处于积累模式，可提供匹配正电荷，使得铁电介质层产生负极化，使铁电场效应晶体管处于呈现高阈值电压状态，使铁电场效应晶体管的源极和漏极间为断开状态；
所述逻辑1状态为：当栅极施加正电压时，作为主沟道的第二氧化物半导体层处于积累模式，可提供匹配负电荷，使得铁电介质层产生正极化，使铁电场效应晶体管处于呈现低阈值电压状态，使铁电场效应晶体管的源极和漏极间为导通状态。
进一步地，所述铁电场效应晶体管采用底栅结构，包括：衬底，所述衬底的上方生长有栅极，所述栅极的上方沉积有铁电介质层，所述铁电介质层的上方依次沉积有作为次沟道的第一氧化物半导体层和作为主沟道的第二氧化物半导体层，所述第二氧化物半导体层的上方分别设置有源极和漏极，所述第二氧化物半导体层的上方且在源极和漏极之间还设置有沟道钝化层。
进一步地，所述铁电场效应晶体管采用顶栅结构，包括：衬底，所述衬底的上方依次沉积有作为次沟道的第一氧化物半导体层和作为主沟道的第二氧化物半导体层，所述第二氧化物半导体层的上方沉积有铁电介质层，所述铁电介质层的上方生长有栅极，所述第二氧化物半导体层的上方分别设置有源极和漏极，所述第二氧化物半导体层的上方还生长有沟道钝化层。
进一步地，作为次沟道的第一氧化物半导体层为p型氧化物半导体，所述第一氧化物半导体层的材料选用SnO、Cu2O、NiO、ZnO、CuLnO2和CuAlO2中的一种；作为主沟道的第二氧化物半导体层为n型氧化物半导体，所述第二氧化物半导体层选用IGZO、IGTO、IZO、ITO和IGZTO中的一种。
进一步地，所述铁电介质层包括HfO2、HfZrOx、HfAlOx、SBT、BaTiO3、Cd2Nb2O7、BiFeO3和ZnSnO3中的任意一种。
第二方面，本发明实施例提供了一种具有双层沟道层的铁电场效应晶体管的制备方法，用于制备采用底栅结构的具有双层沟道层的铁电场效应晶体管，所述制备方法包括：
在衬底上形成栅极；
在栅极上沉积铁电材料层；
在铁电介质层的上方沉积作为次沟道的第一氧化物半导体层，所述第一氧化物半导体层的厚度为1～20nm；
在第一氧化物半导体层的上方沉积作为主沟道的第二氧化物半导体层，所述第二氧化物半导体层的厚度为5～50nm；
在惰性气氛中，于300℃～600℃下进行热退火，诱导铁电材料层形成铁电相，得到铁电介质层；
在第二氧化物半导体层的上方分别制备出源极和漏极；
在第二氧化物半导体层的上方制备出沟道钝化层，并在源极和漏极对应的位置蚀刻出通孔，使源极和漏极的表面裸露出来。
第三方面，本发明实施例提供了一种具有双层沟道层的铁电场效应晶体管的制备方法，用于制备采用顶栅结构的具有双层沟道层的铁电场效应晶体管，所述制备方法包括：
在衬底上方沉积作为次沟道的第一氧化物半导体层，所述第一氧化物半导体层的厚度为1～20nm；
在第一氧化物半导体层的上方沉积作为主沟道的第二氧化物半导体层，所述第二氧化物半导体层的厚度为5～50nm；
在第二氧化物半导体层的上方沉积铁电材料层；
在铁电材料层的上方制备出栅极；
在第二氧化物半导体层的上方分别制备出源极和漏极；
在惰性气氛中，于300℃～600℃下进行热退火，诱导铁电材料层形成铁电相，得到铁电介质层；
在第二氧化物半导体层的上方制备出沟道钝化层，覆盖栅极和铁电介质层，并在源极和漏极对应的位置蚀刻出通孔，使源极和漏极的表面裸露出来。
第四方面，本发明实施例提供了一种芯片，包括芯片主体和如上述的具有双层沟道层的铁电场效应晶体管，其中，所述场效应晶体管设置于所述芯片主体上。
第五方面，本发明实施例提供了一种电路，包括电路板主体和如上述的芯片，其中，所述芯片设置于所述电路板主体上。
第六方面，本发明实施例提供了一种设备，包括外壳和上述的电路，其中，所述电路设置于所述外壳上。
与现有技术相比，本发明的有益效果为：本发明提供了一种具有双层沟道层的铁电场效应晶体管，所述铁电场效应晶体管的沟道层具有叠层结构，包括作为次沟道的第一氧化物半导体层和作为主沟道的第二氧化物半导体层。作为主沟道的第二氧化物半导体层为n型半导体，作为晶体管的主沟道，可为铁电场晶体管提供较高的场效应迁移率，高的开关比以及合适的阈值电压；同时在FeFET编程(Program)时提供铁电极化翻转的匹配负电荷；作为次沟道的第一氧化物半导体层为p型半导体，作为铁电场晶体管的次沟道，主要为FeFET擦除(Erase)时提供铁电极化翻转的匹配正电荷，可解决第二氧化物半导体层(n型氧化物半导体)难以反型导致Erase效率低的问题。这种叠层结构可以提高铁电层极化翻转效率，实现更大的存储窗口。同时由于n型半导体作为晶体管的主沟道层，可使得FeFET具有较高的迁移率，较大的开关比以及合适的阈值电压。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的底栅结构对应的具有双层沟道层的铁电场效应晶体管的结构图；
图2为本发明提供的底栅结构对应的具有双层沟道层的铁电场效应晶体管的工作原理的示意图；
图3为本发明提供的底栅结构对应的具有双层沟道层的铁电场效应晶体管的制备方法的示意图；
图4为本发明提供的顶栅结构对应的具有双层沟道层的铁电场效应晶体管的结构图；
图5为本发明提供的顶栅结构对应的具有双层沟道层的铁电场效应晶体管的制备方法的示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
在本发明使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本发明可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本发明范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面结合附图，对本发明进行详细说明。在不冲突的情况下，下述的实施例及实施方式中的特征可以相互组合。
本发明实施例提供了一种具有双层沟道层的铁电场效应晶体管，所述铁电场效应晶体管包括衬底1，所述衬底1上方沉积有沟道层，所述沟道层包括自下而上的作为次沟道的第一氧化物半导体层4和作为主沟道的第二氧化物半导体层5；所述沟道层与栅极2间设置有铁电介质层3，所述沟道层的上方分别设置有源极6和漏极7，所述沟道层的上方还设置有沟道钝化层8；
当栅极2施加正电压或负电压时，使得铁电场效应晶体管在逻辑0状态和逻辑1状态之间切换；
所述逻辑0状态为：当栅极2施加负电压时，作为次沟道的第一氧化物半导体层4处于积累模式，可提供匹配正电荷，使得铁电介质层产生负极化，使铁电场效应晶体管处于呈现高阈值电压状态，使铁电场效应晶体管的源极6和漏极7间为断开状态；
所述逻辑1状态为：当栅极2施加正电压时，作为主沟道的第二氧化物半导体层5处于积累模式，可提供匹配负电荷，使得铁电介质层产生正极化，使铁电场效应晶体管处于呈现低阈值电压状态，使铁电场效应晶体管的源极6和漏极7间为导通状态。
进一步地，作为次沟道的第一氧化物半导体层4为p型氧化物半导体，所述第一氧化物半导体层4的材料选用SnO、Cu2O、NiO、ZnO、CuLnO2和CuAlO2中的一种；作为主沟道的第二氧化物半导体层5为n型氧化物半导体，所述第二氧化物半导体层5选用IGZO、IGTO、IZO、ITO和IGZTO中的一种。
需要说明的是，在现有的氧化物半导体FeFET技术中，然而由于n型氧化物半导体沟道材料本身难以反型，使得FeFET处于耗尽/反型模式(Vg<0)变得困难，即Erase效率较低，导致铁电层在Erase期间不能有效极化翻转，最终影响FeFET的操作速度和存储窗口。
本发明实施例提供的铁电场效应晶体管的沟道层具有叠层结构，包括作为次沟道的第一氧化物半导体层4和作为主沟道的第二氧化物半导体层5。作为主沟道的第二氧化物半导体层5为n型半导体，可为铁电场晶体管提供较高的场效应迁移率，高的开关比以及合适的阈值电压；同时在FeFET编程(Program)时提供铁电极化翻转的匹配负电荷。作为次沟道的第一氧化物半导体层4为p型氧化物半导体，主要为FeFET擦除(Erase)时提供铁电极化翻转的匹配正电荷，可解决IGZO难以反型导致Erase效率低的问题。本发明提供的叠层结构可以提高铁电层极化翻转效率，实现更大的存储窗口。同时由于n型半导体作为晶体管的主沟道层，可使得FeFET具有较高的迁移率，较大的开关比以及合适的阈值电压。
实施例1
如图1所示，当铁电场效应晶体管采用底栅结构时，所述铁电场效应晶体管包括衬底1，所述衬底1的上方生长有栅极2，所述栅极2的上方沉积有铁电介质层3，所述铁电介质层3的上方依次沉积有作为次沟道的第一氧化物半导体层4和作为主沟道的第二氧化物半导体层5，所述第二氧化物半导体层5的上方分别设置有源极6和漏极7，所述第二氧化物半导体层5的上方且在源极6和漏极7之间还设置有沟道钝化层8。
铁电场效应晶体管可借由不同的栅极电压调整铁电介质层电偶极的转向程度，继而控制沟道内的载流子数量，达到实现不同阈值电压(threshold voltage,Vth)的目的。如图2所示，欲写入信息可在栅极施加高于+Ec(positive coercive field)电场或低于-Ec(negative coercive field)的电场。当施加高于+Ec电场可使电偶极方向朝上，在沟道形成积累状态，此时元件呈现低阈值电压状态，或称逻辑「1」状态，即对应图中Low Vth“1”转移曲线，Ion表示铁电场效应晶体管的开态电流，Ioff表示铁电场效应晶体管的关态电流。反之，施加低于-Ec的电场，则使元件呈现高阈值电压状态，或称逻辑「0」状态，即对应图中High Vth“0”转移曲线。逻辑「1」或「0」所对应的Vth差异称为记忆视窗(memory window,MW)，越大的记忆视窗意味着越容易区分逻辑「1」或「0」的差异。
所述逻辑0状态为：当栅极2施加负电压(Vg＜0)时，作为次沟道的第一氧化物半导体层4处于积累模式，可提供匹配正电荷，使得铁电介质层产生负极化，使铁电场效应晶体管处于呈现高阈值电压状态，使铁电场效应晶体管的源极6和漏极7间为断开状态；
所述逻辑1状态为：当栅极2施加正电压(Vg＞0)时，作为主沟道的第二氧化物半导体层5处于积累模式，可提供匹配负电荷，使得铁电介质层产生正极化，使铁电场效应晶体管处于呈现低阈值电压状态，使铁电场效应晶体管的源极6和漏极7间为导通状态。
实施例2
如图3所示，当铁电场效应晶体管采用底栅结构时，该铁电场效应晶体管的制备方法包括以下步骤：
1)在衬底1上利用磁控溅射或者电子束热蒸发工艺生长15-100nm的栅极2。
进一步地，所述衬底可用Si、Ge、SiC、GaN、蓝宝石及金刚石材料中的任意一种，栅极可以采用W、Ti、Cu、Al、Pt、Mo、Ni、W2N、TiN、TaN、TiC、MoTi、WSi2和ITO中的任意一种。
2)用原子层沉积(ALD)工艺在底栅极2的上方淀积铁电材料层，即以HfCl4或TEMAHf r作为前驱体源，H2O或O3作为前驱体氧源，以N2作为吹扫气体，在250-400℃的温度下反应淀积形成3～50nm厚的铁电介质层HfO2。
进一步地，铁电材料层可以采用HfZrOx、HfAlOx、SBT、BaTiO3、Cd2Nb2O7、BiFeO3或ZnSnO3中的任意一种；
3)利用磁控溅射工艺或者原子层沉积(ALD)工艺生长第一氧化物半导体层4，作为次沟道，所述第一氧化物半导体层4的厚度为1～20nm。
进一步地，所述第一氧化物半导体层4的材料可以是SnO、Cu2O、NiO、ZnO、CuLnO2和CuAlO2中的一种或多种。
4)利用磁控溅射工艺或者原子层沉积(ALD)工艺生长第二氧化物半导体层5，作为主沟道，所述第二氧化物半导体层5的厚度一般为5～50nm。
进一步地，所述第二氧化物半导体层5的材料可以是IGZO、IGTO、IZO、ITO和IGZTO等。
5)在惰性气氛中对器件进行快速退火，温度一般为300～600℃，诱导铁电材料层形成铁电相，即诱使铁电层o相晶粒生成，得到铁电介质层3。
进一步地，在本实例中，在氮气或氩气环境中对器件进行快速退火。
6)利用电子束光刻机、电子束热蒸发镀膜设备和lift-off工艺在半导体层上制备出源漏电极，所述源漏电极的厚度一般为20～100nm。
进一步地，所述源漏电极的材料可以是W、Ti、Cu、Al、Pt、Mo、Ni、W2N、TiN、TaN、TiC、MoTi、WSi2和ITO中的任意一种或多种。
7)在第二氧化物半导体层5的上方制备出沟道钝化层8，并采用光刻蚀刻工艺形成通孔，使得源极6和漏极7的电极表面裸露出来。
进一步地，所述沟道钝化层8的的材料可以选用SiO2或者Al2O3。
实施例3
如图4所示，当铁电场效应晶体管采用顶栅结构，包括：衬底1，所述衬底1的上方依次沉积有作为次沟道的第一氧化物半导体层4和作为主沟道的第二氧化物半导体层5，所述第二氧化物半导体层5的上方沉积有铁电介质层3，所述铁电介质层3的上方生长有栅极2，所述第二氧化物半导体层5的上方分别设置有源极6和漏极7，所述第二氧化物半导体层5的上方且在源极6和漏极7之间还生长有沟道钝化层8。
当栅极2施加正电压或负电压时，使得铁电场效应晶体管在逻辑0状态和逻辑1状态之间切换；
所述逻辑0状态为：当栅极2施加负电压时，作为次沟道的第一氧化物半导体层4处于积累模式，可提供匹配正电荷，使得铁电介质层产生负极化，使铁电场效应晶体管处于呈现高阈值电压状态，使铁电场效应晶体管的源极6和漏极7间为断开状态；
所述逻辑1状态为：当栅极2施加正电压时，作为主沟道的第二氧化物半导体层5处于积累模式，可提供匹配负电荷，使得铁电介质层产生正极化，使铁电场效应晶体管处于呈现低阈值电压状态，使铁电场效应晶体管的源极6和漏极7间为导通状态。
实施例4
如图5所示，当铁电场效应晶体管采用顶栅结构，该铁电场效应晶体管的制备方法包括以下步骤：
1)在衬底1上方利用磁控溅射工艺或者原子层沉积(ALD)工艺沉积作为次沟道的第一氧化物半导体层4，所述第一氧化物半导体层4的厚度为1～20nm。
2)在第一氧化物半导体层4的上方利用磁控溅射工艺或者原子层沉积(ALD)沉积作为主沟道的第二氧化物半导体层5，所述第二氧化物半导体层5的厚度为5～50nm。
3)在第二氧化物半导体层5的上方采用原子层沉积(ALD)工艺沉积铁电材料层。包括：以HfCl4或TEMAHf作为前驱体源，H2O或O3作为前驱体氧源，以N2作为吹扫气体，在250-400℃的温度下反应淀积形成3～50nm厚的铁电介质层HfO2。
4)在铁电材料层的上方利用磁控溅射或者电子束热蒸发工艺生长15-100nm的栅极2。
5)在第二氧化物半导体层5的上方利用电子束光刻机、电子束热蒸发镀膜设备和lift-off工艺分别制备出源极6和漏极7，源漏电极的厚度一般为20～100nm。
6)在惰性气氛中，于300℃～600℃下进行热退火，诱导铁电材料层形成铁电相，得到铁电介质层3。
7)在第二氧化物半导体层5的上方制备出沟道钝化层8，覆盖栅极2和铁电介质层3，并在源极6和漏极7对应的位置采用光刻蚀刻工艺蚀刻出通孔，使源极6和漏极7的表面裸露出来。
本发明实施例还提供了一种芯片，包括芯片主体和上述的具有双层沟道层的铁电场效应晶体管，其中，所述场效应晶体管设置于所述芯片主体上。
本发明实施例还提供了一种电路，包括电路板主体和所述的芯片，其中，所述芯片设置于所述电路板主体上。
本发明实施例还提供了一种设备，包括外壳和所述的电路，其中，所述电路设置于所述外壳上。
综上所述，本发明提供了一种具有双层沟道层的铁电场效应晶体管及其制备方法，所述铁电场效应晶体管的沟道层具有两层结构。其中，一层为主沟道，材料为n型半导体材料，可为晶体管提供较高的场效应迁移率，高的开关比以及合适的阈值电压，同时在FeFET编程(Program)时提供铁电极化翻转的匹配负电荷。另一层为p型半导体，作为晶体管的次沟道，主要为FeFET擦除(Erase)时提供铁电极化翻转的匹配正电荷，可解决第二氧化物半导体层(n型氧化物半导体)难以反型导致Erase效率低的问题。这种叠层结构可以提高铁电层极化翻转效率，有效增大逻辑0状态和逻辑1状态下电场效应晶体管FeFET的阈值电压Vth差异，实现开关状态下增大的存储窗口，提升存储能力。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。
Claims (10)
1.一种具有双层沟道层的铁电场效应晶体管，其特征在于，所述铁电场效应晶体管包括衬底(1)，所述衬底(1)上方沉积有沟道层，所述沟道层包括自下而上的作为次沟道的第一氧化物半导体层(4)和作为主沟道的第二氧化物半导体层(5)；所述沟道层与栅极(2)间设置有铁电介质层(3)，所述沟道层的上方分别设置有源极(6)和漏极(7)，所述沟道层的上方且在源极(6)和漏极(7)之间还设置有沟道钝化层(8)；
当栅极(2)施加正电压或负电压时，使得铁电场效应晶体管在逻辑0状态和逻辑1状态之间切换；
所述逻辑0状态为：当栅极(2)施加负电压时，作为次沟道的第一氧化物半导体层(4)处于积累模式，可提供匹配正电荷，使得铁电介质层(3)产生负极化，使铁电场效应晶体管处于呈现高阈值电压状态，使铁电场效应晶体管的源极(6)和漏极(7)间为断开状态；
所述逻辑1状态为：当栅极(2)施加正电压时，作为主沟道的第二氧化物半导体层(5)处于积累模式，可提供匹配负电荷，使得铁电介质层(3)产生正极化，使铁电场效应晶体管处于呈现低阈值电压状态，使铁电场效应晶体管的源极(6)和漏极(7)间为导通状态。
2.根据权利要求1所述的具有双层沟道层的铁电场效应晶体管，其特征在于，所述铁电场效应晶体管采用底栅结构，包括：衬底(1)，所述衬底(1)的上方生长有栅极(2)，所述栅极(2)的上方沉积有铁电介质层(3)，所述铁电介质层(3)的上方依次沉积有作为次沟道的第一氧化物半导体层(4)和作为主沟道的第二氧化物半导体层(5)，所述第二氧化物半导体层(5)的上方分别设置有源极(6)和漏极(7)，所述第二氧化物半导体层(5)的上方且在源极(6)和漏极(7)之间还设置有沟道钝化层(8)。
3.根据权利要求1所述的具有双层沟道层的铁电场效应晶体管，其特征在于，所述铁电场效应晶体管采用顶栅结构，包括：衬底(1)，所述衬底(1)的上方依次沉积有作为次沟道的第一氧化物半导体层(4)和作为主沟道的第二氧化物半导体层(5)，所述第二氧化物半导体层(5)的上方沉积有铁电介质层(3)，所述铁电介质层(3)的上方生长有栅极(2)，所述第二氧化物半导体层(5)的上方分别设置有源极(6)和漏极(7)，所述第二氧化物半导体层(5)的上方还生长有沟道钝化层(8)。
4.根据权利要求1所述的具有双层沟道层的铁电场效应晶体管，其特征在于，作为次沟道的第一氧化物半导体层(4)为p型氧化物半导体，所述第一氧化物半导体层(4)的材料选用SnO、Cu2O、NiO、ZnO、CuLnO2和CuAlO2中的一种；作为主沟道的第二氧化物半导体层(5)为n型氧化物半导体，所述第二氧化物半导体层(5)选用IGZO、IGTO、IZO、ITO和IGZTO中的一种。
5.根据权利要求1所述的具有双层沟道层的铁电场效应晶体管，其特征在于，所述铁电介质层(3)包括HfO2、HfZrOx、HfAlOx、SBT、BaTiO3、Cd2Nb2O7、BiFeO3和ZnSnO3中的任意一种。
6.一种具有双层沟道层的铁电场效应晶体管的制备方法，用于制备权利要求2所述的具有双层沟道层的铁电场效应晶体管，其特征在于，所述制备方法包括：
在衬底(1)上形成栅极(2)；
在栅极(2)上沉积铁电材料层；
在铁电介质层(3)的上方沉积作为次沟道的第一氧化物半导体层(4)，所述第一氧化物半导体层(4)的厚度为1～20nm；
在第一氧化物半导体层(4)的上方沉积作为主沟道的第二氧化物半导体层(5)，所述第二氧化物半导体层(5)的厚度为5～50nm；
在惰性气氛中，于300℃～600℃下进行热退火，诱导铁电材料层形成铁电相，得到铁电介质层(3)；
在第二氧化物半导体层(5)的上方分别制备出源极(6)和漏极(7)；
在第二氧化物半导体层(5)的上方制备出沟道钝化层(8)，并在源极(6)和漏极(7)对应的位置蚀刻出通孔，使源极(6)和漏极(7)的表面裸露出来。
7.一种具有双层沟道层的铁电场效应晶体管的制备方法，用于制备权利要求3所述的具有双层沟道层的铁电场效应晶体管，其特征在于，所述制备方法包括：
在衬底(1)上方沉积作为次沟道的第一氧化物半导体层(4)，所述第一氧化物半导体层(4)的厚度为1～20nm；
在第一氧化物半导体层(4)的上方沉积作为主沟道的第二氧化物半导体层(5)，所述第二氧化物半导体层(5)的厚度为5～50nm；
在第二氧化物半导体层(5)的上方沉积铁电材料层；
在铁电材料层的上方制备出栅极(2)；
在第二氧化物半导体层(5)的上方分别制备出源极(6)和漏极(7)；
在惰性气氛中，于300℃～600℃下进行热退火，诱导铁电材料层形成铁电相，得到铁电介质层(3)；
在第二氧化物半导体层(5)的上方制备出沟道钝化层(8)，覆盖栅极(2)和铁电介质层(3)，并在源极(6)和漏极(7)对应的位置蚀刻出通孔，使源极(6)和漏极(7)的表面裸露出来。
8.一种芯片，其特征在于，包括芯片主体和如权利要求1-5任一项所述的具有双层沟道层的铁电场效应晶体管，其中，所述场效应晶体管设置于所述芯片主体上。
9.一种电路，其特征在于，包括电路板主体和如权利要求8所述的芯片，其中，所述芯片设置于所述电路板主体上。
10.一种设备，其特征在于，包括外壳和权利要求9所述的电路，其中，所述电路设置于所述外壳上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311325444.8A CN117219671A (zh) | 2023-10-13 | 2023-10-13 | 一种具有双层沟道层的铁电场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311325444.8A CN117219671A (zh) | 2023-10-13 | 2023-10-13 | 一种具有双层沟道层的铁电场效应晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117219671A true CN117219671A (zh) | 2023-12-12 |
Family
ID=89035376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311325444.8A Pending CN117219671A (zh) | 2023-10-13 | 2023-10-13 | 一种具有双层沟道层的铁电场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117219671A (zh) |
-
2023
- 2023-10-13 CN CN202311325444.8A patent/CN117219671A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100829570B1 (ko) | 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법 | |
| KR102103913B1 (ko) | 반도체 장치 및 반도체 장치의 제작 방법 | |
| KR102109601B1 (ko) | 반도체 장치 | |
| TWI557911B (zh) | 半導體裝置 | |
| Barquinha et al. | Low‐temperature sputtered mixtures of high‐κ and high bandgap dielectrics for GIZO TFTs | |
| CN108091693B (zh) | 铁电场效应晶体管及其制备方法 | |
| KR20150091003A (ko) | 반도체 장치, 전자 기기, 및 반도체 장치의 제작 방법 | |
| CN104517858A (zh) | 混合相场效应晶体管 | |
| US20120025187A1 (en) | Transistors, methods of manufacturing transistors, and electronic devices including transistors | |
| WO2021024598A1 (ja) | 不揮発性記憶装置及びその動作方法 | |
| JP2009010348A (ja) | チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法 | |
| CN111725326A (zh) | 一种基于二维材料的非易失存储器及其操作方法 | |
| Yoon et al. | Oxide semiconductor-based organic/inorganic hybrid dual-gate nonvolatile memory thin-film transistor | |
| US7755105B2 (en) | Capacitor-less memory | |
| CN111627920A (zh) | 一种铁电存储单元 | |
| JP2010205765A (ja) | 自己整合半導体トランジスタの製造方法 | |
| CN105409003A (zh) | 用于改善金属氧化物半导体层的导电率的方法 | |
| JP5701015B2 (ja) | 半導体デバイスの駆動方法 | |
| Kim et al. | Ferroelectric gate field-effect transistors with 10nm thick nondoped HfO 2 utilizing pt gate electrodes | |
| TW201203551A (en) | Field effect transistor and memory device | |
| CN117219671A (zh) | 一种具有双层沟道层的铁电场效应晶体管及其制备方法 | |
| Ma et al. | First demonstration of ferroelectric tunnel thin-film transistor nonvolatile memory with polycrystalline-silicon channel and HfZrO gate dielectric | |
| CN113571583A (zh) | 基于HfO2-ZrO2超晶格铁电栅介质的晶体管及其制备方法 | |
| CN117293185A (zh) | 一种具有金属插入层的铁电场效应晶体管及其制备方法 | |
| Son et al. | Impacts of bottom-gate bias control for low-voltage memory operations of charge-trap memory thin film transistors using oxide semiconductors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |