JP2010205765A

JP2010205765A - 自己整合半導体トランジスタの製造方法

Info

Publication number: JP2010205765A
Application number: JP2009046403A
Authority: JP
Inventors: Hiroyuki Okada; 裕之岡田; Shigeki Naka; 茂樹中
Original assignee: Toyama University
Current assignee: Toyama University
Priority date: 2009-02-27
Filing date: 2009-02-27
Publication date: 2010-09-16

Abstract

【課題】
高速応答性が良く高密度化が容易であり、かつ高性能な薄膜トランジスタの製造方法を提供することを目的とする。
【解決手段】
本発明方法で製造される薄膜トランジスタは、半導体活性層として酸化物半導体を用いることで、従来フレキシブル基板上に形成されてきた有機半導体より高い電子移動度を実現する。また、半導体層が最初からフレキシブル基板等の上に形成された基板を利用し、ゲート電極と絶縁膜をパターニングし、アンダーカットを生じさせ、その後、ソース、ドレイン電極を蒸着形成し、リフトオフすることを特徴とする。
【選択図】図２

Description

本発明は、トップゲート形自己整合トランジスタとその製造方法に関する。

従来、ガラス基板上にアモルファスシリコンやポリシリコンなどを成膜した薄膜トランジスタ（ＴＦＴ）が、液晶ディスプレイのドライバ等に応用されている。このような薄膜トランジスタにおいては、アモルファスシリコン等を４００〜５００℃程度の比較的低い成膜温度で形成可能なことから、比較的融点が低い安価なガラスが基板として使用されている。

一方、大面積化可能、超薄型、軽量、フレキシブル化を図る場合、半導体材料として酸化物半導体を選択することが出来る。酸化物半導体材料としては、例えば、細野らによる論文（非特許文献１）に開示されているような非晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ（ａ−ＩＧＺＯ）半導体などがある。また、薄膜トランジスタの集積回路試作も実施されており、伝搬遅延時間０.２４μｓ／ｓｔａｇｅの性能や、有機ＥＬ素子駆動に用いた例も報告されている（非特許文献２）。

さらに、大面積化が可能、超薄型、軽量、フレキシブルの特徴を有するフレキシブルエレクトロニクス技術においては、電子回路を形成する薄膜トランジスタをフレキシブル基板上に形成する技術の開発が行われている。そのスイッチングデバイスとしては、これまで有機半導体を用いたトランジスタが有力候補として検討され、現在低分子有機材料系ペンタセンを中心に検討が進められている。

この有機薄膜トランジスタの構造は、例えばプラスチックからなる基板の上面に長方形状のゲート電極が形成され、その上にゲート絶縁膜を挟んでソース電極およびドレイン電極が形成され、さらにその上に有機半導体が形成されている。このような薄膜トランジスタにおいては、ソース電極とドレイン電極がスクリーン印刷によって形成されるが、スクリーン印刷においては、ソース電極とドレイン電極およびゲート電極の位置合わせ精度が悪いことを考慮し、電極の重なりが大きく設計される。そのため、電極間の静電容量が大きく、薄膜トランジスタの応答速度が悪くなるものであった。

このような問題を解決する方法として、特許文献１〜３及び非特許文献３〜６に開示されているように、背面露光により自己整合的に素子を形成する方法が提案されている。また、特許文献４には、ゲート電極をマスクとして自己整合的に絶縁膜を形成した薄膜トランジスタとその製造方法が開示されている。特許文献１、２や非特許文献３には、アモルファスシリコン（ａ−Ｓｉ）を用いた薄膜トランジスタの製造方法が開示され、特許文献３、４には、酸化物半導体を用いた例が開示されている。さらに、特許文献４及び非特許文献４には、有機半導体を用いて薄膜トランジスタを形成した例が開示されている。非特許文献５には、透明酸化物半導体を用い、背面露光法により自己整合化したボトムゲート−トップコンタクト形トランジスタが、そして非特許文献６には、透明酸化物半導体を用い、背面露光法により自己整合化したトップゲート−ボトムコンタクト形トランジスタが例示されている。

また、非特許文献７には、ガラス基板上にａ−Ｓｉ／絶縁膜／ｎ+ ａ−Ｓｉを堆積した後、ゲート電極上にパターンを設け、それによりｎ+ ａ−Ｓｉ、及び絶縁膜を加工し、更にソース、ドレイン電極を蒸着リフトオフし、最後にソース、ドレインとゲートの間のオフセットのａ−Ｓｉ部にPを高温イオン注入することでトランジスタを作成する自己整合法が提案されている。

特開昭５８−３３８７２号公報特開昭６４−７２１６３号公報特開２００６−２８６７１９号公報特開２００７−２２０８１７号公報

Japanese Journal of AppliedPhysics, vol.45, No.5B, pp.4303-4308 (2006) Journal of Society forInformation Display, vol.15, No.11, pp.915-921 (1997) IEEE Electron Device Letters,vol.EDL-3, No. 7, JULY pp.187-189 (1982) Japanese Journal of AppliedPhysics, vol.43, No.4B, pp.2323-2325 (2004) Ext. Abstr. Solid State Device and Materials, 1046 G-8-2 (2008). International Meeting onInformation Display/ International Display Manufacturing Conference/AsiaDisplay ’98, 25-4 (2008) Electronics Letters, vol.21,pp.633-634 (1985) (2008)

上記した特許文献１〜３及び非特許文献３〜６の薄膜トランジスタの構造においては、背面露光が必要である。背面露光は、露光時の基板の透明性の観点より基板材料が限定され、不透明基板上や配線などが下部に形成された場合には、自己整合的なパターニングが出来ないという問題がある。また、非特許文献７の薄膜トランジスタでは、背面露光は不要であるが、イオン注入装置によるオフセット部の低抵抗化を必要である。さらに、トランジスタの高性能化を考えると、アライメントマージンの増大によるトランジスタ占有面積の増大が、ディスプレイパネルの開口率向上に影響し、集積回路のチップ面積増大に繋がり、ディスプレイパネルの高精細化や開口率の向上の妨げとなっている。また、上記した従来の構造のトランジスタの寄生容量が、トランジスタのスイッチング特性の向上の妨げとなっていた。

本発明は、上記問題に鑑みて成されたもので、トランジスタの素子形成にゲートエッチング時のアンダーカットを利用することでソース電極、ドレイン電極のリフトオフを容易とする自己整合技術を用い、かつ最初の基板上に形成された酸化物半導体層を用いることで、最初から酸化物半導体層が形成されたフィルムを購入すればプロセスとして酸化物半導体の堆積無しにトランジスタ作製が可能となる。

本発明では、半導体活性層として酸化物半導体を用いることで、従来フレキシブル基板上に形成されてきた有機半導体より高い電子移動度を実現する。かつ半導体層が最初からフレキシブル基板上に形成されたフィルム基板を利用し、ゲート電極と絶縁膜をパターニングし、アンダーカットを生じさせ、その後、ソース、ドレイン電極を蒸着形成し、リフトオフすることを特徴とした薄膜トランジスタとその製造方法を提供するものである。
本発明において、基板、酸化物半導体、絶縁膜、ゲート電極、ソース電極、ドレイン電極の１つまたは複数について透明であるものを用いることができる。

本発明により製造される薄膜トランジスタは、従来のフレキシブル基板上に形成された薄膜トランジスタと比較して、応答性が良く、高密度化され、高性能である。

従来のアモルファスシリコン系で試作されたトップゲート自己整合トランジスタの構造概念図である。本発明に係る自己整合酸化物半導体トランジスタのプロセス工程図である。試作により得られたトランジスタ特性である。

以下、この発明の一実施形態について、図面を基にして説明する。
第１図に、非特許文献７に示されるａ−Ｓｉ自己整合トランジスタのプロセス説明図を示す。図中には、下部よりガラス基板１、アモルファスシリコン１１、絶縁膜１２、ｎ+アモルファスシリコンゲート１３、スペーサ１４、フォトレジスト１５、ソース電極１６、そしてイオン注入されたアモルファスシリコン１７が形成されている。フォトレジスト１５をマスクとしてスペーサ１４を加工し、その後フォトレジストを除去し、スペーサ１４をマスクとして、ゲート１３、絶縁膜１２を加工する。その後、２００Å程度の薄いソース電極１６を蒸着し、スペーサ１４をリフトオフすることでゲート−ソース間に０．３〜０．５μｍの隙間を持たせ、自己整合的にゲート−ソース間が形成可能となる。このとき、このギャップは不純物層を含まないため高抵抗状態となる。そこで、基板温度を２５０℃程度に上昇させながら、Ｐイオンを注入するホットイオン注入を行う。このときのイオン注入量は１０^１５ｃｍ^-２程度と多く、多量の不純物が注入される反面、アモルファスシリコンの隣接間原子やボンドをターミネートする水素等の結合種を切ってしまう。そこで、水素中でアニールを行うことで、隙間のアモルファスシリコンを、ｎ^＋層として活性化させる。これにより、自己整合アモルファスシリコントランジスタが完成する。前述のように、本トランジスタでは、イオン注入を用いることで低抵抗化を図っており、プロセスコストの増大につながる可能性があった。

続いて、本実施形態による自己整合トップゲート形酸化物半導体トランジスタのプロセス概略図の例を図２に示す。先ず、ガラスまたはポリエチレンテレフタレート、ポリエチレンナフタレート、ポリイミドなどのプラスチックのフレキシブル基板１の上に酸化物半導体２を形成する。酸化物半導体としては、ＩＧＺＯやＩＺＯ等が使用可能である。その上にフォトレジストを全面コートした後、リソグラフィによりパターニングを行うことで、フォトレジストパターン６１を得る（図２(a)）。本フォトレジストパターンを用い、酸化半導体２をエッチングする（図２(b)）。次に、絶縁膜４、ゲート電極３を堆積する（図２(c)）。

続いて、フォトレジストをコート、パターニングし、フォトレジストパターン６２を得る（図２(d)）。その後、フォトレジストパターン６２を用い、ゲート電極３１、絶縁膜４１をパターニングする（図２(e))。このとき、ウエットエッチングやドライエッチング等のプロセスが適用可能であるが、エッチング時にアンダーカットが入る条件を採用することで、後の自己整合プロセスが可能となる。次に、ソース、ドレイン電極５を形成する（図２(f)）。そして、リフトオフを行う（図２(g)）。最後に、フォトレジストパターン６３をパターニング形成し（図２(h)）、ソース、ドレイン電極５１のエッチング後、フォトレジストパターン６３を除去する。これにより、酸化物半導体を用いたトップゲート型の薄膜トランジスタ構造が完成する。

この実施形態の薄膜トランジスタによれば、上記実施形態と同様の効果を有し、さらに、トップゲート型の薄膜トランジスタは、半導体層４０の上部にゲート絶縁膜を設ける構造を有するので、半導体層４０の上部の結晶性の良好な領域を活性層として用いることができる。
なお、この発明方法で製造される薄膜トランジスタは、上記実施形態に限定されるものではなく、半導体は、金属酸化物以外のセラミックス半導体やその他半導体を利用することも可能である。また、各部材の形状や素材など適宜変更可能である。

以下に、図２に示すプロセスにより、酸化物半導体を用いて製造した自己整合型の薄膜トランジスタの、ドレイン電流−ドレイン電圧特性（図３）を示す。使用した半導体はＩＺＯ（出光興産製）４００Åである。スパッタ時に、Ａｒ：Ｏ_２＝９５：５とすることで、Ａｒのみでスパッタすると導電膜となるＩＺＯを半導体化した。絶縁膜は、Ｔａ_２Ｏ_５１０００Å、ゲートはＡｌ
５００Å／Ｃｒ１００Å、そしてソース、ドレイン電極はＭｏ５００Åである。これより、トランジスタの移動度として７．８ｃｍ^２／Ｖｓが得られた。
本特性より、自己整合プロセスを導入して、優れた特性の酸化物半導体による薄膜トランジスタの動作を確認することができた。

本発明方法により製造されるトランジスタを用いることで、従来のフレキシブル基板上に形成されるトランジスタと比較して高性能の特徴を持つトランジスタが実現できる。

１ガラス基板
１１アモルファスシリコン
１２絶縁膜
１３ｎ+アモルファスシリコンゲート
１４スペーサ
１５フォトレジスト
１６ソース電極
１７イオン注入されたアモルファスシリコン
２酸化物半導体
３ゲート
４絶縁膜
５、５１ソース−ドレイン電極
６１、６２、６３フォトレジストパターン

Claims

基板上に、酸化物半導体の半導体層を形成した後、絶縁膜及びゲート電極膜を形成し、その後パターンを用いることでゲート電極、及び絶縁膜をパターニングし、アンダーカットを生じさせ、その後、ソース電極、ドレイン電極を形成し、リフトオフすること、を特徴とした薄膜トランジスタの製造方法
基板が、ガラス基板またはフレキシブル基板である請求項２の薄膜トランジスタの製造方法
基板、酸化物半導体、絶縁膜、ゲート電極、ソース電極、ドレイン電極の１つまたは複数が透明である請求項１または２の薄膜トランジスタの製造方法