JP2009206388A - 薄膜トランジスタとその製造方法 - Google Patents
薄膜トランジスタとその製造方法 Download PDFInfo
- Publication number
- JP2009206388A JP2009206388A JP2008049196A JP2008049196A JP2009206388A JP 2009206388 A JP2009206388 A JP 2009206388A JP 2008049196 A JP2008049196 A JP 2008049196A JP 2008049196 A JP2008049196 A JP 2008049196A JP 2009206388 A JP2009206388 A JP 2009206388A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film transistor
- self
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】透光性のある透明基板32と、透明基板32上に形成された不透明なゲート電極34を有する。不透明なゲート電極34と相補的に対向するように自己整合して形成されたソース電極42及びドレイン電極44を備える。ゲート電極34と、ソース電極42及びドレイン電極44間に、透光性のゲート絶縁膜36及び透明半導体層40を備える。
【選択図】図1
Description
34 ゲート電極
36 ゲート絶縁膜
38 透明半導体薄膜
40 透明半導体層
42 ソース電極
44 ドレイン電極
50,54 フォトレジストパターン
Claims (6)
- 透光性のある透明基板と、この透明基板上に形成された不透明な電極と、この不透明な電極と相補的に対向するように自己整合して形成された他方の電極と、前記各電極間に位置した透光性の絶縁膜及び透明半導体層とを備えたことを特徴とする薄膜トランジスタ。
- 前記不透明な電極はゲート電極であり、前記他方の電極は、ソース電極及びドレイン電極であり、前記ソース電極及びドレイン電極の間隔が、前記ゲート電極の幅と自己整合的に形成されたものである請求項1記載の薄膜トランジスタ。
- 前記不透明な電極は、ソース電極及びドレイン電極であり、前記他方の電極は、前記ソース電極及びドレイン電極の間隔に対応して自己整合的に形成されたゲート電極である請求項1記載の薄膜トランジスタ。
- 透光性のある透明基板上に不透明な電極を所定の形状で形成し、この不透明な電極に重ねて透光性の絶縁膜及び透明半導体層を積層し、その上に前記不透明な電極に相補的に対向するように、自己整合させて他方の電極を形成することを特徴とする薄膜トランジスタの製造方法。
- 前記不透明な電極はゲート電極であり、このゲート電極に重ねて、前記絶縁膜及び透明半導体層を積層し、前記ゲート電極に対応したフォトレジストパターンを形成し、このフォトレジストパターンを含む一面に電極材料を積層し、この後、前記フォトレジストパターンを除去して前記フォトレジストパターン上の前記電極材料をリフトオフし、前記ゲート電極に対応したソース電極及びドレイン電極を自己整合的に形成する請求項4記載の薄膜トランジスタの製造方法。
- 前記不透明な電極はソース電極及びドレイン電極であり、このソース電極及びドレイン電極に重ねて、前記透明半導体層と前記絶縁膜を順に積層して所定形状に形成し、前記ソース電極及びドレイン電極に対応したフォトレジストパターンを形成し、このフォトレジストパターンを含む一面に電極材料を積層し、この後、前記フォトレジストパターンを除去して前記フォトレジストパターン上の前記電極材料をリフトオフし、前記ソース電極及びドレイン電極間の間隔に対応したソース電極及びドレイン電極を自己整合的に形成する請求項4記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008049196A JP2009206388A (ja) | 2008-02-29 | 2008-02-29 | 薄膜トランジスタとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008049196A JP2009206388A (ja) | 2008-02-29 | 2008-02-29 | 薄膜トランジスタとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009206388A true JP2009206388A (ja) | 2009-09-10 |
Family
ID=41148348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008049196A Pending JP2009206388A (ja) | 2008-02-29 | 2008-02-29 | 薄膜トランジスタとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009206388A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011043162A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
JP2011139054A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
WO2011111522A1 (en) * | 2010-03-08 | 2011-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR20140066878A (ko) * | 2012-11-23 | 2014-06-03 | 한국전자통신연구원 | 자기 정렬 박막 트랜지스터 및 그 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6379379A (ja) * | 1986-09-22 | 1988-04-09 | Fujitsu Ltd | 自児整合型薄膜トランジスタの製造方法 |
JPH0273331A (ja) * | 1988-09-09 | 1990-03-13 | Fujitsu Ltd | 薄膜トランジスタマトリクス |
JPH0629318A (ja) * | 1992-07-07 | 1994-02-04 | Nec Corp | 薄膜トランジスタの製造方法 |
JP2006165527A (ja) * | 2004-11-10 | 2006-06-22 | Canon Inc | 電界効果型トランジスタ |
JP2006286719A (ja) * | 2005-03-31 | 2006-10-19 | Toppan Printing Co Ltd | 薄膜トランジスタの製造方法 |
-
2008
- 2008-02-29 JP JP2008049196A patent/JP2009206388A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6379379A (ja) * | 1986-09-22 | 1988-04-09 | Fujitsu Ltd | 自児整合型薄膜トランジスタの製造方法 |
JPH0273331A (ja) * | 1988-09-09 | 1990-03-13 | Fujitsu Ltd | 薄膜トランジスタマトリクス |
JPH0629318A (ja) * | 1992-07-07 | 1994-02-04 | Nec Corp | 薄膜トランジスタの製造方法 |
JP2006165527A (ja) * | 2004-11-10 | 2006-06-22 | Canon Inc | 電界効果型トランジスタ |
JP2006286719A (ja) * | 2005-03-31 | 2006-10-19 | Toppan Printing Co Ltd | 薄膜トランジスタの製造方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011043162A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
US9209310B2 (en) | 2009-10-09 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
JP2015146451A (ja) * | 2009-10-09 | 2015-08-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9324881B2 (en) | 2009-12-04 | 2016-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8927349B2 (en) | 2009-12-04 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2011139054A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US11728437B2 (en) | 2009-12-04 | 2023-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor layer containing a c-axis aligned crystal |
US10861983B2 (en) | 2009-12-04 | 2020-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor layer containing a c-axis aligned crystal |
US9735284B2 (en) | 2009-12-04 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor |
US10014415B2 (en) | 2009-12-04 | 2018-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device has an oxide semiconductor layer containing a C-axis aligned crystal |
US10505049B2 (en) | 2009-12-04 | 2019-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device has an oxide semiconductor layer containing a c-axis aligned crystal |
US11342464B2 (en) | 2009-12-04 | 2022-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising first and second insulating layer each has a tapered shape |
US8530944B2 (en) | 2010-03-08 | 2013-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2011111522A1 (en) * | 2010-03-08 | 2011-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR20140066878A (ko) * | 2012-11-23 | 2014-06-03 | 한국전자통신연구원 | 자기 정렬 박막 트랜지스터 및 그 제조 방법 |
KR102086626B1 (ko) * | 2012-11-23 | 2020-03-11 | 한국전자통신연구원 | 자기 정렬 박막 트랜지스터 및 그 제조 방법 |
US9252241B2 (en) | 2012-11-23 | 2016-02-02 | Electronics And Telecommunications Research Institute | Self-aligned thin film transistor and fabrication method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101126798B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US10109647B2 (en) | MOTFT with un-patterned etch-stop | |
US7863607B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
US8895979B2 (en) | Vertical thin-film transistor structure of display panel and method of fabricating the same | |
JP5775253B2 (ja) | 薄膜トランジスタ基板とその製造方法 | |
US7800177B2 (en) | Thin film transistor plate and method of fabricating the same | |
TWI549293B (zh) | 含有氧化物薄膜電晶體的平板顯示裝置及其製造方法 | |
WO2016165186A1 (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
WO2016165187A1 (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
JP2007081362A (ja) | 透明薄膜トランジスタ及びその製造方法 | |
WO2016165185A1 (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
WO2019109748A1 (zh) | 阵列基板及其制备方法、显示装置 | |
JP2009010348A (ja) | チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法 | |
WO2017215075A1 (zh) | 一种阵列基板及其制备方法 | |
KR20170119294A (ko) | 완전 자기-정렬된 듀얼-게이트 박막 트랜지스터를 제조하기 위한 방법 | |
JP2010205765A (ja) | 自己整合半導体トランジスタの製造方法 | |
WO2017219412A1 (zh) | 顶栅型薄膜晶体管的制作方法 | |
TWI495110B (zh) | 顯示面板及其製作方法 | |
WO2016123979A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
JP2009206388A (ja) | 薄膜トランジスタとその製造方法 | |
US9178024B2 (en) | Thin film transistor display panel and manufacturing method thereof | |
TWI528564B (zh) | 薄膜電晶體及其製作方法 | |
CN107946195B (zh) | 制备双栅氧化物半导体薄膜晶体管的方法 | |
JP6209918B2 (ja) | 薄膜トランジスタ、及び薄膜トランジスタの製造方法 | |
WO2015172472A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20110217 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20130206 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130213 |
|
A521 | Written amendment |
Effective date: 20130415 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130827 |