JP2006286719A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2006286719A JP2006286719A JP2005101404A JP2005101404A JP2006286719A JP 2006286719 A JP2006286719 A JP 2006286719A JP 2005101404 A JP2005101404 A JP 2005101404A JP 2005101404 A JP2005101404 A JP 2005101404A JP 2006286719 A JP2006286719 A JP 2006286719A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- drain electrode
- source electrode
- forming
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】本発明の薄膜トランジスタの製造方法は、透明絶縁基板上にゲート電極を形成する工程と、前記透明絶縁基板と前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、半導体層を形成する工程と、レジストを塗布する工程と、裏露光によって前記ゲート電極に自己整合したレジストパターンを形成する工程と、ソース電極とドレイン電極を形成する工程と、レジストを除去する工程とを少なくとも有する薄膜トランジスタの製造方法であって、前記ソース電極とドレイン電極を形成する工程が、金属ナノ粒子を含む液体を塗布する工程を含む。
【選択図】 図1
Description
また、電子ペーパーやRFIDタグなどに対応させるため、フレキシブル化、低コスト化、さらに軽量化などの観点から、電子回路を形成する薄膜トランジスタをフレキシブル基板上に形成する、有機半導体を用いたデバイスの開発が行われている。
この有機半導体や酸化物半導体を用いた薄膜トランジスタにおいては、成膜温度を室温から200度程度に低減できることから、プラスチック基板を用いた薄膜トランジスタが製造可能になり、軽量かつフレキシブルな論理回路の製造が期待されている。
また、印刷法を用いた電極の形成においては、導電性高分子や金属コロイド溶液などを用いた電極パターンの形成に関する開発も行われている(非特許文献2)。
ところが、このような方法においては、蒸着という真空プロセスが必要であり、生産コストが上がるという問題があった。また、レジストパターンを逆テーパ状に形成しないと、ソース電極やドレイン電極となる膜と除去する膜が連結してしまい、リフトオフが困難になるという問題があった。
Science vo1.265、1684(1994) Thin Solid Films Vol.438、279(2003) Japanese Journal of Applied Physics Vol.43,No.4B,2323(2004)
本発明の薄膜トランジスタの製造方法は、透明絶縁基板上にゲート電極を形成する工程と、前記透明絶縁基板と前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、半導体層を形成する工程と、レジストを塗布する工程と、裏露光によって前記ゲート電極に自己整合したレジストパターンを形成する工程と、ソース電極とドレイン電極を形成する工程と、レジストを除去する工程とを少なくとも有する薄膜トランジスタの製造方法であって、前記ソース電極とドレイン電極を形成する工程が、金属ナノ粒子を含む液体を塗布する工程を含むことを特徴とする。
また、本発明の薄膜トランジスタの製造方法は、前記裏露光によってソース電極形成部とドレイン電極形成部とを作成する工程と、前記ソース電極形成部と前記ドレイン電極形成部に前記金属ナノ粒子を含む液体を塗布する工程とを含むことを特徴とする。
かかる方法によれば、表露光を使用せずに、裏露光のみでソース電極形成部とドレイン電極形成部とを製造することができる。
また、本発明の薄膜トランジスタの製造方法は、前記金属ナノ粒子を含む液体の溶媒の主成分が水であることを特徴とする。
かかる方法によれば、レジスト上に塗布された金属ナノ粒子を含む液体がより確実にゲート絶縁膜上に流出する。この場合、疎水性のレジストを用いることが好ましい。
かかる方法によれば、レジストパターン上に塗布された金属ナノ粒子を含む液体がより確実にソース電極形成部とドレイン電極形成部に流出し、ソース電極とドレイン電極を形成することができる。
また、蒸着のような高コストなプロセスを用いずに、しかも、レジストを逆テーパ形状にしなくても、蒸着リフトオフと同様にゲートに自己整合したソース電極およびドレイン電極を形成できる。
図1の薄膜トランジスタを製造するための本発明の第1の実施形態を、以下に説明する。
尚、図1の薄膜トランジスタ30は、透明絶縁基板1の上面に長方形状のゲート電極2が形成され、絶縁基板1とゲート電極2がゲート絶縁膜3で覆われている。ゲート絶縁膜3の上面には、長方形状のソース電極4およびドレイン電極5が形成され、ソース電極4とドレイン電極5の間隙が半導体層6で覆われている。
次に、金属ナノ粒子を含有する液体を、ソース電極形成部4aとチャネル部8とドレイン電極形成部5aを包含するパターンを用いてフレキソ印刷すると、液体はレジストパターン21に弾かれてゲート絶縁層上に流出する(図2(e))。ここで、低温(100℃程度)で仮焼成してソース電極4とドレイン電極5を仮形成した後、剥離液に浸けてレジストパターン21を除去する(図2(f))。その後、150℃程度の本焼成を行うことにより、ソース電極4とドレイン電極5を低抵抗化する。最後に、半導体層6を形成する(図2(g))。
本発明の製造方法では、レジストパターン21が順テーパであってもソース電極およびドレイン電極を形成できる。
ソース電極形成部とはソース電極が形成される領域であり、ドレイン電極形成部とはドレイン電極が形成される領域である。また、チャネル部とは、平面視的配置においてソース電極4とドレイン電極5の間の領域であって、半導体層が形成される領域である。
図1の薄膜トランジスタを製造するための本発明の第2の実施形態を、以下に説明する。
図3に示すように、第2の実施形態の製造方法は、透明絶縁基板1の上面に長方形状のゲート電極2を形成し(図3(a))、透明絶縁基板1とゲート電極2を覆うようにゲート絶縁膜3を形成し、ゲート絶縁膜3の上面にポジレジスト20を形成する(図3(b))。ここで、マスク10を用いた表パターン露光とマスク11を用いた裏パターン露光(図3(c))および現像によって、ゲート電極2に自己整合したレジストパターン21およびソース電極形成部4aとドレイン電極形成部5aを囲うレジストパターン22,23を残す(図3(d))。
また、レジストパターン22,23は、表露光パターンで形成する方が精度良く形成できるが、裏露光の遮光部のみで形成してもよい。
図4の薄膜トランジスタを製造するための本発明の第3の実施形態を、以下に説明する。
尚、図4の薄膜トランジスタ31は、透明絶縁基板1の上面にゲート電極2およびゲート配線7が形成され、透明絶縁基板1とゲート電極2とゲート配線7がゲート絶縁膜3で覆われている。ゲート絶縁膜3の上面には、半導体層6が形成され、半導体層6の上面には、ソース電極4およびドレイン電極5が形成されている。ソース電極4は円形に形成され、ドレイン電極5は、長方形の中心を円形にくり抜いた形状に形成されている。ゲート電極2は、等幅リング状に形成され、外周円上の一部にゲート配線7が連結されている。平面視的配置において、ソース電極4とドレイン電極5の間にゲート電極2が形成されているとともに、各電極の中心位置は略一致するように形成されている。
尚、レジストパターン21の形状(順テーパまたは逆テーパ)や幅の広狭などは、露光条件や現像条件によって制御することが可能である。
図4の薄膜トランジスタを製造するための本発明の第4の実施形態を、以下に説明する。
図6に示すように、透明絶縁基板1の上面に、等幅リング状のゲート電極2およびゲート配線7を形成し(図6(a))、その上にゲート絶縁膜3、半導体層6およびポジレジスト20を順次形成する(図6(b))。ここで、マスク10を用いた表パターン露光とマスク11を用いた裏パターン露光(図6(c))および現像によって、ゲート電極2に自己整合したレジストパターン21およびレジストパターン23を残す(図6(d))。
尚、レジストパターン21の形状(順テーパまたは逆テーパ)や幅の広狭などは、露光条件や現像条件によって制御することが可能である。
図7の薄膜トランジスタを製造するための本発明の第5の実施形態を、以下に説明する。
尚、図7の薄膜トランジスタ32は、透明絶縁基板1の上面にゲート電極2およびゲート配線7が形成され、絶縁基板1とゲート電極2とゲート配線7がゲート絶縁膜3で覆われている。ゲート絶縁膜3の上面には、ソース電極4とドレイン電極5と半導体層6が形成されている。ソース電極4は円形に形成され、ドレイン電極5は、長方形の中心を円形にくり抜いた形状に形成されている。ゲート電極2は、等幅リング状に形成され、外周円上の一部にゲート配線7が連結されている。ソース電極4とドレイン電極5の間には半導体層6が形成されている。半導体層6はゲート電極2と重なるように配置されている。すなわち、平面視的配置において、ソース電極4とドレイン電極5の間にゲート電極2が形成されていることになり、各電極の中心位置は略一致するように形成されている。
尚、レジストパターン21の形状(順テーパまたは逆テーパ)や幅の広狭などは、露光条件や現像条件によって制御することが可能である。
また、レジストとしては、疎水性を有するものが好ましく、水による接触角が大きければ大きいほど良いが、30°以上のものが使用可能である。例えばノボラック系ポジレジストは、水による接触角が40°〜80°程度であり、充分使用可能である。撥水剤(例えばシリコーン系やフッ素系)を混合して、接触角を90°以上にすると、さらに望ましい。また、下地層の水による接触角がレジスト20の水による接触角よりも小さいことが必要である。
本発明の第1の実施例について、図2を用いて説明する。基板1として、厚さ100μmのポリエチレンテレフタレート(PET)を用意し、Alをスパッタ成膜、フォトリソおよびエッチングによって長方形のゲート電極2を作製した(図2(a))。厚さは100nm、ゲート長さは300μm、幅は5μmとした。次に、スピンコートおよび焼成によってエポキシからなるゲート絶縁膜3およびポジレジスト20を成膜した(図2(b))。ゲート絶縁膜3の厚さは500nm、ポジレジスト20の厚さは5μmとした。
本発明の第2の実施例について、図3を用いて説明する。基板1として、厚さ100μmのポリエチレンテレフタレート(PET)を用意し、Alをスパッタ成膜、フォトリソおよびエッチングによって長方形のゲート電極2を作製した(図3(a))。厚さは100nm、ゲート長さは300μm、幅は5μmとした。次に、スピンコートおよび焼成によってエポキシからなるゲート絶縁膜3およびポジレジスト20を成膜した(図3(b))。ゲート絶縁膜3の厚さは500nm、ポジレジスト20の厚さは5μmとした。
本発明の第3の実施例について、図5を用いて説明する。基板1として、厚さ100μmのポリエチレンテレフタレート(PET)を用意し、Alをスパッタ成膜、フォトリソおよびエッチングによってリング状のゲート電極2およびゲート配線7を作製した(図5(a))。ゲート電極の厚さは100nm、外径は300μm、内径は290μmとした。次に、スパッタによってゲート絶縁膜3としてSiO2、半導体層6としてInGaZnO4を成膜し、スピンコートによってポジレジスト20を成膜した(図5(b))。ゲート絶縁膜3の厚さは500nm、半導体層6の厚さは200nm、およびレジスト20の厚さは5μmとした。
本発明の第4の実施例について、図6を用いて説明する。基板1として、厚さ100μmのポリエチレンテレフタレート(PET)を用意し、Alをスパッタ成膜、フォトリソおよびエッチングによってリング状のゲート電極2を作製した(図7(a))。ゲート電極の厚さは100nm、外径は300μm、内径は290μmとした。
次に、スパッタによってゲート絶縁膜3としてSiO2、半導体層6としてInGaZnO4を成膜し、スピンコートによってポジレジスト20を成膜した(図7(b))。ゲート絶縁膜3の厚さは500nm、半導体層6の厚さは200nm、レジスト20の厚さは5μmとした。
本発明の第5の実施例について、図8を用いて説明する。基板1として、厚さ100μmのポリエチレンテレフタレート(PET)を用意し、Alをスパッタ成膜、フォトリソおよびエッチングによってリング状のゲート電極2およびゲート配線7を作製した(図8(a))。ゲート電極の厚さは100nm、外径は300μm、内径は290μmである。
Claims (6)
- 透明絶縁基板上にゲート電極を形成する工程と、前記透明絶縁基板と前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、半導体層を形成する工程と、レジストを塗布する工程と、裏露光によって前記ゲート電極に自己整合したレジストパターンを形成する工程と、ソース電極とドレイン電極を形成する工程と、レジストを除去する工程とを少なくとも有する薄膜トランジスタの製造方法であって、
前記ソース電極とドレイン電極を形成する工程が、金属ナノ粒子を含む液体を塗布する工程を含むことを特徴とする薄膜トランジスタの製造方法。 - 前記ソース電極と前記ドレイン電極を形成する工程が、フレキソ印刷する工程を含むことを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
- 前記裏露光によってソース電極形成部とドレイン電極形成部とを作成する工程と、前記ソース電極形成部と前記ドレイン電極形成部に前記金属ナノ粒子を含む液体を塗布する工程とを含むことを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
- 前記金属ナノ粒子を含む液体を塗布する工程が、ディスペンス工程またはインクジェット工程であることを特徴とする請求項3に記載の薄膜トランジスタの製造方法。
- 前記金属ナノ粒子を含む液体の溶媒の主成分が水であることを特徴とする請求項1から4の何れか一項に記載の薄膜トランジスタの製造方法。
- ソース電極形成部とドレイン電極形成部との境界部分にレジストパターンを形成し、その上から前記金属ナノ粒子を含む液体を前記ソース電極形成部と前記ドレイン電極形成部を含むように塗布し、前記レジストパターンの前記液体を弾く力を利用して前記液体を前記ソース電極形成部と前記ドレイン電極形成部に区分けしてソース電極とドレイン電極を形成することを特徴とする請求項1から5の何れか一項に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005101404A JP4984416B2 (ja) | 2005-03-31 | 2005-03-31 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005101404A JP4984416B2 (ja) | 2005-03-31 | 2005-03-31 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006286719A true JP2006286719A (ja) | 2006-10-19 |
JP4984416B2 JP4984416B2 (ja) | 2012-07-25 |
Family
ID=37408331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005101404A Expired - Fee Related JP4984416B2 (ja) | 2005-03-31 | 2005-03-31 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4984416B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008109039A (ja) * | 2006-10-27 | 2008-05-08 | Iwate Univ | 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法 |
JP2009206388A (ja) * | 2008-02-29 | 2009-09-10 | Toyama Univ | 薄膜トランジスタとその製造方法 |
US8164256B2 (en) | 2006-12-05 | 2012-04-24 | Canon Kabushiki Kaisha | Display apparatus using oxide semiconductor and production method thereof |
JP2013218337A (ja) * | 2013-04-25 | 2013-10-24 | Semiconductor Energy Lab Co Ltd | 表示装置、表示モジュール、及び電子機器 |
US8780307B2 (en) | 2006-10-31 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
JP2015052789A (ja) * | 2008-11-07 | 2015-03-19 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2015097294A (ja) * | 2009-10-16 | 2015-05-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020025147A (ja) * | 2009-12-04 | 2020-02-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020115557A (ja) * | 2008-08-08 | 2020-07-30 | 株式会社半導体エネルギー研究所 | トランジスタ |
Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175233A (ja) * | 1991-12-25 | 1993-07-13 | Fujitsu Ltd | 液晶装置の製造方法 |
JPH0629318A (ja) * | 1992-07-07 | 1994-02-04 | Nec Corp | 薄膜トランジスタの製造方法 |
JPH07254714A (ja) * | 1995-02-15 | 1995-10-03 | Hitachi Ltd | 液晶表示装置 |
JPH08162477A (ja) * | 1994-12-02 | 1996-06-21 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0936372A (ja) * | 1995-07-19 | 1997-02-07 | Sharp Corp | 半導体装置の製造方法 |
JPH1084115A (ja) * | 1996-09-09 | 1998-03-31 | Fujitsu Ltd | 薄膜トランジスタ、その製造方法及び液晶表示装置 |
JP2002164635A (ja) * | 2000-06-30 | 2002-06-07 | Seiko Epson Corp | 導電膜パターンの形成方法および電気光学装置、電子機器 |
JP2003098548A (ja) * | 2001-09-26 | 2003-04-03 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
JP2003158134A (ja) * | 2001-11-22 | 2003-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003258256A (ja) * | 2002-02-27 | 2003-09-12 | Konica Corp | 有機tft装置及びその製造方法 |
JP2004146430A (ja) * | 2002-10-22 | 2004-05-20 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法 |
JP2004158805A (ja) * | 2002-11-08 | 2004-06-03 | Asahi Kasei Corp | 有機半導体素子の製造方法及び有機半導体素子 |
JP2004241758A (ja) * | 2003-01-17 | 2004-08-26 | Advanced Lcd Technologies Development Center Co Ltd | 配線金属層の形成方法および配線金属層 |
JP2004273514A (ja) * | 2003-03-05 | 2004-09-30 | Konica Minolta Holdings Inc | 有機薄膜トランジスタおよびその製造方法 |
JP2004335572A (ja) * | 2003-05-01 | 2004-11-25 | Seiko Epson Corp | 塗布装置、薄膜形成装置、半導体装置の製造方法、電気光学装置、並びに電子機器 |
JP2005051199A (ja) * | 2003-07-17 | 2005-02-24 | Seiko Epson Corp | 薄膜トランジスタ、薄膜トランジスタの製造方法、電子回路、表示装置および電子機器 |
JP2005072528A (ja) * | 2003-08-28 | 2005-03-17 | Shin Etsu Chem Co Ltd | 薄層電界効果トランジスター及びその製造方法 |
JP2006269709A (ja) * | 2005-03-24 | 2006-10-05 | Hitachi Ltd | 有機薄膜トランジスタを有する半導体装置の製造方法 |
-
2005
- 2005-03-31 JP JP2005101404A patent/JP4984416B2/ja not_active Expired - Fee Related
Patent Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175233A (ja) * | 1991-12-25 | 1993-07-13 | Fujitsu Ltd | 液晶装置の製造方法 |
JPH0629318A (ja) * | 1992-07-07 | 1994-02-04 | Nec Corp | 薄膜トランジスタの製造方法 |
JPH08162477A (ja) * | 1994-12-02 | 1996-06-21 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH07254714A (ja) * | 1995-02-15 | 1995-10-03 | Hitachi Ltd | 液晶表示装置 |
JPH0936372A (ja) * | 1995-07-19 | 1997-02-07 | Sharp Corp | 半導体装置の製造方法 |
JPH1084115A (ja) * | 1996-09-09 | 1998-03-31 | Fujitsu Ltd | 薄膜トランジスタ、その製造方法及び液晶表示装置 |
JP2002164635A (ja) * | 2000-06-30 | 2002-06-07 | Seiko Epson Corp | 導電膜パターンの形成方法および電気光学装置、電子機器 |
JP2003098548A (ja) * | 2001-09-26 | 2003-04-03 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
JP2003158134A (ja) * | 2001-11-22 | 2003-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003258256A (ja) * | 2002-02-27 | 2003-09-12 | Konica Corp | 有機tft装置及びその製造方法 |
JP2004146430A (ja) * | 2002-10-22 | 2004-05-20 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法 |
JP2004158805A (ja) * | 2002-11-08 | 2004-06-03 | Asahi Kasei Corp | 有機半導体素子の製造方法及び有機半導体素子 |
JP2004241758A (ja) * | 2003-01-17 | 2004-08-26 | Advanced Lcd Technologies Development Center Co Ltd | 配線金属層の形成方法および配線金属層 |
JP2004273514A (ja) * | 2003-03-05 | 2004-09-30 | Konica Minolta Holdings Inc | 有機薄膜トランジスタおよびその製造方法 |
JP2004335572A (ja) * | 2003-05-01 | 2004-11-25 | Seiko Epson Corp | 塗布装置、薄膜形成装置、半導体装置の製造方法、電気光学装置、並びに電子機器 |
JP2005051199A (ja) * | 2003-07-17 | 2005-02-24 | Seiko Epson Corp | 薄膜トランジスタ、薄膜トランジスタの製造方法、電子回路、表示装置および電子機器 |
JP2005072528A (ja) * | 2003-08-28 | 2005-03-17 | Shin Etsu Chem Co Ltd | 薄層電界効果トランジスター及びその製造方法 |
JP2006269709A (ja) * | 2005-03-24 | 2006-10-05 | Hitachi Ltd | 有機薄膜トランジスタを有する半導体装置の製造方法 |
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008109039A (ja) * | 2006-10-27 | 2008-05-08 | Iwate Univ | 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法 |
US11372298B2 (en) | 2006-10-31 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
US11860495B2 (en) | 2006-10-31 | 2024-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
US8780307B2 (en) | 2006-10-31 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
US8964156B2 (en) | 2006-10-31 | 2015-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
US11592717B2 (en) | 2006-10-31 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
US10698277B2 (en) | 2006-10-31 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
US11016354B2 (en) | 2006-10-31 | 2021-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
US9829761B2 (en) | 2006-10-31 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
US8164256B2 (en) | 2006-12-05 | 2012-04-24 | Canon Kabushiki Kaisha | Display apparatus using oxide semiconductor and production method thereof |
US8541944B2 (en) | 2006-12-05 | 2013-09-24 | Canon Kabushiki Kaisha | Display apparatus using oxide semiconductor and production thereof |
JP2009206388A (ja) * | 2008-02-29 | 2009-09-10 | Toyama Univ | 薄膜トランジスタとその製造方法 |
JP2020115557A (ja) * | 2008-08-08 | 2020-07-30 | 株式会社半導体エネルギー研究所 | トランジスタ |
JP2015052789A (ja) * | 2008-11-07 | 2015-03-19 | 株式会社半導体エネルギー研究所 | 表示装置 |
US9847396B2 (en) | 2008-11-07 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9293545B2 (en) | 2008-11-07 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11239332B2 (en) | 2008-11-07 | 2022-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US10665684B2 (en) | 2008-11-07 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US10411102B2 (en) | 2008-11-07 | 2019-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2020188277A (ja) * | 2009-10-16 | 2020-11-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9959822B2 (en) | 2009-10-16 | 2018-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the liquid crystal display device |
US9368082B2 (en) | 2009-10-16 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the liquid crystal display device |
US10565946B2 (en) | 2009-10-16 | 2020-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the liquid crystal display device |
JP7072613B2 (ja) | 2009-10-16 | 2022-05-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2022109298A (ja) * | 2009-10-16 | 2022-07-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP7175411B2 (ja) | 2009-10-16 | 2022-11-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015097294A (ja) * | 2009-10-16 | 2015-05-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020025147A (ja) * | 2009-12-04 | 2020-02-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2013218337A (ja) * | 2013-04-25 | 2013-10-24 | Semiconductor Energy Lab Co Ltd | 表示装置、表示モジュール、及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP4984416B2 (ja) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4984416B2 (ja) | 薄膜トランジスタの製造方法 | |
US9202683B2 (en) | Printed material constrained by well structures and devices including same | |
JP6437574B2 (ja) | 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置 | |
US8785263B2 (en) | Thin-film transistor substrate and method of manufacturing the same | |
JP2009272523A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
KR20110036672A (ko) | 반도체 장치의 제조 방법 | |
JP6073880B2 (ja) | トップゲート型トランジスタの形成方法 | |
JP4622630B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2007103947A (ja) | 薄膜トランジスタおよび電子デバイスを製造するための方法 | |
JP5194526B2 (ja) | 薄膜トランジスタの製造方法、画素アレイの製造方法 | |
JP5810810B2 (ja) | トップゲート型アクティブマトリックス基板、およびその製造方法 | |
JP2007329351A (ja) | 細線状構造物集合体およびそれを備えた電子デバイス、それらの製造方法、および細線状構造物の配向方法 | |
KR101211216B1 (ko) | 금속배선의 제조 방법, 이를 이용해 형성된 평판 표시장치 및 이의 제조 방법 | |
JP2010283240A (ja) | 薄膜のパターニング方法、デバイス及びその製造方法 | |
JP2010080552A (ja) | トランジスタの製造方法 | |
JP2015233044A (ja) | 有機半導体素子の製造方法および有機半導体素子 | |
JP5071643B2 (ja) | 電子装置の製造方法 | |
US8652964B2 (en) | Method and apparatus for the formation of an electronic device | |
JP6649765B2 (ja) | 薄膜トランジスタ、及び薄膜トランジスタの製造方法 | |
US8435875B1 (en) | Method for forming T-shaped gate structure | |
US20080230771A1 (en) | Thin film transistor and method for manufacturing the same | |
JP2008153354A (ja) | 有機半導体パターンの形成方法および半導体装置の製造方法 | |
JP6612690B2 (ja) | 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器 | |
JP6627437B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
WO2007119795A1 (ja) | 電子デバイス、電子デバイスの製造方法及び有機el表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |