JP5810810B2 - トップゲート型アクティブマトリックス基板、およびその製造方法 - Google Patents
トップゲート型アクティブマトリックス基板、およびその製造方法 Download PDFInfo
- Publication number
- JP5810810B2 JP5810810B2 JP2011220160A JP2011220160A JP5810810B2 JP 5810810 B2 JP5810810 B2 JP 5810810B2 JP 2011220160 A JP2011220160 A JP 2011220160A JP 2011220160 A JP2011220160 A JP 2011220160A JP 5810810 B2 JP5810810 B2 JP 5810810B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- silver
- active matrix
- gate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
基材11は、トップゲート型アクティブマトリックス10の全体を支持する機能を果たすものであればいかなるものであってもよく、従来から用いられている基材を適宜選択して用いることができる。
ソース電極12は、データ配線19と接続されており、かつ銀または銀合金により形成されている。また、通常の場合、ソース電極12とドレイン電極13とは同じ材質により形成されることが多く、従ってドレイン電極13にあっても銀または銀合金により形成されることとなる。
一方で、ソース電極12と接続しているデータ配線19にあっても銀または銀合金により形成されている。ただし、当該データ配線19は、ソース電極12およびドレイン電極13と全く同じ材質で形成されていてもよく、銀または銀合金ではあるが、ソース電極12およびドレイン電極13とは異なる材料で形成されていてもよい。つまり、たとえばソース電極12、ドレイン電極13、およびデータ配線19がすべて銀により形成されていてもよく、ソース電極12およびドレイン電極13は銀で形成されており、データ配線19は銀合金により形成されていてもよい。
ここで、合金とは、単一の金属元素からなる純金属に対して、複数の金属元素からなるものを指す。したがって、銀合金とは、構成金属元素に銀を含むものであり、さらには、当該合金を構成する複数の金属元素の中で銀がもっとも多く含有されている合金のことを指す。
上記第2の方法において、上記導電性薄膜層をパターン状にエッチングする方法としては、上記導電性薄膜層を所望のパターンにエッチングできる方法であれば特に限定されるものではない。このようなエッチング方法としては、例えば、レジスト材料を用いたリソグラフィー法やレーザーアブレーション法等を挙げることができる。これらのいずれの方法であっても好適に用いることができるが、なかでも上記レジスト材料を用いたリソグラフィー法が最も好適に用いられる。上記リソグラフィー法によれば高精細なパターン状のソース電極12やドレイン電極13を容易に製造することができるからである。また、このような方法によれば連続プロセスとして実施することも可能になるからである。
上記レジスト材料としては、例えば、フォトレジスト、スクリーンレジスト、EBレジスト等を用いることができる。
また、上記第2の方法において基板上に導電性薄膜層を形成する方法としては、厚みが均一な導電性薄膜層を形成することができる方法であれば特に限定されるものではなく、真空蒸着法等の一般的に金属薄膜を形成する方法として公知の方法を用いることができる。
半導体層14は、従来からトップゲート型アクティブマトリックスにおいて用いられている種々の半導体層14を用途等に応じて適宜選択して使用することができ、特に限定されることはない。
ゲート絶縁層15についても特に限定されることはなく、前記半導体層14と同様、用途等に応じて適宜選択して用いることができる。このゲート絶縁層15に覆われていない、つまりゲート絶縁層15からむき出しとなったデータ配線19に被覆層20が形成されることになる。
また、ゲート絶縁層15の製造方法としては、上記半導体層14上に所望の絶縁性を備えるゲート絶縁層15を形成できる方法であれば特に限定されるものではない。このような方法としては、ゲート絶縁層を構成する絶縁性樹脂材料を溶媒に溶解したゲート絶縁層形成用塗工液を塗工する方法と(第1の方法)、ゲート絶縁層を構成する絶縁性樹脂材料を溶融させたゲート絶縁層形成用組成物を上記半導体層14上に塗工する方法と(第2の方法)、ゲート絶縁層を構成する絶縁性樹脂材料のモノマー化合物を溶媒に溶解したゲート絶縁層形成用層形成用塗工液を上記半導体層14上に塗工することにより、上記半導体層14上にゲート絶縁層形成用層を形成した後、上記ゲート絶縁層形成用層中に含有される上記モノマー化合物を重合する方法と(第3の方法)、を挙げることができる。いずれの方法であっても好適に用いることができるが、なかでも第1の方法を用いることが好ましい。
ゲート電極16につていも特に限定されることはなく、前記半導体層14やゲート絶縁層16と同様、用途等に応じて適宜選択して用いることができる。また、ゲート電極16の製造方法にあっても特に限定されることはなく、たとえば、前記ソース電極12、ドレイン電極13およびデータ配線19と同様の製造方法を採用してもよい。
層間絶縁層17については、特に限定されることはなく、前記半導体層14やゲート絶縁層16と同様、用途等に応じて適宜選択して用いることができる。
画素電極18は、特に限定されることはなく、前記半導体層14やゲート絶縁層16と同様、用途等に応じて適宜選択して用いることができる。また、画素電極18の製造方法にあっても特に限定されることはなく、たとえば、前記ソース電極12、ドレイン電極13およびデータ配線19と同様の製造方法を採用してもよい。
ここで、画素電極18を形成するための材質は、後述する被覆層20を形成するための材質となる場合もなる(後述の他の実施形態参照)。そして、被覆層20は、ゲート絶縁層15からむき出しとなっている部分のデータ配線19のマイグレーション現象の発生を防止する役目を有していることから、当該役目を考慮して材質を選択することが好ましい。つまり、銀または銀合金以外の種々の材質中でも、金、白金、チタン、アルミニウム、クロム、モリブデンおよびこれらの合金、もしくは積層膜、さらにはこれらの酸化物などを好適に用いることができる。なお、前述したゲート電極16により被覆層20を形成する場合には、画素電極18の材質については前記以外を採用してもよい。
被覆層20は、前記データ配線19の、前記ゲート絶縁層によって被覆されていない部分A、つまりゲート絶縁層15からむき出しとなった部分に形成されるものであり、前記ゲート電極16と同じ材質によって形成されている。これにより、液状の水分や空気中の気化している水分などがデータ配線19に付着することを防止でき、その結果マイグレーション現象を防止することができる。
図3は、図1とは異なる態様のトップゲート型アクティブマトリックス基板の概略断面図である。
トップゲート型アクティブマトリックス基板の製造方法としては、基材11上に、直接また間接的に、ソース電極12、ドレイン電極13、半導体層14、ゲート絶縁層15、ゲート電極16、層間絶縁層17、画素電極19、および前記ソース電極と接続したデータ配線19のそれぞれを順次形成にあたり、
(1)前記ソース電極12と前記データ配線19は、銀または銀合金により同時に形成する点、および
(2)前記ゲート電極16は、銀または銀合金以外で形成するとともに、当該ゲート電極16を形成するのと同時に、前記データ配線19における前記ゲート絶縁層15によって被覆されていない部分Aを、当該ゲート電極16と同じ材質で被覆して被覆層20を形成する点、
に特徴を有している。
上記で説明した製造方法とは異なり、上記で説明した(2)の特徴に代えて、(2)’前記画素電極18は、銀または銀合金以外で形成するとともに、当該画素電極18を形成するのと同時に、前記データ配線19における前記ゲート絶縁層15によって被覆されていない部分Aを、当該画素電極18と同じ材質で被覆して被覆層20を形成する点、を特徴としてもよい。
以下の手順により本発明の実施例1のトップゲート型アクティブマトリックス基板を作成した。なお、作成したトップゲート型アクティブマトリックス基板の構造は図1および図2と同様である。
上記実施例1における被覆層を形成しない点以外は、すべて同様の手順によりトップゲート型アクティブマトリックス基板を作製した。
11、61・・・基材
12、62・・・ソース電極
13、63・・・ドレイン電極
14、64・・・半導体層
15、65・・・ゲート絶縁層
16、66・・・ゲート電極
17、67・・・層間絶縁層
18、68・・・画素電極
19、69・・・データ配線
20・・・被覆層
Claims (2)
- 基材と、前記基材上に直接または間接的に形成された、ソース電極、ドレイン電極、半導体層、ゲート絶縁層、ゲート電極、層間絶縁層、画素電極、および前記ソース電極と接続したデータ配線と、を有するトップゲート型アクティブマトリックス基板であって、
前記ソース電極と前記データ配線はともに、銀または銀合金で形成されており、
一方で、前記ゲート電極は、銀または銀合金以外で形成されており、
前記データ配線における、前記ゲート絶縁層によって被覆されていない部分は、前記ゲート電極と同じ材質の被覆層によって被覆されていることを特徴とするトップゲート型アクティブマトリックス基板。 - 基材上に、直接また間接的に、ソース電極、ドレイン電極、半導体層、ゲート絶縁層、ゲート電極、層間絶縁層、画素電極、および前記ソース電極と接続したデータ配線のそれぞれを順次形成するトップゲート型アクティブマトリックス基板の製造方法であって、
前記ソース電極と前記データ配線は、銀または銀合金により同時に形成し、
一方で、前記ゲート電極は、銀または銀合金以外で形成するとともに、当該ゲート電極を形成するのと同時に、前記データ配線における前記ゲート絶縁層によって被覆されていない部分を、当該ゲート電極と同じ材質で被覆することを特徴とするトップゲート型アクティブマトリックス基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011220160A JP5810810B2 (ja) | 2011-10-04 | 2011-10-04 | トップゲート型アクティブマトリックス基板、およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011220160A JP5810810B2 (ja) | 2011-10-04 | 2011-10-04 | トップゲート型アクティブマトリックス基板、およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013080829A JP2013080829A (ja) | 2013-05-02 |
JP5810810B2 true JP5810810B2 (ja) | 2015-11-11 |
Family
ID=48526988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011220160A Active JP5810810B2 (ja) | 2011-10-04 | 2011-10-04 | トップゲート型アクティブマトリックス基板、およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5810810B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6435651B2 (ja) * | 2014-06-12 | 2018-12-12 | 大日本印刷株式会社 | 有機半導体素子 |
CN109920330B (zh) | 2019-02-22 | 2021-03-05 | 合肥鑫晟光电科技有限公司 | 一种基板和显示装置 |
CN110968219B (zh) * | 2019-12-16 | 2023-01-20 | 昆山国显光电有限公司 | 触控器件、触控显示面板及显示装置 |
CN115361855A (zh) * | 2022-08-11 | 2022-11-18 | 合肥维信诺科技有限公司 | 导电结构和显示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3225772B2 (ja) * | 1995-01-30 | 2001-11-05 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
JPH0926602A (ja) * | 1995-07-12 | 1997-01-28 | Sony Corp | アクティブマトリクス表示装置 |
JP3516441B2 (ja) * | 2000-07-10 | 2004-04-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アクティブマトリックス基板、表示装置、およびアクティブマトリックス基板の製造方法 |
JP5491833B2 (ja) * | 2008-12-05 | 2014-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2011100011A (ja) * | 2009-11-06 | 2011-05-19 | Mitsubishi Electric Corp | 表示装置 |
-
2011
- 2011-10-04 JP JP2011220160A patent/JP5810810B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013080829A (ja) | 2013-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5133469B2 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法 | |
US9698166B2 (en) | Thin film transistor, method for manufacturing thin film transistor, array substrate, method for manufacturing array substrate, and display device | |
KR101243395B1 (ko) | 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
US9606393B2 (en) | Fabrication method of substrate | |
JP2013187536A (ja) | アレイ基板及びその製造方法 | |
US9793366B2 (en) | Array substrate, method of fabricating the same, display panel and display device | |
US9502437B2 (en) | Method of manufacturing array substrate, array substrate and display device | |
KR100803426B1 (ko) | 기판 및 그 제조 방법과 표시 장치 및 그 제조 방법 | |
JP5810810B2 (ja) | トップゲート型アクティブマトリックス基板、およびその製造方法 | |
JP2007036248A (ja) | 薄膜トランジスター基板と薄膜トランジスター基板の製造方法 | |
US9214562B2 (en) | Method of manufacturing field-effect transistor, field-effect display device and electromagnetic wave detector | |
WO2017020480A1 (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
KR101415484B1 (ko) | 유기 tft 어레이 기판 및 그 제조 방법 | |
JP5546794B2 (ja) | 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法 | |
JP2011100831A (ja) | 半導体装置及び半導体装置を用いた表示装置 | |
TW201712513A (zh) | 薄膜觸控感測器及其製造方法 | |
JP5830930B2 (ja) | 半導体素子および電子機器 | |
TWI549195B (zh) | 形成頂閘極電晶體之方法 | |
JP4954868B2 (ja) | 導電層を備えた基板の製造方法 | |
US7378303B2 (en) | Method of fabricating thin film transistor | |
JP2005123438A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法、および薄膜トランジスタアレイ、および表示装置、およびセンサー装置 | |
KR20080023460A (ko) | 박막 패턴의 제조방법 및 이를 이용한 액정표시패널 및 그제조방법 | |
TWI511302B (zh) | 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法 | |
US20160027904A1 (en) | Method for manufacturing coplanar oxide semiconductor tft substrate | |
TWI646668B (zh) | Thin film transistor array, manufacturing method thereof, and image display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5810810 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |