JP4954868B2 - 導電層を備えた基板の製造方法 - Google Patents
導電層を備えた基板の製造方法 Download PDFInfo
- Publication number
- JP4954868B2 JP4954868B2 JP2007512898A JP2007512898A JP4954868B2 JP 4954868 B2 JP4954868 B2 JP 4954868B2 JP 2007512898 A JP2007512898 A JP 2007512898A JP 2007512898 A JP2007512898 A JP 2007512898A JP 4954868 B2 JP4954868 B2 JP 4954868B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- conductive layer
- liquid crystal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
- H05B33/28—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode of translucent electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
- Y10T428/2495—Thickness [relative or absolute]
Description
2 ソースライン(信号線)
3 画素電極(積層構造体)
3a 上層画素電極(第2導電層、ITO層)
3b 下層画素電極(第1導電層、ZnO層)
4 ゲート電極
5 ソース電極
6a ドレイン電極
6b ドレイン引出し配線
7 補助容量ライン
8 配向制御用スリット
9 コンタクトホール
10 絶縁性基板
11 ゲート絶縁膜
12 活性半導体層
13 低抵抗半導体層
14 スイッチング素子
15 上層層間絶縁膜
20 下層層間絶縁膜
30 アクティブマトリクス基板(導電層を備えた基板、表示装置用基板)
31 カラーフィルタ層
33 カラーフィルタ基板(導電層を備えた基板、表示装置用基板)
34 着色層
35 遮光層(BM)
36 配向制御用突起
37 透明電極(積層構造体)
37a 上層透明電極(第2導電層、ITO層)
37b 下層透明電極(第1導電層、ZnO層)
40 液晶表示装置
本発明の実施の一形態について、図1〜図3に基づいて説明する。
本発明における他の実施の形態について、図4〜図6に基づいて説明すれば、以下の通りである。なお、本実施の形態においては、表示装置用基板の具体例として、液晶表示装置用のカラーフィルタ基板33について説明する。本実施形態2では、画素内で液晶の配向状態(プレチルト)を分割制御するため配向制御突起を設けたカラーフィルタ基板に、本発明を適用した例について説明する。なお、本実施形態では、カラーフィルタ基板33にブラックマトリクスを設けた場合について説明するが、ブラックマトリックスを設けない構成についても本発明は適用可能である。なお、説明の便宜上、図1の図面に示した部材と同一の機能を有する部材については、同一の符号を付す。
Claims (2)
- 複数の導電層を積層した積層構造体を備えた基板の製造方法であって、
前記積層構造体に含まれる酸化亜鉛を主成分とする第1導電層を形成する工程と、
前記導電層を形成するために施される化学的な処理に用いられる物質と接触する面に位置する第2導電層であって、上記物質に対する耐浸食性が酸化亜鉛よりも高い材料の第2導電層を形成する工程とを少なくとも含み、
前記基板の導電層が形成された側に感光性レジストを形成する工程と、
前記感光性レジストを露光してから現像液で現像してパターン化して配向制御用突起を形成する感光性レジストパターン化工程とをさらに含み、
前記第2導電層は、前記現像液に対する耐浸食性が酸化亜鉛よりも高いことを特徴とする導電層を備えた基板の製造方法。 - 前記感光性レジストパターン化工程でパターン化した形状を検査する工程と、
該検査工程で不良と判断された場合には剥離液により感光性レジストを剥離する工程とをさらに含み、
前記第2導電層の材料は前記剥離液に対する耐浸食性が酸化亜鉛よりも高いことを特徴とする請求項1に記載の導電層を備えた基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007512898A JP4954868B2 (ja) | 2005-04-06 | 2006-03-30 | 導電層を備えた基板の製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005110375 | 2005-04-06 | ||
JP2005110375 | 2005-04-06 | ||
JP2007512898A JP4954868B2 (ja) | 2005-04-06 | 2006-03-30 | 導電層を備えた基板の製造方法 |
PCT/JP2006/306751 WO2006109585A1 (ja) | 2005-04-06 | 2006-03-30 | 導電層を備えた基板、表示装置および導電層を備えた基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006109585A1 JPWO2006109585A1 (ja) | 2008-10-30 |
JP4954868B2 true JP4954868B2 (ja) | 2012-06-20 |
Family
ID=37086866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007512898A Expired - Fee Related JP4954868B2 (ja) | 2005-04-06 | 2006-03-30 | 導電層を備えた基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090075044A1 (ja) |
JP (1) | JP4954868B2 (ja) |
WO (1) | WO2006109585A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009230935A (ja) * | 2008-03-19 | 2009-10-08 | Iwate Univ | 多層膜の形成方法及び多層膜並びに半導体デバイス又は液晶デバイス |
JP5353191B2 (ja) * | 2008-11-05 | 2013-11-27 | 東ソー株式会社 | 積層型透明導電膜及びその製造方法 |
US20100132783A1 (en) * | 2008-12-02 | 2010-06-03 | Applied Materials, Inc. | Transparent conductive film with high surface roughness formed by a reactive sputter deposition |
RU2521223C1 (ru) * | 2010-04-19 | 2014-06-27 | Шарп Кабусики Кайся | Устройство отображения и способ его изготовления |
CN104280953A (zh) * | 2014-10-24 | 2015-01-14 | 京东方科技集团股份有限公司 | 一种显示面板及其制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09291356A (ja) * | 1996-04-26 | 1997-11-11 | Asahi Glass Co Ltd | 透明導電膜付き基体とその製造方法 |
JP2002169163A (ja) * | 2000-09-22 | 2002-06-14 | Dainippon Printing Co Ltd | 複数配向分割型垂直配向モード液晶ディスプレイ、およびこれに用いたカラーフィルタ |
JP2002236371A (ja) * | 2000-12-05 | 2002-08-23 | Dainippon Printing Co Ltd | 凹凸パターン層の製造方法、およびこの方法を用いて製造される液晶ディスプレイおよびカラーフィルタ |
JP2004347919A (ja) * | 2003-05-23 | 2004-12-09 | Toppan Printing Co Ltd | 感光性材料およびそれを用いて形成した液晶配向制御用突起物を有するカラーフィルタ |
JP2005039028A (ja) * | 2003-07-14 | 2005-02-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1986002881A1 (en) * | 1984-11-09 | 1986-05-22 | Konishiroku Photo Industry Co., Ltd. | Conductive laminate |
JPS6286910A (ja) * | 1985-10-11 | 1987-04-21 | Murata Mfg Co Ltd | 圧電薄膜共振子の製造方法 |
JPS62263610A (ja) * | 1986-05-10 | 1987-11-16 | 日本板硝子株式会社 | 透明導電性積層体タブレツト |
JPH09221340A (ja) * | 1996-02-09 | 1997-08-26 | Nippon Sheet Glass Co Ltd | 透明導電膜付基板 |
EP2085815B1 (en) * | 1997-06-12 | 2013-03-13 | Sharp Kabushiki Kaisha | Vertically aligned (VA) liquid-crystal display device |
US6330047B1 (en) * | 1997-07-28 | 2001-12-11 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for fabricating the same |
JP4468529B2 (ja) * | 1999-07-09 | 2010-05-26 | シャープ株式会社 | 液晶表示装置 |
TW511147B (en) * | 2000-06-12 | 2002-11-21 | Nec Corp | Pattern formation method and method of manufacturing display using it |
JP4034208B2 (ja) * | 2003-02-25 | 2008-01-16 | ローム株式会社 | 透明電極 |
-
2006
- 2006-03-30 JP JP2007512898A patent/JP4954868B2/ja not_active Expired - Fee Related
- 2006-03-30 US US11/910,791 patent/US20090075044A1/en not_active Abandoned
- 2006-03-30 WO PCT/JP2006/306751 patent/WO2006109585A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09291356A (ja) * | 1996-04-26 | 1997-11-11 | Asahi Glass Co Ltd | 透明導電膜付き基体とその製造方法 |
JP2002169163A (ja) * | 2000-09-22 | 2002-06-14 | Dainippon Printing Co Ltd | 複数配向分割型垂直配向モード液晶ディスプレイ、およびこれに用いたカラーフィルタ |
JP2002236371A (ja) * | 2000-12-05 | 2002-08-23 | Dainippon Printing Co Ltd | 凹凸パターン層の製造方法、およびこの方法を用いて製造される液晶ディスプレイおよびカラーフィルタ |
JP2004347919A (ja) * | 2003-05-23 | 2004-12-09 | Toppan Printing Co Ltd | 感光性材料およびそれを用いて形成した液晶配向制御用突起物を有するカラーフィルタ |
JP2005039028A (ja) * | 2003-07-14 | 2005-02-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090075044A1 (en) | 2009-03-19 |
WO2006109585A1 (ja) | 2006-10-19 |
JPWO2006109585A1 (ja) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8236628B2 (en) | Array substrate and manufacturing method | |
JP4173851B2 (ja) | 表示素子用の薄膜トランジスタ基板及び製造方法 | |
US7732820B2 (en) | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same and display device | |
US8507916B2 (en) | Thin film transistor substrate, LCD device including the same, and method for manufacturing thin film transistor substrate | |
US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
US7907228B2 (en) | TFT LCD structure and the manufacturing method thereof | |
JP2004334214A (ja) | 薄膜トランジスタ・アレイ基板及びその製造方法 | |
KR101251376B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
JP2001144298A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
KR20100005454A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP2005123610A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
US20120307173A1 (en) | Display device and method for fabricating the same | |
JP4954868B2 (ja) | 導電層を備えた基板の製造方法 | |
US8537327B2 (en) | Array substrate and manufacturing method thereof, liquid crystal display | |
US9690154B2 (en) | Liquid crystal display panel and method of manufacturing the same | |
US7834960B2 (en) | Thin film transistor array substrate structures | |
US9224824B2 (en) | Display device substrate and display device equipped with same | |
US9019462B2 (en) | Array substrate and method for manufacturing the same, and display device | |
US9541811B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
US20190198679A1 (en) | Thin film transistor substrate, liquid crystal display device including same, and method for producing thin film transistor substrate | |
US20210143184A1 (en) | Thin-film transistor array substrate and display device | |
US20130100368A1 (en) | Liquid crystal display device and manufacturing method therefor | |
WO2006109586A1 (ja) | 導電層を備えた基板、表示装置および導電層を備えた基板の製造方法 | |
JP2005266475A (ja) | 半透過型液晶表示装置 | |
WO1996030801A1 (fr) | Affichage a cristaux liquides |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4954868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |