WO2006109585A1

WO2006109585A1 - 導電層を備えた基板、表示装置および導電層を備えた基板の製造方法

Info

Publication number: WO2006109585A1
Application number: PCT/JP2006/306751
Authority: WO
Inventors: Toshihide Tsubata
Original assignee: Sharp Kabushiki Kaisha
Priority date: 2005-04-06
Filing date: 2006-03-30
Publication date: 2006-10-19
Also published as: US20090075044A1; JP4954868B2; JPWO2006109585A1

Abstract

　本発明は、資源的に豊富な酸化亜鉛が使用されても酸化亜鉛が浸食され難い導電層を備えた基板および表示装置を提供することを目的とする。酸化亜鉛を主成分とする第１導電層（ＺｎＯ層（３ｂ）、ＺｎＯ層（３７ｂ））を少なくとも含む複数の導電層を基板に積層した積層構造体（画素電極（３）、透明電極（３７））を備え、フォトリソグラフィー工程で感光性レジストと接触する面に位置する前記積層構造体の第２導電層（ＩＴＯ層（３ａ）、ＩＴＯ層（３７ａ））の材料は、前記感光性レジストの現像液に対する耐浸食性が酸化亜鉛よりも高いことを特徴とする導電層を備えた基板（アクティブマトリクス基板（３０）、カラーフィルタ基板（３３））。

Description

導電層を備えた基板、表示装置および導電層を備えた基板の製造方法技術分野

[0001] 本発明は、アクティブマトリクス基板やカラーフィルタ基板等の表示用基板に用いることができる導電層を備えた基板、表示装置および導電層を備えた基板の製造方法に関するものである。

背景技術

[0002] 現在、液晶表示装置は、小型、薄型、低消費電力、および軽量といった特徴を持ち、各種電子機器に広く用いられるようになつている。特に、スイッチング素子を能動素子として有するアクティブマトリクス型の液晶表示装置は、 CRT (Cathode Ray Tu be)と同等の表示特性が得られるため、ノソコン等の OA機器、テレビ等の AV機器や携帯電話などに広く応用されている。また、近年、液晶表示装置は、大型化と、高精細化、画素有効面積比率向上 (高開口率化)などの品位向上とが急速に進んでいる。液晶表示装置の液晶パネルは、典型的には、アクティブマトリクス基板と、ァクティブマトリクス基板と対向するようにカラーフィルタ基板を貼り合わせて、それら基板と基板との間に液晶を注入することによって製造される。そして、液晶パネルの外部引き出し端子にドライバ等を接続することにより、液晶表示装置は製造される。

[0003] 上記のような目的を達成する液晶表示装置の構成要素であるアクティブマトリクス基板は、信号線と走査線とが絶縁性基板に設けられており、信号線と走査線とが交差する交差部に、スイッチング素子と画素電極とが設けられている。

[0004] また、上記のように、アクティブマトリクス基板と対向するようにカラーフィルタ基板を貼り合わせて、それら基板と基板との間に液晶を注入することによって、液晶表示装置は製造される。ここで言うカラーフィルタ基板としては、例えば、 R (赤）、 G (緑)、 B ( 青）の色領域が、アクティブマトリクス基板側の画素領域と一致するように作成されており、各画素領域以外の部分にはブラックマトリクス (遮光膜)が埋められ、それらの上層に透明電極が形成された基板が挙げられる。

[0005] さらに付け加えると、近年、特に大型 TVなどに用いられる液晶表示装置の性能として、応答速度の向上と視角特性の改善 (広視野角化技術)とが強く求められる傾向にある。そして、これらの要求を満たす技術を適用した垂直配向型液晶表示装置である、 MVA(Multi- Domain Vertical Alignment)型液晶表示装置が提案されている（例えば、特許文献 1参照)。

[0006] この MVA型液晶表示装置のアクティブマトリクス基板表面あるいはカラーフィルタ基板には、上記性能を引き出すために、液晶分子のプレチルトを制御するための突起 (配向制御用の突起)ある、は電極スリットが設けられて！/、る。

[0007] 図 9は、 MVA型表示装置のアクティブマトリクス基板 130における 1画素と、その 1 画素の隣りに位置する画素の一部とを示す平面図である。なお、図 9に示すァクティブマトリクス基板 130は、薄膜トランジスタアレイを備えた構成である。図 9に示すように、アクティブマトリクス基板 130の 1画素において、ゲートライン (走査線） 101とソースライン (信号線） 102とが、互いに交差するように配置されている。その交差する部分には、スイッチング素子 (薄膜トランジスタ、以降 TFTと表記） 114と画素電極 103 とが配置されている。スイッチング素子 114は、ゲートライン 101に接続されたゲート電極 104と、ソースライン 102に接続されたソース電極 105と、画素電極 103に接続されたドレイン電極 106aおよび島状の半導体層 125と力形成される。

[0008] 画素電極 103には、コンタクトホール 109を介して、ドレイン引き出し電極 106bが接続されている。また、ドレイン引き出し電極 106bは、ゲート絶縁膜 111をはさんで補助容量ライン 107と対向することによって補助容量を形成している。

[0009] 次に、薄膜トランジスタアレイの製造方法について、上記アクティブマトリクス基板 1 30を例として、図 9および図 10を用いて簡単に説明する。なお、図 10は、図 9に示す薄膜トランジスタアレイの Dl—D2線における矢視断面図である。

[0010] まず、ガラス等の透明絶縁性基板力もなる基板 110上に、ゲートライン (走査線） 10 1と、ゲート電極 104と、補助容量ライン 107とを、成膜、フォトリソグラフィー、エツチングにより同時に形成する。

[0011] 次に、それらの上に、ゲート絶縁膜 111、活性半導体層 112、低抵抗半導体層（例えば n型アモルファスシリコン） 113を成膜し、島状の半導体層 125をフォトリソグラフィー、エッチングにより形成する。 [0012] さらに、ソースライン 102と、ソース電極 105と、ドレイン電極 106aと、ドレイン引出し電極 106bを、成膜、フォトリソグラフィー、エッチングにより同時に形成し、さらに連続して n型半導体層 113をソース ·ドレイン分離エッチングする。

[0013] その後、全面を覆うように、 SiNx (窒化ケィ素膜)など力もなる下層層間絶縁膜 120 を成膜する。続、て感光性アクリル榭脂などカゝらなる上層有機層間絶縁膜 115を成膜し、後にコンタクトホール 109を形成する位置に、フォトリソグラフィ一によりコンタクトホール用パターンを形成する。

[0014] 次に、コンタクトホール 109とゲートライン外部引き出し端子とソースライン外部引出し端子とを形成するため、上層有機層間絶縁膜 115をマスクとして下層層間絶縁膜 1 20およびゲート絶縁膜 111を連続してエッチングする。

[0015] 次に、コンタクトホール 109およびゲートライン外部引き出し端子、ソースライン外部引出し端子を被覆するように、 ITO (Indium Tin Oxide)などカゝらなる透明導電膜を成膜し、画素電極 103、ゲートライン外部引き出し端子最上層電極およびソースライン外部引き出し端子最上層電極をフォトリソグラフィーおよびエッチングにより形成する。

[0016] なお、液晶分子の配向を制御するため、画素電極にスリットパターン 150を設けてある。また、上記コンタクトホール 109により、 TFTのドレイン電極 106aと画素電極 10 3と力ドレイン引出し電極 106bを介して接続される。

[0017] 上記製造方法により、アクティブマトリクス基板 130において、ソースライン 102と画素電極 103とを、層間絶縁膜 115、 120を挟んで分離することができる。

[0018] 上記のようにしてソースライン 102と画素電極 103とを分離する製造方法によって、画素電極 103とソースライン 102との短絡による歩留まりの低下を防ぐことができる。また、同時に、図 9に示すように、画素電極 103とソースライン 102とを、上から見た状態で、重ね合わせることができるので、液晶表示装置の開口率を改善している。

[0019] 次に、図 11、図 12を用いて MVA型表示装置のカラーフィルタ基板 210について説明する。図 11は MVA型表示装置のカラーフィルタ基板 210における 1画素と、その 1画素の隣りに位置する画素の一部とを示す平面図である。図 12は、図 11の E1 — E2切断線による断面に対応する、カラーフィルタ基板の断面図である。 [0020] カラーフィルタ基板 210は、透明基板 200の上に典型的には 3原色 (赤、緑、青)の着色層 220およびブラックマトリクス層（以降、 BMと表記） 221など力もなるカラーフィルタ層 222、 ITOなどカゝらなる対向電極 223、配向膜（図示せず）、および配向制御用の突起 224を有する。

[0021] 透明基板 200上に、スピンコートによりカーボンの微粒子を分散したネガ型のアタリル系感光性榭脂液などを塗布した後、乾燥を行い、黒色感光性榭脂層を形成する。続いてフォトマスクを介して黒色感光性榭脂層を露光した後、現像を行って、 BM22 1を形成する。このとき第 1着色層（例えば赤色層）、第 2着色層（例えば緑色層）、および第 3着色層（例えば青色層）が形成される領域に、それぞれ第 1着色層用の開口部、第 2着色層用の開口部、第 3着色層用の開口部が形成されるように BMを形成する。なお、それぞれの開口部は、アクティブマトリクス基板の画素電極に対応するように形成される。

[0022] 次に、スピンコートにより顔料を分散したネガ型のアクリル系感光性榭脂液を塗布した後、乾燥を行い、フォトマスクを用いて露光および現像を行い、上記第 1着色層用の開口部の位置に赤色層を形成する。

[0023] その後、第 2色層用（例えば緑色層）、および第 3色層用（例えば青色層）についても同様に形成し、カラーフィルタ層 222が完成する。さらに、 ITOなど力もなる透明電極 223をスパッタリングにより形成する。その後、スピンコートにより感光性のポジ型のフエノールノボラック系感光性榭脂液を塗布した後、乾燥を行い、フォトマスクを用いて露光および現像を行い垂直配向制御用突起 224を形成する。以上により、カラーフィルタ基板が形成される。

[0024] なお、 MVA方式のカラーフィルタ基板 210に設けられている垂直配向制御用突起 224の力わりに、アクティブマトリクス基板 130の画素電極 103と同様に、液晶分子の配向を制御するためにスリットパターンを設ける場合もある。一方、アクティブマトリクス基板 130に設けられている画素電極 103にスリットパターン 150を形成するかわりに、カラーフィルタ基板 210に設けたものと同様な配向制御用突起を設けてもよい。

[0025] ところで、上述のカラーフィルタ基板やアクティブマトリクス基板には、透明導電膜が必須の構成要素となり、 ITO (錫を含有するインジウム酸化物）、 IZO (亜鉛を含有するインジウム酸ィ匕物）などの電極材料を用いて作製されている。しかし、このような透明導電膜は、希少金属であるインジウムを含有するため高価であり、かつ供給不足が生じやすい。そのため、カラーフィルタ基板の生産およびアクティブマトリクス基板の生産に、支障が生じる問題点がある。これに対して、酸ィ匕亜鉛 (以下、 ZnOと表記）は、資源的に豊富であるという利点があり、例えば特許文献 2に ZnOを透明電極として用いることが記載されて、る。

特許文献 1：特開平 11― 242225号公報（1999年 9月 7日公開）

特許文献 2 :特開昭 62— 124530号公報（1987年 6月 5日公開）

発明の開示

[0026] しカゝしながら、上記アクティブマトリクス基板およびカラーフィルタ基板の構成、製造方法において、透明電極膜に ZnOを用いた場合、耐腐食性 (耐浸食性)が低いという問題点がある。

[0027] 具体的には、アクティブマトリクス基板の画素電極、ゲートライン外部引き出し端子最上層電極およびソースライン外部引き出し端子最上層電極に ZnOを用いた場合以下のような課題がある。すなわち、フォトリソグラフィー技術を用いて、例えばフエノ一ルノボラック榭脂など感光性レジストを塗布 ·露光'現像し、画素電極、ゲートライン外部引き出し端子最上層電極およびソースライン外部引き出し端子最上層電極のパターン形状に形成し、レジストパターンをマスクとしてエッチング形成した後、レジストノターンを剥離液にて剥離除去するが、その剥離除去工程において ZnOが浸食される問題点があった。

[0028] また、アクティブマトリクス基板の画素電極、ゲートライン外部引き出し端子最上層電極およびソースライン外部引き出し端子最上層電極に ZnOを用いた場合、以下のような課題がある。すなわち、フォトリソグラフィー技術を用いて、例えばフエノールノポラック榭脂などのポジ型の感光性レジストを塗布し、露光 ·現像することによって画素電極、ゲートライン外部引き出し端子最上層電極およびソースライン外部引き出し端子最上層電極のパターン形状に形成し、レジストパターンをマスクとしてエッチング形成する場合に、フォトリソグラフィー工程におけるレジスト塗布'露光ミス発生時には、その後の現像により ZnOが浸食されてしまう。 [0029] また、レジスト塗布 ·露光 ·現像ミス発生時にはレジスト膜をレジスト剥離液にて剥離し、再度フォトリソグラフィーを行う（フォトリワーク）必要がある。このフォトリワーク時には、剥離液により ZnOが浸食されるという問題点がある。

[0030] 以上のような問題点は、上述の MVA型の液晶表示装置だけでなぐ MVA方式以外の液晶表示装置、 EL (Electro Luminescence)表示装置、プラズマ表示装置等の各種表示装置を始めとして、太陽電池などの光電変換装置、タツチパネルなど、フォトリソグラフィー工程が施される透明電極の導電層を備える基板に生じる得るものである。

[0031] また、上述の MVA型液晶表示装置において、アクティブマトリクス基板の画素電極に液晶分子の配向を制御するためのスリットを形成するかわりに、垂直配向制御用突起を形成する場合には、例えばフエノールノボラック榭脂などのポジ型の感光性レジストを画素電極上に塗布し、露光 '現像することによりパターン形成することになる。ところが、その垂直配向制御用突起を形成する際に、非露光領域の ZnOが現像液により浸食される問題点がある。

[0032] また、 MVA型液晶表示装置にぉ、て、カラーフィルタ基板の透明電極に ZnOを用いた場合にも、上記のようなアクティブマトリクス基板と同様の課題がある。すなわち、垂直配向制御用突起は、例えばフエノールノボラック榭脂などのポジ型の感光性レジストを塗布し、露光'現像することによりパターン形成されるが、その垂直配向制御用突起を形成する際に、その突起下以外の領域に存在する ZnOは、現像液により浸食されてしまう問題点があった。さらに、垂直配向制御用突起を形成する際に、感光性レジストの塗布 ·露光ミスにより感光性榭脂パターンが欠損した領域の ZnOは、露光後の現像液により浸食される問題点があった。また、フォトリワーク時には、剥離液により ZnOが浸食される問題点がある。また、垂直配向制御用突起のかわりにスリットを形成する場合、フォトリソグラフィー工程での現像液による浸食や、フォトリワーク時に剥離液により ZnOが浸食される問題がある。

[0033] 本発明は、上記のような課題を解決するためになされたものであって、資源的に豊富な酸化亜鉛を使用しても、酸化亜鉛が浸食され難い導電層を備えた基板および表示装置を提供することを目的とする。 [0034] 本発明は、上記課題を解決するために、酸化亜鉛を主成分とする第 1導電層を少なくとも含む複数の導電層を基板に積層した積層構造体を備え、前記導電層を形成するために施される化学的な処理に用いられる物質と接触する面に位置する前記積層構造体の第 2導電層の材料は、前記物質に対する耐浸食性が酸化亜鉛よりも高いことを特徴としている。

[0035] 上記の発明によれば、経済性に優れる酸化亜鉛を主成分とする第 1導電層を使用しても、上記導電層を形成するために施される化学的な処理による第 1導電層の浸食を防ぐことができる。すなわち、上記化学的な処理に用いられる物質と接触する第 2導電層は、上記物質に対する耐浸食性が酸化亜鉛よりも高ぐ第 1導電層は上記物質と接触することがないため浸食され難い。したがって、感光性レジストを塗布し、パターンィ匕した感光性レジストをマスクとして導電層をエッチングする基板や、導電層に感光性レジストをパターン形成する基板に、本発明は有効である。

[0036] 本発明は上記課題を解決するために、酸ィ匕亜鉛を主成分とする第 1導電層を少なくとも含む複数の導電層を基板に積層した積層構造体を備え、フォトリソグラフィーェ程で感光性レジストと接触する面に位置する前記積層構造体の第 2導電層の材料は、前記感光性レジストの現像液に対する耐浸食性が酸ィ匕亜鉛よりも高ヽことを特徴とする導電層を備えた基板であることを特徴として、る。

[0037] 上記の発明によれば、経済性に優れる酸化亜鉛を主成分とする第 1導電層を使用しても、積層構造体の第 2導電層側に形成された感光性レジストの現像の際に、第 1 導電層が現像液により浸食され難い。したがって、パターンィ匕した感光性レジストをマスクとして導電層をエッチングする基板や、導電層に感光性レジストをパターン形成する基板に、本発明は有効である。また、フォトリソグラフィー工程でのレジスト塗布 •露光ミスによりレジストパターンが欠損した領域の酸ィ匕亜鉛を主成分とする層は、露光後の現像液により浸食され難い。また、 MVA型液晶表示装置に用いられる基板において、感光性レジストにて垂直配向制御用突起を形成する際に、第 2導電層が存在するので、酸化亜鉛を主成分とする層が現像液により浸食されることを抑えることがでさる。

[0038] また本発明は、酸化亜鉛を主成分とする第 1導電層を少なくとも含む複数の導電層を基板に積層した積層構造体を備え、フォトリソグラフィー工程で感光性レジストと接触する面に位置する前記積層構造体の第 2導電層の材料は、前記感光性レジストの剥離液に対する耐浸食性が酸化亜鉛よりも高いことを特徴とする導電層を備えた基板であることを特徴として！/、る。

[0039] 上記の発明によれば、経済性に優れる酸化亜鉛を主成分とする層を使用しても、レジストパターンを剥離液にて剥離除去する工程にぉヽて、酸化亜鉛を主成分とする層が浸食されることを抑えることができる。

[0040] また、本発明の導電層を備えた基板は、前記第 2導電層が ITOまたは IZOカゝらなることを特徴としている。

[0041] 上記構成によれば、導電層が ITOまたは IZOのみであった場合と同様の従来の製造プロセスを用いることができ、従来の製造プロセスを用いることができる部分にっヽては、新たな製造プロセス開発が不要となる。また、酸化亜鉛を主成分とする第 1導電層を形成する結果、第 2導電層を形成する ITOの使用量を調節できる。

[0042] さらに、本発明の導電層を備えた基板は、前記第 1導電層は、前記第 2導電層より膜厚が厚、ことを特徴として、る。

[0043] 上記構成によれば、希少金属であるインジウムの使用量を抑え、インジウムの供給量に左右されることの少な、安定した生産、供給が可能となる。

[0044] 本発明の導電層を備えた基板は、前記複数の導電層が画素電極となり、アクティブマトリクス基板を構成することを特徴として、る。

[0045] 上記の発明によれば、経済性に優れる酸化亜鉛を主成分とする層を画素電極に使用しても、フォトリソグラフィー工程で用いられる感光性レジストの現像液と剥離液のうち、少なくとも一方により酸化亜鉛を主成分とする層が浸食され難くなる。これにより、良好な表示品位を得られるとともに、歩留まりを向上することができる。

[0046] 本発明の導電層を備えた基板は、前記複数の導電層が透明電極となり、カラーフィルタ基板を構成することを特徴として、る。

[0047] 上記の発明によれば、経済性に優れる酸化亜鉛を主成分とする層を透明電極に使用しても、フォトリソグラフィー工程で用いられる感光性レジストの現像液と剥離液のうち、少なくとも一方により酸化亜鉛を主成分とする層が浸食され難くなる。これにより、良好な表示品位を得られるとともに、歩留まりを向上することができる。

[0048] 本発明の導電層を備えた基板は、前記積層構造体の第 2導電層側には、配向制御用突起を有することを特徴としてヽる。

[0049] 上記の発明によれば、 MVA型液晶表示装置に用いられる基板にぉ、て、感光性レジストで配向制御用突起をパターン形成しても、第 2導電層が存在するので、酸ィ匕亜鉛を主成分とする層は、現像液により浸食され難い。また、フォトリワーク時にも、第 2導電層が存在するので、酸化亜鉛を主成分とする層は、剥離液により浸食され難くなる。これにより、良好な表示品位を得られるとともに、歩留まりを向上することができる。

[0050] 本発明の導電層を備えた基板は、前記酸化亜鉛を主成分とする第 1導電層を少なくとも含む複数の導電層にスリットを有することを特徴として、る。

[0051] 上記構成によれば、 MVA型液晶表示装置に用いられる広視野角表示装置用基板を得ることができる。

[0052] 本発明の表示装置は、上記のいずれかの導電層を備えた基板を用いたことを特徴としている。

[0053] 上記構成によれば、本発明の導電層を備えた基板を表示装置用として用いることで、従来の製造プロセスを用いることができる。これにより、低コストで安定した生産が確保でき、高開口率、広視野角、高歩留まりの表示装置を供給することができる。

[0054] 本発明にカゝかる導電層を備えた基板の製造方法は、複数の導電層を積層した積層構造体を備えた基板の製造方法であって、前記積層構造体に含まれる酸化亜鉛を主成分とする第 1導電層を形成する工程と、前記導電層を形成するために施される化学的な処理に用いられる物質と接触する面に位置する第 2導電層であって、上記物質に対する耐浸食性が酸化亜鉛よりも高い材料の第 2導電層を形成する工程とを少なくとも含むことを特徴として、る。

[0055] 上記の発明によれば、経済性に優れる酸化亜鉛を主成分とする第 1導電層を使用しても、上記導電層を形成するために施される化学的な処理による第 1導電層の浸食を防ぐことができる。すなわち、上記化学的な処理に用いられる物質と接触する第 2導電層は、上記物質に対する耐浸食性が酸化亜鉛よりも高ぐ第 1導電層は上記物質と接触することがないため浸食され難い。したがって、上記製造方法は、パターン化した感光性レジストをマスクとして導電層をエッチングする工程を含む場合や、導電層に感光性レジストをパターン形成する工程を含む場合に有効である。

[0056] 本発明の導電層を備えた基板の製造方法は、基板に導電層を形成する工程と、前記基板の導電層が形成された側に感光性レジストを形成する工程と、前記感光性レジストを露光してから現像液で現像してパターン化する工程とを含み、導電層を形成する前記工程は、基板に酸化亜鉛を主成分とする第 1導電層を形成する工程と、前記感光性レジストを形成する面を持つ第 2導電層であって、前記現像液に対する耐浸食性が酸化亜鉛よりも高い材料の第 2導電層を形成する工程とを少なくとも含むことを特徴とする。

[0057] 上記の発明によれば、経済性に優れる酸化亜鉛を主成分とする第 1導電層を使用しても、感光性レジストの現像の際に、第 1導電層が現像液により浸食され難い。したがって、上記製造方法は、ノターンィ匕した感光性レジストをマスクとして導電層をエツチングする場合や、導電層に感光レジストをパターン形成する場合に有効である。また、フォトリソグラフィー工程でのレジスト塗布'露光ミスによりレジストパターンが欠損した領域の酸化亜鉛を主成分とする層は、露光後の現像液により浸食され難い。また、 MVA型液晶表示装置に用いられる基板において、垂直配向制御用突起を形成する場合には、第 2導電層が存在するので、酸化亜鉛を主成分とする層が現像液により浸食されることを抑えて形成できる。

[0058] 本発明の導電層を備えた基板の製造方法は、感光性レジストをパターンィ匕する前記工程でパターンィ匕した形状を検査する工程と、該検査工程で不良と判断された場合には剥離液により感光性レジストを剥離する工程とをさらに含み、前記第 2導電層の材料は前記剥離液に対する耐浸食性が酸ィ匕亜鉛よりも高、ことを特徴として、る。

[0059] 上記の発明によれば、フォトリワーク時には剥離液により酸ィ匕亜鉛を主成分とする層が浸食され難くなる。

[0060] 本発明の導電層を備えた基板の製造方法は、基板に導電層を形成する工程と、前記基板の導電層が形成された側に感光性レジストを形成する工程と、前記感光性レジストをパターンィ匕する工程と、前記パターンィ匕した感光性レジストを用いエッチングして導電層をパターン化する工程と、前記導電層がパターン化された基板から感光性レジストを剥離液で剥離する工程とを含み、導電層を形成する前記工程は、基板に酸化亜鉛を主成分とする第 1導電層を形成する工程と、前記感光性レジストを形成する面を持つ第 2導電層であって、前記剥離液に対する耐浸食性が酸化亜鉛よりも高い材料の第 2導電層を形成する工程とを少なくとも含むことを特徴とする。

[0061] 上記の発明によれば、経済性に優れる酸化亜鉛を主成分とする層を使用しても、レジストパターンを剥離液にて剥離除去する工程にぉヽて、酸化亜鉛を主成分とする層が浸食され難くなる。

[0062] 本発明の導電層を備えた基板の製造方法は、導電層をパターンィ匕する前記工程で、前記複数の導電層を、同一のエツチャントにて同一工程でエッチングすることを特徴としている。

[0063] 上記の発明によれば、エッチング工程を増加させることなく製造することができる。

[0064] なお、本明細書にぉ、て、浸食とは、現像液や剥離液等の液体によって少なくとも一部が除去されるようなことを意味し、耐浸食性とはそのような浸食に対する耐性を意味する。

[0065] 本発明によれば、経済性に優れる酸化亜鉛を主成分とする第 1導電層を使用しても、現像液か剥離液かの少なくとも一方に対して耐浸食性の高い第 2導電層が存在するので、第 1導電層は、現像液と剥離液とのうち、少なくとも一方によって浸食され難い。したがって、パターンィ匕した感光性レジストをマスクとして導電層をエッチングする基板や、導電層に感光レジストをパターン形成する基板に、本発明は有効である。それゆえ、歩留まりおよび品位の低下を抑制し、低コストで、安定した生産による基板供給が可能となると、う効果を奏する。

図面の簡単な説明

[0066] [図 1]本発明による液晶表示装置における表示装置用基板 (アクティブマトリクス基板 )の実施の形態 1の概略構造を示す断面図である。

[図 2]実施の形態 1の表示装置用アクティブマトリクス基板における 1画素及びその周辺部分の概略構造を示す平面図である。

[図 3]図 2に示す表示装置用基板の A1— A2線における矢視断面図である。 [図 4]本発明による液晶表示装置における表示装置用基板 (カラーフィルター基板）の実施の形態 2の概略構造を示す断面図である。

[図 5]実施の形態 2の表示装置用カラーフィルタ基板における 1画素及びその周辺部分の概略構造を示す平面図である。

[図 6]図 5に示す表示装置用基板の、 B1— B2線における矢視断面図である。

[図 7]比較例における、画素電極の欠損を記載した平面模式図である。

[図 8]比較例における画素電極の模式的に示す、図 7の C1 C2線における矢視断面図である。

[図 9]従来の表示装置用アクティブマトリクス基板を示す平面図である。

[図 10]図 9に示す表示装置用基板の D1— D2線における矢視断面図である。

[図 11]従来の表示装置用カラーフィルタ基板を示す平面図である。

[図 12]図 11に示す表示装置用基板の E1—E2線における矢視断面図である。符号の説明

1 ゲートライン（走査線）

2 ソースライン (信号線）

3 画素電極 (積層構造体）

3a 上層画素電極 (第 2導電層、 ITO層）

3b 下層画素電極 (第 1導電層、 ZnO層）

4 ゲート電極

5 ソース電極

6a ドレイン電極

6b ドレイン引出し配線

7 補助容量ライン

8 配向制御用スリット

9 コンタクトホーノレ

10 絶縁性基板

11 ゲート絶縁膜

12 活性半導体層 13 低抵抗半導体層

14 スイッチング素子

15 上層層間絶縁膜

20 下層層間絶縁膜

30 アクティブマトリクス基板 (導電層を備えた基板、表示装置用基板） 31 カラーフィルタ層

33 カラーフィルタ基板 (導電層を備えた基板、表示装置用基板）

34 着色層

35 遮光層（BM)

36 配向制御用突起

37 透明電極 (積層構造体）

37a 上層透明電極 (第 2導電層、 ITO層）

37b 下層透明電極 (第 1導電層、 ZnO層）

40 液晶表示装置

発明を実施するための最良の形態

[0068] 〔実施の形態 1〕

本発明の実施の一形態について、図 1〜図 3に基づいて説明する。

[0069] なお、本実施の形態にお!、ては、表示装置用基板の具体例として、液晶表示装置用のアクティブマトリクス基板について説明する。

[0070] 図 1は、本発明のアクティブマトリクス基板を用いた液晶表示装置の一例を示す断面図である。液晶表示装置 40は、アクティブマトリクス基板 30とカラーフィルタ基板 3 3とを有しており、それら基板 30. 33は、例えば、垂直配向型液晶等の液晶からなる液晶層 32を挟んでいる。アクティブマトリクス基板 30は、酸ィ匕亜鉛 (ZnO)層 3b (第 1 導電層）と ITO層 3a (第 2導電層）とが積層された画素電極 3 (積層構造体)などを有する。カラーフィルタ基板 33は、着色層 34と遮光膜 35とで構成されるカラーフィルタ層、液晶の配向を制御する液晶分子のプレチルトを制御するための突起 (配向制御用の突起） 36、および透明電極 37などを有する。

[0071] なお、透明電極 37は、図 4に示すように、 ZnO層 37b (第 1導電層）と ITO層 37a ( 第 2導電層）とが積層された積層構造体であることが好ましい。また、液晶層 32は、対向基板 (カラーフィルタ基板) 33の配向膜 (不図示）と、アクティブマトリクス基板 30の配向膜 (不図示)との間に挟まれて、る。

[0072] 図 2は、本発明のアクティブマトリクス基板 30 (表示装置用基板）における 1画素と、その 1画素の隣りに位置する画素の一部とを示す平面図である。図 2および図 3に示すように、ソースライン (信号線） 2とゲートライン (走査線） 1と画素電極 3とが、絶縁性基板 10上に積層されている。そのゲートライン 1とソースライン 2とは、互いに交差するように配置されている。そして、それらが交差する交差部毎に、スイッチング素子 (T FT) 14と画素電極 3が設けられている。なお、絶縁性基板 10は、図 2で言えば最背面に位置し、図 3に示す断面図に記載の位置に配置されている。なお、図 3は、図 2 における Al—A2線における矢視断面図である。

[0073] 上記ゲートライン 1には、ゲート電極 4が接続されて!、る。ソースライン 2には、ソース電極 5が接続されている。また、図 3において、画素電極 3は、 ZnO層 3bを下層、 IT O層 3aを上層とした積層により構成されている。画素電極 3は、層間絶縁膜 15に設けられたコンタクトホール 9、および、ドレイン引出し電極 6bを介して、ドレイン電極 6a と接続されている。そして、画素電極 3には、液晶の配向制御用にスリット 8が設けられている。また、ドレイン引出し電極 6bはゲート絶縁膜 11をはさんで補助容量バスライン 7と対向しており、これによつて補助容量が形成されている。

[0074] 次に、電流および電圧の制御について、簡単に説明する。ゲートライン 1が選択されると、ゲート電極 4に電圧が印加される。このゲート電極 4に印加される電圧によつて、ソース電極 5とドレイン電極 6aとの間を流れる電流が制御される。つまり、ソースライン 2から伝送された信号に基づ!/、て、ソース電極 5力もドレイン電極 6aへと電流が流れ、さらに、ドレイン電極 6aからドレイン引出し電極 6bを介して画素電極 3へと電流が流れる。これにより、画素電極 3は、液晶層 32に電圧を印加し所定の表示を行うようになつている。補助容量バスライン 7は、所定の表示を維持するために補助的に設置される。

[0075] 次に、上記アクティブマトリクス基板 30の製造方法について、図 2、図 3を用いて説明する。 [0076] まず、ガラス等の透明な絶縁体力もなる絶縁性基板 10上に、 TiZAlZTiからなる積層膜をスパッタにより成膜、フォトリソグラフィーを行い、ドライエッチングおよびレジスト剥離を行うことでゲートライン 1、ゲート電極 4、および補助容量ライン 7を同時に形成する。

[0077] 次に、それらの表面に、 3000A〜5000A i SiN (窒化ケィ素膜)カゝらなるゲート絶縁膜 11と、 1500 A〜3000 A程度のアモルファスシリコン力もなる活性半導体層 12と、リンをドープした 500 A〜 1000 A程度の n型低抵抗半導体層 13とを成膜し、フォトリソグラフィー、ドライエッチングおよびレジスト剥離を行い島状の半導体層 25 を形成する。

[0078] ここで、ゲート絶縁膜 11は SiHガスと NHガスと Nガスとの混合ガスを用いて、ま

4 3 2

た、活性半導体層 12は SiHガスと Hガスとの混合ガスを用いて、さらに、 n型低抵抗

4 2

半導体層 13は SiHガスと PHガスと Hガスとの混合ガスを用いて、いずれも CVD (

4 3 2

Chemical Vapor Deposition)により、連続して成膜される。

[0079] さらに、 TiZAlZTiからなる積層膜をスパッタにより成膜、フォトリソグラフィーを行い、ドライエッチングすることでソースライン 2と、ソース電極 5と、ドレイン電極 6aとドレイン引出し電極 6bを同時に形成する。さらに連続して、 n型半導体層 13をソース'ドレイン分離エッチングし、レジストを剥離する。この時、薄膜トランジスタ (TFT)が形成される。

[0080] 次に、全面を覆うように、 1000A~5000A@i ( SiNからなる下層層間絶縁膜 2 0を、 SiHガスと NHガスと Nガスとの混合ガスを用い、 CVDにて成膜する。

4 3 2

[0081] その後、 2 μ m〜4 μ m程度のポジ型感光性アクリル榭脂からなる上層有機層絶縁膜 15を、フォトリソグラフィ一により、コンタクトホール 9、ゲートライン外部引出し端子コンタクト用パターン、およびソースライン外部引出し端子コンタクト用パターンを有するように形成する。

[0082] 次に、コンタクトホール 9、ゲートライン外部引出し端子、およびソースライン外部引出し端子を形成するため、上層有機層絶縁膜 15をマスクとして、下層層間絶縁膜 20 およびゲート絶縁膜 11を、 CFガスと Oガスとの混合ガスを用いたドライエッチングに

4 2

より連続してエッチングする。 [0083] その後、コンタクトホール 9を被覆するように、 ZnO膜と ITO膜をスパッタにより成膜する。まず、 ZnO膜を、 RF電源方式のスパッタ装置により、パワー 15kW、基板温度 210°C、圧力 1. 2Paにて、 Arと Oとの混合ガス（Ar流量： O流量 = 2〜3 : 1)を用い

2 2

て、 900Aに成膜する。次に、 ITO膜を、 DC電源方式のスパッタ装置により、常温、パワー 25kW、圧力 1. 2Paにて、 Arと Oと H Oの混合ガス（Ar流量： O流量： H O

2 2 2 2 流量 = 20 : 1 : 1〜2)を用いて、 200 Aに成膜する。そして、感光性レジストを塗布し、フォトリソグラフィ一にて感光性レジストを露光した後に、現像液で現像してパター- ングする。さらに、パターユングによって形成されたパターンをマスクとして、リン酸'硝酸 ·酢酸力もなるエッチング液を用いるウエットエッチングにより、成膜した ZnO膜と IT O膜をパターユングした後、剥離液を用いてレジストを剥離することにより画素電極 3 が形成される。なお、本実施形態においては、現像液には TMAH (水酸ィ匕テトラメチルアンモ-ゥム）の濃度が 10%以下の水溶液を用いる。また、剥離液には MEA (モノエタノールアミン）と DMSO (ジメチルスルホキシド）との混合液（混合比 MEA： DM SO = 2〜3 : l)を用いる。また、このエッチング工程においては、同一エツチャントを用いて同一のエッチング工程で、 ZnO膜と ITO膜の、ずれもエッチングする。

[0084] 以上により、本実施形態におけるアクティブマトリクス基板 30を得る。このアクティブマトリクス基板 30と、アクティブマトリクス基板 30と対向するようにカラーフィルタ基板 3 3とを貼り合わせて、それら基板と基板との間に液晶を注入することによって液晶パネルが製造される。そして、液晶パネルの外部引き出し端子にドライバ等を接続することにより、液晶表示装置 40は製造される。

[0085] 本実施の形態において、ゲートライン 1およびソースライン 2の材料としては、 TiZA lZTiを使用している。しかし、ゲートライン 1およびソースライン 2の材料としては、所望のライン抵抗が得られる金属であればよい。例えばタンタル (Ta)、チタン (Ti)、クロム（Cr)、アルミニウム（A1)等の金属およびこれらの金属の合金などを、ゲートライン 1およびソースライン 2の材料として使用してもよい。また、 TaNZTaZTaNなどの積層構造体力もなる膜を、ゲートライン 1およびソースライン 2の材料として用いることも可能である。さらにソースライン 2の材料としては、一般的な金属膜だけでなぐ例えば、 ITOなどの透明導電性膜を使用することもできる。 [0086] 本実施形態にぉ、ては、液晶分子のプレチルトを制御するために画素電極にスリツトを設けたが、スリットを設ける代わりに、カラーフィルタ基板に設ける配向制御用突起と同様に、感光性レジストを用いた配向制御用突起を設けても構わない。なお、配向制御用突起を設けるカラーフィルタ基板ついては、詳細を後述する。なお、感光性レジストには、フエノールノボラック系榭脂などを使用する。

[0087] また、本実施の形態にお!、て、スイッチング素子 (TFT) 14には、アモルファスシリコン薄膜トランジスタを用いた。しかし、スイッチング素子 14としては、例えば、マイク口クリスタルシリコン薄膜トランジスタ、ポリシリコン薄膜トランジスタ、 CGシリコン (連続粒界結晶シリコン）薄膜トランジスタ、 MIM (Metal Insulator Metal)なども、同様に用いることができる。

[0088] さらに、画素電極 3は、積層膜として下層に ZnO層 3bを、上層に ITO層 3aを用いた。しかし、下層の ZnO層 3bをフォトリソグラフィー工程における露光後の現像液による浸食や、フォトリワークのレジスト剥離時および画素電極エッチング後のレジスト剥離時の剥離液による浸食力も保護することができればよぐ IZOや InO、 TiOなどの電極材料を、 ITO層 3aに代えて積層膜の上層に用いることもできる。また、 ITO層 3aの厚さを 200Aとした力下層の ZnO層 3bをフォトリソグラフィー工程における露光後の現像液による浸食や、フォトリワークのレジスト剥離時および画素電極エッチング後のレジスト剥離時の剥離液による浸食力保護することができるのであれば、 200Aより薄い厚さとしてもよい。また、本実施形態の画素電極 3は、酸化亜鉛を主成分とする導電層に ZnOを用いた力 ZnOに A1や Gaなどの異種元素をドーパントとして含有しても構わな!/、。これらの元素等をドープすることで低抵抗となる効果を奏する。

[0089] 加えて、画素電極 3は 2層からなる積層膜だけでなぐ 2層以上の積層膜でも構わない。

[0090] また、上層層間絶縁膜 15には、ポジ型のアクリル系感光性透明榭脂を用いた。しかし、これに限定されることはない。例えば、ネガ型の感光性榭脂や、 SiO (酸ィ匕ケィ

2 素膜)など、所望の誘電率、透過率、および下層層間絶縁膜 15とゲート絶縁膜 11とのエッチング選択比が得られる材料を、上層層間絶縁膜 15に用いることもできる。さらに、下層層間絶縁膜 20には、 CVD法による SiN膜を用いた力ポジ型やネガ型の感光性透明榭脂を用いてもよい。さらに、保護膜についても同様に SiNjIだけでなぐ感光性透明榭脂や、 SiO膜を用いてもよい。なお、感光性透明榭脂としては、

2

例えば、アクリル系榭脂、エポキシ系榭脂、ポリウレタン系榭脂、ポリイミド系榭脂などの榭脂が挙げられる。

[0091] なお、上記画素電極 3および層間絶縁膜において、「下層」とは絶縁性基板 10側に配置されて、る層を、、、「上層」とは液晶層 32側に配置されて、る層を示す。

[0092] 次に、図 3を用いて、画素電極 3の形成時にフォトリソグラフィー工程でのレジスト塗布時に欠陥があった場合に、液晶層 32に所定の電圧が印加されずに表示欠陥となることを防ぐ効果について説明する。

[0093] 図 7は、比較例として、レジスト欠陥 800aに起因して、フォトリワーク時に ZnOからなる画素電極 103が剥離液により浸食されている状態の平面図を模式的にあらわしたものである。また、図 8は、図 7の C1 C2線の矢視断面図による画素電極欠損箇所 800bを含む部分の断面概略図を示す。

[0094] レジストを塗布成膜する時に巻き込んだ異物などによるレジスト剥がれ (欠損）や、塗布成膜時の密着力不足による剥がれ (欠損）により、レジスト欠陥 800aが発生すると、フォトリワーク時にレジストが欠損して、る箇所にぉ、て ZnO力もなる画素電極 10 3が浸食されてしまう。よって、図 8に示す通り、画素電極 103が欠損し、液晶層に所定の電圧を印加できない部分力画素電極欠損箇所 800bの位置に発生する。加えて、図 7から明らかなように、配向制御用のスリット 150も一部欠損する。したがって、液晶の配向も乱れるため、画素欠陥となり、表示品質および歩留まりを低下する要因になる。ところが、図 3に示す通り、本実施形態 1によれば、画素電極 3を形成する Zn O層 3b上に別途 ITO層 3aを形成するので、フォトリワーク時に ITO層 3aが保護膜となり、画素電極 3が欠損せず、画素欠陥とならない効果を奏する。なお、図 7、 8において、図 9、 10を用いて説明した従来技術に対応する部分には、同じ符号を付している。

[0095] ここで、フォトリワーク工程は以下の手順で行う。すなわち、フォトリソグラフィー工程にて露光 '現像により画素電極パターンにレジストを形成した後、欠陥検査装置にてレジスト欠損の有無を検査する。レジスト欠損が検査装置にて捕捉された場合、バタ一ユングされたレジストを剥離液にて剥離する。そして、再度フォトリソ工程を実施しレジストパターンを形成する。フォトリワークにおいて、フォトリソグラフィー工程と同じ剥離液を用いることができ、本実施形態では、 MEA (モノエタノールァミン）と DMSO ( ジメチルスルホキシド）との混合液（混合比 MEA: DMSO = 2〜3： 1)を用いた。

[0096] なお、表示装置は液晶表示装置に限定されるものではなぐ例えば、本実施形態におけるアクティブマトリクス基板 30と、アクティブマトリクス基板と対向するようにカラ一フィルタ基板 33を配置し、それら基板と基板との間に有機 EL層を配置することで有機 ELパネルとし、パネルの外部引き出し端子にドライバ等を接続することによって、有機 EL表示装置を構成することも可能である。

[0097] 〔実施の形態 2〕

本発明における他の実施の形態について、図 4〜図 6に基づいて説明すれば、以下の通りである。なお、本実施の形態においては、表示装置用基板の具体例として、液晶表示装置用のカラーフィルタ基板 33について説明する。本実施形態 2では、画素内で液晶の配向状態 (プレチルト）を分割制御するため配向制御突起を設けた力ラーフィルタ基板に、本発明を適用した例について説明する。なお、本実施形態では、カラーフィルタ基板 33にブラックマトリクスを設けた場合について説明する力ブラックマトリックスを設けない構成についても本発明は適用可能である。なお、説明の便宜上、図 1の図面に示した部材と同一の機能を有する部材については、同一の符号を付す。

[0098] 図 4は、本発明の液晶表示装置の一例を示す断面図である。液晶表示装置 40は、アクティブマトリクス基板 30と、カラーフィルタ基板 33とを有しており、それら基板は、例えば、垂直配向型液晶等の液晶からなる液晶層 32を挟んでいる。アクティブマトリタス基板 30は、 ZnO層 3bと ITO層 3aの積層された画素電極 3などを有する。また、カラーフィルタ基板 33は、着色層 34、遮光膜 35のカラーフィルタ層、液晶の配向を制御する液晶分子のプレチルトを制御するための突起 (配向制御用の突起） 36、および ZnO層 37bと ITO層 37aの積層された透明電極 37などを有する。なお、液晶層 32は、対向基板 (カラーフィルタ基板) 33の配向膜 (不図示）と、アクティブマトリクス基板 30の配向膜 (不図示）との間に挟まれて、る。 [0099] 図 5は、本実施形態のカラーフィルタ基板 33における 1画素と、その 1画素の隣りに位置する画素の一部とを示す平面図である。図 6は、図 5の Bl— B2線における断面に対応する、カラーフィルタ基板 33の断面図である。

[0100] カラーフィルタ基板 33は、透明基板 10の上に、典型的には、 3原色 (赤、緑、青)の着色層 34と BM35などからなるカラーフィルタ層 31、 ZnO層 37bと ITO層 37aの積層された対向電極 (透明電極) 37、配向膜 (図示せず)、および配向制御用の突起 3 6を有する。なお、透明基板 10は、図 5で言えば最背面に位置し、図 6に示す断面図に記載の位置に配置されて、る。

[0101] 以下、本実施形態におけるカラーフィルタ基板 33の製造方法について説明する。

[0102] 透明基板 10上に、スピンコートによりカーボンの微粒子を分散したネガ型のアタリル系感光性榭脂液などを塗布した後、乾燥を行い、黒色感光性榭脂層を形成する。続いてフォトマスクを介して黒色感光性榭脂層を露光した後、現像を行って、 2. Ο μ mの ΒΜ35を形成する。このとき第 1着色層（例えば赤色層）、第 2着色層（例えば緑色層）、および第 3着色層（例えば青色層）が形成される領域に、それぞれ第 1着色層用の開口部、第 2着色層用の開口部、第 3着色層用の開口部が形成されるように B M35を形成する。なお、それぞれの開口部は、アクティブマトリクス基板の画素電極に対応するように形成される。

[0103] 次に、スピンコートにより顔料を分散したネガ型のアクリル系感光性榭脂液を塗布した後、乾燥を行い、フォトマスクを用いて露光および現像を行い、 2. の赤色層を形成する。

[0104] その後、第 2色層用（例えば緑色層）、および第 3色層用（例えば青色層）についても同様に形成し、カラーフィルタ層 31が完成する。

[0105] さらに、下層力 ηθ層 37b、上層が ITO層 37aからなる積層された透明電極 37をスノッタにより成膜する。まず、 ZnO膜を RF電源方式のスパッタ装置により、パワー 15 kW、基板温度 210°C、圧力 1. 2Paにて、 Arと Oとの混合ガス（Ar流量： O流量 = 2

2 2

〜3 : 1)を用いて、 900 A成膜する。次に ITO膜を、 DC電源方式のスパッタ装置により、常温、パワー 25kW、圧力 1. 2Paにて、 Arと Oと H Oとの混合ガス（Ar流量： O

2 2 2 流量: H O流量 = 20 : 1 : 1〜2)を用いて、 200 A成膜する。 [0106] 次に、スピンコートにより感光性のポジ型のフエノールノボラック系感光性榭脂液を塗布した後、乾燥を行い、フォトマスクを用いて露光し、 TMAH現像液を用いて現像を行い、 1. 5 mの垂直配向制御用突起 36を形成する。以上により、カラーフィルタ基板 33が形成される。このカラーフィルタ基板 33と、カラーフィルタ基板 33と対向するようにアクティブマトリクス基板 30とを貼り合わせて、それら基板と基板との間に液晶を注入することによって液晶パネルが製造される。そして、液晶パネルの外部引き出し端子にドライバ等を接続することにより、液晶表示装置 40は製造される。

[0107] 以上の構成とすることにより、図 6に示す通り、本実施形態 2によれば、透明電極 37 を形成する ZnO層 37b上に、別途 ITO層 37aを形成するので、配向制御用突起のフォトリワーク時に ITO層 37aが保護膜となり、透明電極 37が浸食されず、表示不良とならない効果を奏する。カロえて、垂直配向制御用突起 36を形成する際に、該突起下以外の領域に存在する ZnOは現像液により浸食されないため、透明電極 37が浸食されず、表示不良とならない効果を奏する。

[0108] 本形態の透明電極 37は、酸ィ匕亜鉛を主成分とする導電層に ZnO層を用いたが、 Z ηθに A1や Gaなどの異種元素をドーパントとして含有しても構わな、。これらの元素等をドープすることで、低抵抗な透明電極を得ることができる。

[0109] なお、上記透明電極 37において、「下層」とは絶縁性基板 10側に配置されている層を、、、「上層」とは液晶層 32側に配置されて、る層を示す。

[0110] また、 MVA方式のカラーフィルタ基板 33に設けられている垂直配向制御用突起 3 6のかわりに、アクティブマトリクスの画素電極と同様に液晶分子の配向を制御するために、スリットパターンを設ける場合もある。この場合、実施形態 1に示したアクティブマトリクス基板 30の画素電極 3に設けられたスリット 8を形成する方法と同様の方法により、透明電極 37にスリットを形成することができる。すなわち、まず、 ZnO膜および I TO膜をスパッタリングにて成膜した後、感光性レジストを塗布し、フォトリソグラフィーにて感光性レジストを露光した後に現像液で現像してパターユングする。さらに、パタ一ユングによって形成されたパターンをマスクとして、リン酸 '硝酸'酢酸力なるエツチング液を用いるウエットエッチングにより、成膜した ZnO膜と ITO膜をパターユングした後、剥離液を用いてレジストを剥離することにより透明電極 37が形成される。なお、本実施形態 2においても、現像液には TMAH (水酸ィ匕テトラメチルアンモ-ゥム）の濃度が 10%以下の水溶液を用い、剥離液には MEA (モノエタノールァミン）と DM SO (ジメチルスルホキシド）との混合液（混合比 MEA: DMSO = 2〜3： 1)を用いた。また、上述のエッチング工程においては、同一エツチャントを用いて同一のエツチング工程で、 ZnO膜と ITO膜の、ずれもエッチングする。

[0111] さらに、透明電極 37は、積層膜として下層に ZnO層 37bを、上層に ITO層 37aを用いた。しかし、下層の ZnO層 37bをフォトリソグラフィー工程における露光後の現像液による浸食や、フォトリワークのレジスト剥離時および透明電極エッチング後のレジスト剥離時の剥離液による浸食や、配向制御用突起をフォトリソ技術により形成する際の現像液による浸食力保護することができればよぐ IZOや InO、 TiOなどの透明画素電極材料を、積層膜の上層に用いることもできる。また、 ITO層 37aの厚さを 200 Aとしたが、下層の ZnO層 37bをフォトリソグラフィー工程における露光後の現像液による浸食や、フォトリワークのレジスト剥離時および画素電極エッチング後のレジスト剥離時の剥離液による浸食力も保護することができるのであれば、 200 Aより薄い厚さとしてもよい。

[0112] カロえて、透明電極 37は 2層からなる積層膜だけでなぐ 3層以上の積層膜でも構わない。

[0113] また、本実施形態 2では、アクティブマトリクス基板として、上記実施形態 1で説明したものを用いたが、例えば画素電極 3として ITO単層カゝらなる基板を用いも良い。しかし、本発明による効果が両基板側で得られるので、本実施形態 2のように、本発明を両方の基板に適用する方が好まし、。

[0114] なお、表示装置は液晶表示装置に限定されるものではなぐ例えば、本実施形態におけるカラーフィルタ基板 33と、カラーフィルタ基板 33と対向するようにアクティブマトリクス基板 30を配置し、それら基板と基板との間に有機 EL層を配置することで有機 ELパネルとし、パネルの外部引き出し端子にドライバ等を接続することによって、有機 EL表示装置を構成することも可能である。

[0115] また、上記実施形態 1、 2では、 MVA型の液晶表示装置について説明した力本発明はこれに限定されるものではなぐ MVA方式以外の液晶表示装置、 EL表示装置、プラズマ表示装置等の各種表示装置を始めとして、太陽電池などの光電変換装置、タツチパネルなど、フォトリソグラフィー工程が施される透明電極の導電層を備える基板に適用可能なものである。

[0116] (その他の構成）

なお、本発明は、以下の構成として実現できる。

[0117] (第 1の構成）

複数の導電層が積層して成る導電膜を備えた基板であって、

上記導電膜は、

少なくとも、酸化亜鉛を主成分とする第 1導電層と、第 1導電層に対して基板の反対側に積層される第 2導電層とによって構成され、

上記第 2導電層は、

上記導電膜を加工するために施される化学的な処理に用いられる物質に対する耐浸食性が第 1導電層よりも高いことを特徴としている基板。

[0118] (第 2の構成）

上記物質は、

上記導電膜を所望のパターンに加工する場合に、塗布された感光性レジストに焼付けられたパターンの現像に用いられる現像液であることを特徴としている第 1の構成に記載の基板。

[0119] (第 3の構成）

上記物質は、

上記導電膜を所望のパターンに加工する場合に、塗布された感光性レジストを剥離するために用いられる剥離剤であることを特徴としている第 1の構成に記載の基板

[0120] (第 4の構成）

上記第 2導電層は、

ITOまたは IZOカゝらなることを特徴とする第 1の構成に記載の基板。

[0121] (第 5の構成）

上記第 1導電層は、上記第 2導電層より膜厚が厚いことを特徴とする第 1の構成に記載の基板。

[0122] (第 6の構成）

上記導電膜は、

アクティブマトリクス基板における画素電極として用いられることを特徴とする第 1の構成に記載の基板。

[0123] (第 7の構成）

上記導電膜は、

カラーフィルタ基板における透明電極として用いられることを特徴とする第 1の構成に記載の基板。

[0124] (第 8の構成）

上記導電膜は、

表面に配向制御用突起を備えていることを特徴とする第 1の構成に記載の基板。

[0125] (第 9の構成）

上記導電膜は、

表面にスリットを備えていることを特徴とする第 1の構成に記載の基板。

[0126] (第 10の構成）

第 1の構成力第 9の構成のいずれ力 1つの構成に記載の基板を備えている表示装置。

[0127] (第 11の構成）

複数の導電層が積層して成る導電膜を備えた基板の製造方法であって、上記導電膜を構成する、酸化亜鉛を主成分とする第 1導電層を形成する第 1導電層形成工程と、

上記導電膜を加工するために施される化学的な処理に用いられる物質に対する耐浸食性が上記第 1導電層よりも高い第 2導電層であって、上記第 1導電層に対して基板の反対側に積層される、上記第 2導電層を形成する第 2導電層形成工程とを含むことを特徴とする基板の製造方法。

[0128] (第 12の構成）

上記導電膜が配置された側の上記基板の表面に感光性レジストを塗布する感光性レジスト塗布工程と、

上記感光性レジスト塗布工程にヽぉ、て塗布された感光性レジストに、パターンを焼付け、上記焼付けたパターンを現像する現像工程とをさらに含んでおり、

上記第 2導電層は、上記現像工程において用いられる現像液に対する耐浸食性が高いことを特徴とする第 11の構成に記載の基板の製造方法。

[0129] (第 13の構成）

上記現像工程において現像されたパターンの形状を検査する検査工程と、上記検査工程において、現像されたパターンの形状が不良と判定された場合に、剥離液によって感光性レジストを剥離する第 1剥離工程とをさらに含んでおり、上記第 2導電層は、上記第 1剥離工程において用いられる剥離剤に対する耐浸食性が高いことを特徴とする第 12の構成に記載の基板の製造方法。

[0130] (第 14の構成）

上記現像工程にお！、て現像されたパターンの形状に、上記導電膜をエッチングするエッチング工程と、

上記エッチング工程において上記パターンの形状にエッチングされた導電膜の表面に残っている感光性レジストを、剥離液で剥離する第 2剥離工程とをさらに含んでおり、

上記第 2導電層は、上記第 2剥離工程において用いられる剥離剤に対する耐浸食性が高いことを特徴とする第 12の構成に記載の基板の製造方法。

[0131] (第 15の構成）

上記エッチング工程において、上記導電膜を構成する複数の導電層を、同一のェッチャントを用いて、同時にエッチングすることを特徴とする第 14の構成に記載の基板の製造方法。

産業上の利用の可能性

[0132] 本発明は、パターン化した感光性レジストをマスクとして、導電層をエッチングしてノターンを形成する基板に対して有効に適用することができる。特に、液晶パネルに用いられる、画素電極や透明電極を備えた基板に好適に適用できる。

Claims

請求の範囲

[I] 酸化亜鉛を主成分とする第 1導電層を少なくとも含む複数の導電層を基板に積層した積層構造体を備え、

前記導電層を形成するために施される化学的な処理に用いられる物質と接触する面に位置する前記積層構造体の第 2導電層の材料は、前記物質に対する耐浸食性が酸化亜鉛よりも高いことを特徴とする導電層を備えた基板。

[2] 前記物質は、上記導電層を形成するためのフォトリソグラフィー工程で用いられる感光性レジストの現像液であることを特徴とする請求項 1に記載の導電層を備えた基板

[3] 前記物質は、上記導電層を形成するためのフォトリソグラフィー工程で用いられる感光性レジストの剥離液であることを特徴とする請求項 1に記載の導電層を備えた基板

[4] 前記第 2導電層が ITOまたは IZO力なることを特徴とする請求項 1から 3のいずれカゝ 1項に記載の導電層を備えた基板。

[5] 前記第 1導電層は、前記第 2導電層より膜厚が厚いことを特徴とする請求項 1から 4 のいずれか 1項に記載の導電層を備えた基板。

[6] 前記複数の導電層が画素電極となり、アクティブマトリクス基板を構成することを特徴とする請求項 1から 5のいずれか 1項に記載の導電層を備えた基板。

[7] 前記複数の導電層が透明電極となり、カラーフィルタ基板を構成することを特徴とする請求項 1から 5のいずれか 1項に記載の導電層を備えた基板。

[8] 前記積層構造体の第 2導電層側には、配向制御用突起を有することを特徴とする請求項 1から 7のいずれか 1項に記載の導電層を備えた基板。

[9] 前記複数の導電層は、スリットを有することを特徴とする請求項 1から 8のいずれか 1 項に記載の導電層を備えた基板。

[10] 請求項 1から 9のいずれ力 1項に記載の導電層を備えた基板を用いた表示装置。

[II] 複数の導電層を積層した積層構造体を備えた基板の製造方法であって、

前記積層構造体に含まれる酸化亜鉛を主成分とする第 1導電層を形成する工程と前記導電層を形成するために施される化学的な処理に用いられる物質と接触する面に位置する第 2導電層であって、上記物質に対する耐浸食性が酸化亜鉛よりも高い材料の第 2導電層を形成する工程とを少なくとも含むことを特徴とする導電層を備えた基板の製造方法。

[12] 前記基板の導電層が形成された側に感光性レジストを形成する工程と、

前記感光性レジストを露光してカゝら現像液で現像してパターンィ匕する感光性レジストパターンィ匕工程とをさらに含み、

前記第 2導電層は、前記現像液に対する耐浸食性が酸化亜鉛よりも高いことを特徴とする請求項 11に記載の導電層を備えた基板の製造方法。

[13] 前記感光性レジストパターンィ匕工程でパターンィ匕した形状を検査する工程と、該検査工程で不良と判断された場合には剥離液により感光性レジストを剥離する工程とをさらに含み、

前記第 2導電層の材料は前記剥離液に対する耐浸食性が酸化亜鉛よりも高いことを特徴とする請求項 12に記載の導電層を備えた基板の製造方法。

[14] 前記基板の導電層が形成された側に感光性レジストを形成する工程と、

前記感光性レジストをパターンィ匕する工程と、

前記パターンィ匕した感光性レジストを用いエッチングして導電層をパターンィ匕する工程と、

前記導電層がパターン化された基板から感光性レジストを剥離液で剥離する工程とをさらに含み、

前記第 2導電層は、前記剥離液に対する耐浸食性が酸化亜鉛よりも高いことを特徴とする請求項 11に記載の導電層を備えた基板の製造方法。

[15] 前記導電層パターンィ匕する工程では、前記複数の導電層を、同一のエツチャントにて同一工程でエッチングすることを特徴とする請求項 14に記載の導電層を備えた基板の製造方法。