JP2009230935A - 多層膜の形成方法及び多層膜並びに半導体デバイス又は液晶デバイス - Google Patents

多層膜の形成方法及び多層膜並びに半導体デバイス又は液晶デバイス Download PDF

Info

Publication number
JP2009230935A
JP2009230935A JP2008072574A JP2008072574A JP2009230935A JP 2009230935 A JP2009230935 A JP 2009230935A JP 2008072574 A JP2008072574 A JP 2008072574A JP 2008072574 A JP2008072574 A JP 2008072574A JP 2009230935 A JP2009230935 A JP 2009230935A
Authority
JP
Japan
Prior art keywords
film
multilayer film
ito
target
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008072574A
Other languages
English (en)
Inventor
Osamu Michigami
修 道上
Satoshi Odajima
聡 小田島
Hiromitsu Satake
佐竹博光
Takashi Muto
孝志 武藤
Yoko Michigami
洋子 道上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ONIZAWA FINE PRODUCT KK
Japan Science and Technology Agency
Iwate University
Kuramoto Seisakusho Co Ltd
Original Assignee
ONIZAWA FINE PRODUCT KK
Japan Science and Technology Agency
Iwate University
Kuramoto Seisakusho Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ONIZAWA FINE PRODUCT KK, Japan Science and Technology Agency, Iwate University, Kuramoto Seisakusho Co Ltd filed Critical ONIZAWA FINE PRODUCT KK
Priority to JP2008072574A priority Critical patent/JP2009230935A/ja
Publication of JP2009230935A publication Critical patent/JP2009230935A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

【課題】耐候性、耐食性に優れたフレキシブル透明膜を簡易に形成することができる多層膜の形成方法及び多層膜を提供すること。
【解決手段】一つのスパッタリング用電極上に、異種成分からなる複数の素材を張り合わせて取り付け、前記複数の素材同士の境界の上方に分離板を設けておき、放電行いながら基板を前記ターゲット上を移動させて該基板上に多層膜を形成すること特徴とする多層膜の形成方法。
【選択図】図1

Description

本発明は、多層膜の形成方法及び多層膜並びに半導体デバイス又は液晶デバイスに係る。
特開平7−258838号公報
機能性薄膜においては、薄膜の多層化により機能を分担する方法がある(例えば、特許文献1)。多層積層膜の形成には、大別して枚葉式とインライン方式とがある。枚葉式は個別に薄膜を形成する方法であり、インライン式は、薄膜を連続形成して目的の薄膜を次々と作製する方法である。インライン方式は、均一な薄膜を大量生産する場台に使用される。一層膜の形成ではスパッタリング法が実績を有する。
大量生産用の大型薄膜を作製するスパッタリング法では、長方形の大型スパッタ電極が用いられる。成膜室内に、長方形電極が置かれ、この電極上に搭載されたスパッタリング用のターゲットに対向して基板が配置される。スパッタ放電によりタ一ゲットの材料が原子状に飛び出して基板上に薄膜を形成する。薄膜形成中、基板が水平方向に移動し、連続的に大型基板上に薄膜が形成されることになる。
この方式で多層膜を形成する場合、2つ以上のスパッタ電極を並べて配置し、それぞれの電極上に成分が異なるターゲットを搭載する。そして、両ターゲットを同時スパッタすることにより多層膜が形成される。
しかし、この方式では、スパッタ電極の追加により装置価格が高くなること、更には、真空槽の拡張が必要になることの欠点を有する。
本発明は、装置価格が低く、真空槽の拡張も必要とせずに、多層膜を形成することが可能な多層膜の形成方法を提供することを目的とする。
請求項1に係る発明は、一つのスパッタリング用電極上に、異種成分からなる複数の素材を張り合わせて搭載し、複数の素材同士の境界上に分離板を設けておき、放電行いながら基板を前記ターゲット上を移動させて該基板上に多層膜を形成すること特徴とする多層膜の形成方法である。
請求項2に係る発明は、前記分離板は、前記ターゲット面から5〜15mm離して配置することを特徴とする請求項1記載の多層膜の形成方法である。
請求項3に係る発明は、前記素材の成分は、ZnO系材料と、ITO又はSnOである請求項1又は2記載の多層膜の形成方法である。
請求項4に係る発明は、前記基板をZnO素材側からITO素材又はSnO素材側に移動させることを特徴とする請求項3記載の多層膜の形成方法である。
請求項5に係る発明は、前記基板と前記ターゲットとの間隔を30〜100mmとすることを特徴とする請求項1乃至4のいずれか1項記載の多層膜の形成方法である。
請求項6に係る発明は、前記ターゲット背面に磁石を配置しておきマグネトロンスパッタリングにより成膜を行う請求項1乃至5のいずれか1項記載の多層膜の形成方法である。
請求項7に係る発明は、前記ターゲットの中心軸と、前記磁石の中心軸との間隔を調整することにより多層膜の膜厚比を調整することを特徴とする請求項1乃至6のいずれか1項記載の多層膜の形成方法である。
請求項8に係る発明は、ITO膜又はSnO膜を5nm以上形成することを特徴とする請求項3乃至7のいずれか1項記載の多層膜の形成方法である。
請求項9に係る発明は、請求項1乃至8のいずれか1項記載の方法により形成したことを特徴とする多層膜である。
請求項10に係る発明は、ZnO系材料からなる層と、前記ZnO系材料からなる層上に形成された5nm以上の層厚のITO層又はSnO層とを有することを特徴とする多層膜である。
請求項11に係る発明は、請求項9又は10記載の膜をフレキシブル透明電極として有する半導体デバイス又は液晶デバイスである。
本発明によれば次の諸々の効果が得られる。
成分系の異なる素材を適切に張り合わせた夕一ゲットを使用して、インライン方式
でスパッタ成膜すると、簡単に多層膜が形成できる。
多層膜のそれぞれに異なった機能を分担させることにより、多機能薄膜が容易に得ら
れる。
ZnO系材料を主成分とした透明導電膜上に、僅かにITOやSnO薄膜を形成すると、ZnOの化学的安定性、耐候性等が改善される。
一つのスパッタリング用電極上に、異種成分からなる複数の素材を張り合わせて搭載し、前記複数の素材同士の境界の上方に分離板を設けておき、放電を行いながら基板を前記ターゲット上を移動させて該基板上に多層膜を形成する。
基板上にZnO系薄膜とITO膜を形成するには、図2において、一つのCuバッキングプレート(ターゲット固定台)上に、ZnO系材料焼結体とITO焼結体とを張り合わせて取り付け、ZnO系材料焼結体とITO焼結体の境界の上方に分離板を設けておき、放電を行ってプラズマを発生させながら基板上に薄膜を形成するが、上層膜の膜厚と第一層の膜厚の比を選ぶ場合には、Cuパッキングプレートに対して相対的に磁石位置をシフトさせることにより実現できる。
以下により詳細に説明する。
本実施の形態における多層膜の具体的薄膜としては、透明導電膜がある。ITO(Indium・Tin・Oxide:Snを添加したIn酸化物)透明導電膜は現在ディスプレー用の電極等に実用化されているが、ITOの主放分であるInは希少金属であるため、枯渇の問題がある。それ故、ポストITOの開発が急務となっており、その候補としてZnO系材料が有望視されている。ITO薄膜は、耐酸性、耐アルカリ性、耐候性、耐水性に優れた特徴を有する材料である。ZnO系材料からなる薄膜は、電気的特性、光学的特牲は優れているものの化学的安定性に欠ける欠点を有している。そこで、主成分の第一層の薄膜をZnO系材料からなる透明導電膜とし、上層の第二層の薄膜をITO透明導電膜とすれば、ZnO系材料からなる透明導電膜の化学的安定性が改善されることになる。
現在のITO薄膜の厚さは、150〜200nmであるが、ITO膜を5〜30nm程度積層することにより大幅な改善が可能である。上記の膜厚条件では、マグネットサイズ、外側磁極間隔を81mm(横)×250mm(縦)×8.3mm(厚さ)及び内側磁極20mm×191mmを備えたスパッタ電極を用いて放電した場合、約90mm×260mmのターゲットが使用される。
そこで、上記に示したZnO系材料層とITO層との二層からなる多層膜を形成するとすれば、ZnO系材料の素材とITO材料の素材を張り合わせたターゲットは図1のような概略図になる。
紙面の下に磁石を内蔵するスパッタ電極があり、その上にターゲットが配置される。その場合、紙面の上方に基板が配置されることになる。ターゲットを固定し、基板を右側に移動しながら薄膜を堆積する。最初、ZnO系材料ターゲットの上に基板が移動し、ZnO系薄膜が堆積される。次いで、ITOターゲット上に基板が移動して、ITO膜が形成され、二層膜となる。
ターゲットと基板との間隔は、30〜100mm程度が好ましく、40〜60mmがより好ましい。30〜100mmの範囲内においては、適切な成膜速度が得られる、という効果を有する。
二層膜の形成には、ZnOプラズマとITOプラズマの混合を防ぐ分離板を配置する。すなわち、a・bの直上に主としてZnOとITOスパッタ粒子を分離する薄板の分離板が重要な役目をする。側面から見たそれぞれの配置図を図2に示す。この分離板は、ターゲット面から約5〜15mm離れて配置することが好ましい8〜12mm離すことがより好ましい。その範囲とすることにより放電の安定性の確保とZnO系材料とITOとの混合膜の発生の抑制という効果が達成される。
分離板の材質は、プラズマによりスパッタリングされない材質であれば特に限定されない。例えば、ステンレス材が好ましい。その厚さは1mm程度が好ましい。
マグネトロンスパッタでは、ターゲット表面が均一に消耗せず、たとえば、磁石の横方向(X軸)に対してターゲットの消耗を調べると、内側磁石の中心から=21mm付近で最大の消耗量となり、内部磁石又は外部磁石に向かい消耗量は急激に少なくなる。外部磁石の直上ではターゲットの消耗は著しく少なくなる。
(実施例1)
6.5mm×12mm×86mmのITO焼結体を中心軸(AB)からX=28〜40mmの位置(abCD)に、また、Gaを4wt.%添加したZnO(GZO)焼結体(6.5mm×68mm×258mm)をX=−40〜28mmの位置(ABba)に配置して、5mm×80mm×258mmの銅板に張り合わせて、単一の焼結ターゲットを作製した。
磁石の中心軸とターゲットの中心軸を合わせて、RF電力と基板移動速度を一定にして、GZO堆積部とITO堆積部にそれぞれにシャッタを配置しておき、一方を開放しながらスパッタして、GZOとITOの膜堆積速度を求めた。その結果堆積速度は、GZOで5nm/min、ITOで0.7nm/minであった。
基板には、76mm×26mm×lmmのスライドガラスを使用し、基板温度は150℃とした。その結果、30分のスパッタでGZO膜厚が151nmのとき、ITO膜厚は21nmであった。
(実施例2)
実施例1のターゲットを用いて、ITO境界を磁石の中心軸に3mm近づけて100℃のカラス基板上にスパッタしたところ、ITO膜厚が43nmのとき、GZO膜厚は152nmとなる。逆に、2mm遠ざけると、GZO膜厚150nmに対しITO膜厚は9nmになった。
GZO膜厚150nmで、30nmのITO膜厚にするには、磁石中心軸に約1.5mm近づけた位置で実現できた。
これら二層膜について、塩酸水溶液(1%)に対する耐性を調べた。
耐牲の測定法として、4端子法による電気抵抗の変化により調べた。試料の大きさは、約25mm×4mmとし、Al電極を取り付けた。電圧端子間を約15mmとした。電流は、1mAとし、電圧端子間の電圧の時間変化を測定した。測定において、塩酸水溶液を1滴垂らした後、測定を開始した。
電圧の時間的変化を図3に示す。電圧が上昇する時間を劣化時間と(t)とした。ITO被覆膜厚と劣化時間の関係を示したグラフが図4である。tは、10nmのITO被覆をしたGZO薄膜は、被覆の無い場合に比べ約2桁向上していることが分る。
(実施例3)
GZO焼結夕一ゲットを用いて、5枚のガラス基板上に150nmの膜厚の薄膜を作製した。
それらの薄膜上に、SnO焼結ターゲットを用いて、5、10、20、30、50nmの薄膜を堆積した2層積層膜の試料を5枚準備した。薄膜の堆積温度は何れも100℃とした。
これらの試料を、実施例2と同様の方法で抵抗の変化(端子間電圧の変化)から劣化時間tを調べた。その結果を図5に示す。
SnO被覆においても、被覆厚の増加につれてtが上昇することが分る。5nmのSnO被覆においても1桁以上の向上が見られる。膜厚の増加とともにtが著しく増大しているが、これは、SnOは耐食性がITOに比べ優れていることを反映している。
本例では、劣化特性を把握するため、一定の濃度の塩酸水溶液を用いたが、濃度やアルカリ性溶液等により特性は種々変化するが、ITOやSnO被覆によりtは大きく上昇することには変わりは無い。
耐候性、耐食性に優れたフレキシブルな透明導電膜として、特に、透明アンテナやタッチパネル等に応用することが可能となる。
例えば、透明電極の他に、熱線遮断膜、透明ヒータ等の多層膜を必要とする用途に適用することができる。
また、液晶表示装置、エレクトロルミネッセンス表示装置の透明電極、帯電防止導電膜コーティング、ガスセンサーなどに用いられる導電膜としても利用できる。
ZnO系焼結ターゲットと異種成分からなる素材のからなる単一ターゲットの平面図及び側断面図である。 ターゲット、分離板、基板の配置状態とターゲットに対する移動方向を示す側面図である。 実施例において形成した膜における四端子法による薄膜の電圧の時間的変化を示すグラフである。 実施例において形成した膜の劣化時間tのITO膜厚依存性を示すグラフである。 実施例において形成した膜の劣化時間tのSnO膜厚依存性を示すグラフである。

Claims (11)

  1. 一つのスパッタリング用電極上に、異種成分からなる複数の素材を張り合わせて取り付け、前記複数の素材同士の境界の上方に分離板を設けておき、放電を行いながら基板を前記ターゲット上を移動させて該基板上に多層膜を形成すること特徴とする多層膜の形成方法。
  2. 前記分離板は、前記ターゲット面から5〜15mm離して配置することを特徴とする請求項1記載の多層膜の形成方法。
  3. 前記素材の成分は、ZnO系材料と、ITO又はSnOである請求項1又は2記載の多層膜の形成方法。
  4. 前記基板をZnO系材料素材側からITO素材又はSnO素材側に移動させることを特徴とする請求項3記載の多層膜の形成方法。
  5. 前記基板と前記ターゲットとの間隔を30〜100mmとすることを特徴とする請求項1乃至4のいずれか1項記載の多層膜の形成方法。
  6. 前記ターゲット背面に磁石を配置しておきマグネトロンスパッタリングにより成膜を行う請求項1乃至5のいずれか1項記載の多層膜の形成方法。
  7. 前記ターゲットの中心軸と、前記磁石の中心軸とを間隔を調整することにより多層膜の膜厚比を調整することを特徴とする請求項1乃至6のいずれか1項記載の多層膜の形成方法。
  8. ITO膜又はSnO膜を5nm以上形成することを特徴とする請求項3乃至7のいずれか1項記載の多層膜の形成方法。
  9. 請求項1乃至8のいずれか1項記載の方法により形成したことを特徴とする多層膜。
  10. ZnO系材料からなる層と、前記ZnO系材料からなる層上に形成された5nm以上の層厚のITO層又はSnO層とを有することを特徴とする多層膜。
  11. 請求項9又は10記載の膜をフレキシブル透明電極として有する半導体デバイス又は液晶デバイス。
JP2008072574A 2008-03-19 2008-03-19 多層膜の形成方法及び多層膜並びに半導体デバイス又は液晶デバイス Pending JP2009230935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008072574A JP2009230935A (ja) 2008-03-19 2008-03-19 多層膜の形成方法及び多層膜並びに半導体デバイス又は液晶デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008072574A JP2009230935A (ja) 2008-03-19 2008-03-19 多層膜の形成方法及び多層膜並びに半導体デバイス又は液晶デバイス

Publications (1)

Publication Number Publication Date
JP2009230935A true JP2009230935A (ja) 2009-10-08

Family

ID=41246121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008072574A Pending JP2009230935A (ja) 2008-03-19 2008-03-19 多層膜の形成方法及び多層膜並びに半導体デバイス又は液晶デバイス

Country Status (1)

Country Link
JP (1) JP2009230935A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018522135A (ja) * 2015-05-14 2018-08-09 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 多層堆積装置及び方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57101665A (en) * 1981-09-22 1982-06-24 Matsushita Electric Ind Co Ltd Apparatus for preparing vapor deposition film
JPS619572A (ja) * 1984-06-26 1986-01-17 Daicel Chem Ind Ltd 不均一タ−ゲツト
JPH06184745A (ja) * 1992-12-18 1994-07-05 Canon Inc 連続式スパッタリング装置
WO2006109585A1 (ja) * 2005-04-06 2006-10-19 Sharp Kabushiki Kaisha 導電層を備えた基板、表示装置および導電層を備えた基板の製造方法
JP2008041105A (ja) * 2007-09-07 2008-02-21 Fujitsu Ten Ltd 運転記録装置
JP2009185350A (ja) * 2008-02-07 2009-08-20 Ulvac Japan Ltd スパッタ装置及び成膜方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57101665A (en) * 1981-09-22 1982-06-24 Matsushita Electric Ind Co Ltd Apparatus for preparing vapor deposition film
JPS619572A (ja) * 1984-06-26 1986-01-17 Daicel Chem Ind Ltd 不均一タ−ゲツト
JPH06184745A (ja) * 1992-12-18 1994-07-05 Canon Inc 連続式スパッタリング装置
WO2006109585A1 (ja) * 2005-04-06 2006-10-19 Sharp Kabushiki Kaisha 導電層を備えた基板、表示装置および導電層を備えた基板の製造方法
JP2008041105A (ja) * 2007-09-07 2008-02-21 Fujitsu Ten Ltd 運転記録装置
JP2009185350A (ja) * 2008-02-07 2009-08-20 Ulvac Japan Ltd スパッタ装置及び成膜方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018522135A (ja) * 2015-05-14 2018-08-09 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 多層堆積装置及び方法

Similar Documents

Publication Publication Date Title
JP6095765B2 (ja) タッチスクリーンパネル製作方法およびシステムで使用される透明体
US10281616B2 (en) Transparent body for use in a touch panel having structured transparent conductive film directly between first and second transparent layer stacks, method of making, and apparatus for making
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
KR101227607B1 (ko) 분할 스퍼터링 타깃 및 그 제조 방법
CN102956158B (zh) 电子部件用层叠布线膜以及覆盖层形成用溅射靶材
JP4805648B2 (ja) 半導体薄膜及びその製造方法
JP2010034577A (ja) 電磁波遮蔽積層体およびこれを用いたディスプレイ装置
CN104871258B (zh) 带透明电极的基板及其制造方法
JP4889195B2 (ja) ガスバリア性透明樹脂基板、ガスバリア性透明樹脂基板を用いたフレキシブル表示素子、およびガスバリア性透明樹脂基板の製造方法
CN104603320B (zh) 带透明电极的基板的制造方法、以及带透明电极的基板
JPWO2004065656A1 (ja) Ito薄膜、その成膜方法、透明導電性フィルム及びタッチパネル
JP4687733B2 (ja) 透明電極、透明導電性基板および透明タッチパネル
JP2007290916A (ja) 酸化物焼結体、透明酸化物膜、ガスバリア性透明樹脂基板、ガスバリア性透明導電性樹脂基板およびフレキシブル表示素子
KR20210124210A (ko) 온도 센서 필름, 도전 필름 및 그 제조 방법
KR101884643B1 (ko) 아연이 도핑된 주석산화물계 투명 전도성 산화물, 이를 이용한 다층 투명 전도막 및 그 제조 방법
JP2009230935A (ja) 多層膜の形成方法及び多層膜並びに半導体デバイス又は液晶デバイス
CN101065239B (zh) 阻气型透明塑料基板、其制造方法和使用其的柔性显示元件
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2007113026A (ja) 透明導電膜及びそれを含む透明導電性基材
JP3654841B2 (ja) 透明導電性フィルムおよびその製造方法
JP2012191132A (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ
CN102486694B (zh) 触摸面板传感器
JP2015229260A (ja) 金属化積層フィルム
JP2019003900A (ja) 透明導電膜、透明導電膜つき透明基板、透明導電膜つき透明基板の製造方法、タッチパネル
JP2001001441A (ja) 透明導電積層体及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130717