JP2007081362A - 透明薄膜トランジスタ及びその製造方法 - Google Patents

Abstract

【課題】薄膜トランジスタの半導体層を透明物質で形成して開口率を向上させてディスプレイのデザインルールを緩和させて、解像度を向上させることができる透明薄膜トランジスタ及びその製造方法を提供する。
【解決手段】基板と、基板上に酸化物、窒化物及び炭化物系列物質のいずれかを塗布してパタニングにより形成された透明半導体層と、透明半導体層上に形成されたゲート絶縁層と、ゲート絶縁層上に、透明半導体層と対応するように形成されたゲート電極と、ゲート電極上に形成された層間絶縁層と、層間絶縁層及びゲート絶縁層に形成されたコンタクトホールを介して透明半導体層と電気的に連結されるソース／ドレイン電極とを含む。
【選択図】図１

Description

本発明は、透明薄膜トランジスタ及びその製造方法に関し、より具体的には、薄膜トランジスタの半導体層を透明な物質で形成して開口率を向上させてディスプレイのデザインルールを緩和させて、解像度を向上させる透明薄膜トランジスタ及びその製造方法に関するものである。

最近、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、有機発光表示装置（ＯｒＧａＮｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ：ＯＬＥＤ）または液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）などの表示装置で各々の画素（ｐｅｘｅｌ）を動作させるスイッチング素子として広範囲に使用されている。 これによって薄膜トランジスタの製造に多くの関心が傾けられていて、もっと効率的な薄膜トランジスタ及びその製造方法が考案されている。

一般に、薄膜トランジスタは基板上に所定パターンで半導体層が形成される。半導体層上にはゲート絶縁層が形成されて、ゲート絶縁層上にはゲート電極が所定の形状にパターン形成される。ゲート電極上には層間絶縁層が形成されて、層間絶縁層上にはコンタクトホールを介して半導体層の両側と各々電気的に連結されたソース／ドレイン電極が形成される。

ここで、薄膜トランジスタの半導体層は一般的に非晶質シリコン（ａ−Ｓｉ）を利用して形成されて、半導体層は定孔または電子と同じキャリアが移動することができる通路であるチャンネル領域を形成する。

しかし、薄膜トランジスタが発光表示装置のスイッチング素子で利用される場合、不透明な非晶質シリコンの特性のためにチャンネルの幅を広げるのに限界がある。これによって、半導体層上に大電流が流れなくなって、薄膜トランジスタ上には高い電圧が印加される。しかし、薄膜トランジスタ上に高い電圧が印加される場合、薄膜トランジスタの素子が劣化し、消費電力が増大する問題点がある。

また、薄膜トランジスタが液晶表示装置で使用される場合、半導体層は可視光領域で光伝導性、 即ち、光が照射されると光に反応して半導体層上にキャリアが生成される。このような現象は薄膜トランジスタがオフ状態に制御されているにもかかわらず、光が照射されることによって半導体層にキャリアが生成されて、抵抗が低くなって不必要な電力が消耗されて消費電力が増大されるという問題点がある。

一方、従来の透明薄膜トランジスタ及びその製造方法に関する技術を記載した文献としては、下記特許文献１ないし４等がある。
米国特許第６７１３７８５号明細書 米国特許第５２２９６４４号明細書 米国特許第５８２１５６２号明細書 特表２００２−５４０６３０号公報

本発明の目的は、前述した従来の問題点を解消するために導出された発明であって、薄膜トランジスタの半導体層を透明物質で形成して開口率を向上させてディスプレイのデザインルールを緩和させて、解像度を向上させることができる透明薄膜トランジスタ及びその製造方法を提供する。

前述した目的を達成するために、本発明の一側面によると、本発明の透明薄膜トランジスタは、基板と、基板上に酸化物、窒化物及び炭化物系列物質のいずれかを塗布してパタニングにより形成された透明半導体層と、透明半導体層上に形成されたゲート絶縁層と、ゲート絶縁層上に、透明半導体層と対応するように形成されたゲート電極と、ゲート電極上に形成された層間絶縁層と、層間絶縁層及びゲート絶縁層に形成されたコンタクトホールを介して透明半導体層と電気的に連結されるソース／ドレイン電極とを含むことを要旨とする。

本発明のほかの側面によると、本発明の透明薄膜トランジスタは、基板と、基板上にパタニングにより形成されたゲート電極と、ゲート電極と基板上に形成されたゲート絶縁層と、ゲート絶縁層上に酸化物、窒化物及び炭化物系列物質のいずれかを塗布してパタニングにより形成された透明半導体層と、透明半導体層上に、透明半導体層の一領域が露出されるように形成されたソース／ドレイン電極とを含むことを要旨とする。

望ましくは、透明半導体層は、バンドギャップが３.０ｅＶ以上である広帯域半導体物質を利用して、透明半導体層に利用される半導体物質は酸化物系列のＺｎＯ、ＺｎＳｎＯ、ＣｄＳｎＯ、ＧａＳｎＯ、ＴｌＳｎＯ、ＩｎＧａＺｎＯ、ＣｕＡｌＯ、ＳｒＣｕＯ及びＬａＣｕＯＳで構成されたグループの中の少なくとも１つの導電性金属から構成される。

また、透明半導体層に利用される半導体物質は、窒化物系列のＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ及びＩｎＧａＡｌＮで構成されたグループの中の少なくとも１つの導電性金属から構成されても構わないし、炭化物系列のＳｉＣ及びダイヤモンドで構成されたグループの中の少なくとも１つの導電性金属から構成されても構わない。

本発明によると、薄膜トランジスタの半導体層を酸化物、窒化物または炭化物系列の透明な物質で形成して開口率を向上させて、ディスプレイのデザインルールを緩和させることができ、解像度を向上させることもできる。

これとともに、有機ディスプレイの場合、透明薄膜トランジスタを発光表示装置のスイッチング素子で使用することによって、チャンネルの幅を広げて素子の劣化を防止しながら高解像度の映像を表示する。また、チャンネルの幅を向上させることができることによって、消費電力を節減させる。

また、液晶ディスプレイの場合、透明半導体層を形成してバックライトの光がチャンネル層へ吸収されないので光の不必要な損失なしに消費電力を節減させる。

以下、本発明の実施例を図示した図面を参照して、本発明をより具体的に説明する。

図１は、本発明の第１の実施例によるトップゲート構造を持つ透明薄膜トランジスタの概略的な断面図である。

図１を参照すれば、本発明の透明薄膜トランジスタ１０は、基板１００上にバンドギャップが３.０ｅＶ以上である広帯域半導体物質を塗布して所定パターンで形成された透明半導体層１１０と、透明半導体層１１０上に形成されたゲート絶縁層１２０と、ゲート絶縁層１２０上に形成されて、透明半導体層１１０と対応するようにパタニングされて形成されたゲート電極１３０と、ゲート電極１３０上に形成された層間絶縁層１４０と、ゲート絶縁層１２０と層間絶縁層１４０に形成されたコンタクトホール（図示しない）を介して透明半導体層１１０と電気的に連結されたソース／ドレイン電極１５０ａ、１５０ｂとを含めて構成される。

基板１００は、一例として、ガラス、プラスチック、シリコンまたは合成樹脂と同じ絶縁性を示す材質でなされるが、ガラス基板と同じ透明基板がもっとも望ましい。

透明半導体層１１０は、基板１００上に所定のパターンで形成される。透明半導体層１１０は、バンドギャップが３.０ｅＶ以上である広帯域半導体物質酸化物系列のＺｎＯ、ＺｎＳｎＯ、ＣｄＳｎＯ、ＧａＳｎＯ、 ＴｌＳｎＯ、ＩｎＧａＺｎＯ、ＣｕＡｌＯ、ＳｒＣｕＯまたはＬａＣｕＯＳで構成されたグループか、窒化物系列のＧａＮ、ＩｎＧａＮ、ＡｌＧａＮまたはＩｎＧａＡｌＮで構成されたグループの中から選択された少なくとも一つの導電性金属材料から構成される。または、透明半導体層１１０は、炭化物系列のＳｉＣ及びダイヤモンドで構成されたグループの中から選択された少なくとも一つの導電性金属材料で構成される。

ゲート絶縁層１２０は、透明半導体層１１０上に形成されて、酸化膜、窒化膜または透明絶縁性材料などで形成されるのが好ましいが、これらに限らない。

ゲート電極１３０は、透明半導体層１１０のチャンネル領域（図示しない）の上部に所定のパターンでゲート絶縁層１２０上に形成される。ゲート電極１３０は、透明性を示すインジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）及び半透明メタルなどで形成されることが好ましいが、これらに限らない。

層間絶縁層１４０は、ゲート電極１３０上に形成されて、ゲート電極１３０とソース／ドレイン電極１５０ａ、１５０ｂを絶縁する。ここで、層間絶縁層１４０の絶縁物質はゲート絶縁層１２０と同一の物質で形成される。

ソース／ドレイン電極１５０ａ、１５０ｂは、層間絶縁層１４０上に形成されて、ゲート絶縁層１２０と層間絶縁層１４０に形成されたコンタクトホール（図示しない）を介して透明半導体層１１０の両側に各々電気的に連結されるように形成される。ここで、ソース／ドレイン電極１５０ａ、１５０ｂは、伝導性と透明性が良好な金属、例えば、ＩＴＯ、ＩＺＯ、ＩＴＺＯ及び半透明メタルなどで形成されることが好ましいが、これらに限らない。

また、図２（ａ）ないし図２（ｃ）は本発明の第１の実施例による薄膜トランジスタ製造方法の工程順序図である。

先に、図２（ａ）に示したように、基板１００上にバンドギャップが３.０ｅＶ以上である広帯域半導体物質を塗布して所定パターンで透明半導体層１１０を形成する。ここで、透明半導体層１１０は透明性を示す物質、例えば、酸化物系列のＺｎＯ、ＺｎＳｎＯ、ＣｄＳｎＯ、ＧａＳｎＯ、 ＴｌＳｎＯ、ＩｎＧａＺｎＯ、ＣｕＡｌＯ、ＳｒＣｕＯまたはＬａＣｕＯＳで構成されたグループの中から選択された少なくとも一つの物質で形成される。または、窒化物系列のＧａＮ、ＩｎＧａＮ、ＡｌＧａＮまたはＩｎＧａＡｌＮで構成されたグループか、炭化物系列のＳｉＣ及びダイヤモンドで構成されたグループの中から選択された少なくとも一つの物質で形成される。透明半導体層１１０は、化学蒸着法（ＣＶＤ）によって、透明性を示す物質をおよそ３００Å〜２０００Åくらいの厚さで塗布した後、これを所定の形状、例えば島状にパタニングする。この時、透明半導体層１１０のパタニングは、フォトレジスト（ＰＲ）の塗布、露光及び現像による蝕刻マスクを利用して遂行される。

ここで、透明半導体層１１０は、透明性を示す物質を塗布して開口率を向上させて、設計の際に必要な基本データ値を緩和させる。

前述した実施例で、透明半導体層１１０を成膜する方法としてＣＶＤを記述したが、パルスレーザー蒸着法（ＰＬＤ）、原子層蒸着法（ＡＬＤ）、スパッタ及び分子線エピタキシャル法（ＭＢＥ）のいずれかの方法も利用することができることは勿論である。

続いて、図２（ｂ）に示したように、透明半導体層１１０を含めた基板１００上に、ゲート絶縁層１２０を形成する。ゲート絶縁層１２０は酸化膜、窒化膜または透明絶縁性材料をプラズマ化学気相成長蒸着法（ＰＥＣＶＤ）でおよそ７００Å〜１０００Åくらいの厚さで塗布する。

それから、ゲート絶縁層１２０上にゲート電極１３０を形成する。具体的に、ゲート絶縁層１２０上に透明性を示す導電性金属、例えばＩＴＯ、ＩＺＯ、ＩＴＺＯ及び半透明メタルのいずれかをスパッタリングによって、およそ２０００Å〜３０００Åくらいの厚さで烝着した後、これを所定の形状にパタニングする。

続いて、図２（ｃ）に示したように、ゲート電極１３０を含めたゲート絶縁層１２０上に層間絶縁層１４０を形成する。層間絶縁層１４０は、ゲート絶縁層１２０の形成方法と同一の方法で形成される。

次に、透明半導体層１１０の両側の一部を露出させるコンタクトホール（図示しない）を形成する。それから、コンタクトホールを満たすように伝導性と透明性が良好な金属、例えばＩＴＯ、ＩＺＯ、 ＩＴＺＯ及び半透明メタルのいずれかをおよそ３０００Å〜４０００Åくらいの厚さで烝着する。その後、金属層上部にフォトレジストを塗布した後、所定形態にパタニングして、ソース／ドレイン電極１５０ａ、１５０ｂを形成する。

図３は、本発明の第２の実施例によるボトムゲート構造を持つ透明薄膜トランジスタの概略的な断面図である。

図３を参照すれば、本発明による透明薄膜トランジスタ２０は、基板２００上にパタニングされて形成されるゲート電極２１０と、ゲート電極２１０を含める基板２００上に形成されるゲート絶縁層２２０と、ゲート絶縁層２２０上に酸化物、窒化物または炭化物系列物質を塗布してパタニングして形成される透明半導体層２３０と、透明半導体層２３０上に形成されて、ゲート電極２１０と透明半導体層の一領域が露出されるように形成されるソース／ドレイン電極２４０ａ、２４０ｂとを含めて構成される。

基板２００は、一例に、ガラス、プラスチック、シリコンまたは合成樹脂と同じ絶縁性を示す材質で構成されるが、ガラス基板と同じ透明基板が望ましい。

ゲート電極２１０は、基板２００上に所定のパターンで、透明性を示すＩＴＯ、ＩＺＯ、ＩＴＺＯ及び半透明メタルなどで形成されることが好ましいが、これらに限らない。

ゲート絶縁層２２０は、ゲート電極２１０を含める基板２００上に形成されて、ゲート電極２１０と透明半導体層２３０を絶縁する。ここで、ゲート絶縁層２２０は酸化膜、窒化膜または透明絶縁性材料などで形成されることが好ましいが、これらに限らない。

透明半導体層２３０は、ゲート絶縁層２２０上に所定のパターンで形成される。透明半導体層２３０は、バンドギャップが３.０ｅＶ以上である広帯域半導体物質酸化物系列のＺｎＯ、ＺｎＳｎＯ、ＣｄＳｎＯ、ＧａＳｎＯ、 ＴｌＳｎＯ、ＩｎＧａＺｎＯ、ＣｕＡｌＯ、ＳｒＣｕＯまたはＬａＣｕＯＳで構成されたグループの中の少なくとも一つの導電性金属から構成される。または、透明半導体層２３０は、窒化物系列のＧａＮ、ＩｎＧａＮ、ＡｌＧａＮまたはＩｎＧａＡｌＮで構成されたグループか、炭化物系列のＳｉＣ及びダイヤモンドで構成されたグループの中から選択された少なくとも一つの導電性金属材料で構成される。

ソース／ドレイン電極２４０ａ、２４０ｂは、透明半導体２３０の一領域が露出されるように、透明半導体層２３０上に形成される。

ここで、ソース／ドレイン電極２４０ａ、２４０ｂは、伝導性と透明性が良好な金属、例えば、ＩＴＯ、ＩＺＯ、ＩＴＺＯ及び半透明メタルなどで形成されることが好ましいが、これらに限らない。

また、図４（ａ）及び図４（ｂ）は、本発明の第２の実施例による薄膜トランジスタ製造方法の工程順序図である。

先に、図４（ａに）示したように、基板２００上にゲート電極２１０を形成する。具体的に、ゲート絶縁層２２０上に透明性を示す導電性金属、例えばＩＴＯ、ＩＺＯ、ＩＴＺＯ及び半透明メタルの中のいずれか一つをスパッタリングによって烝着した後、 これを所定の形状、例えばテーパー（ｔａｐｅｒ）形状でパタニングする。

続いて、図４（ｂ）に示したように、ゲート電極２１０を含めた基板２００上にゲート絶縁層２２０を形成する。ゲート絶縁層２２０は酸化膜、窒化膜または透明絶縁性材料をＰＥＣＶＤ法で烝着する。

透明半導体層２３０は、ゲート絶縁層２２０上にバンドギャップが３.０ｅＶ以上である広帯域半導体物質を塗布して、所定パターンで形成される。ここで、透明半導体層２３０は透明性を示す物質、例えば酸化物系列のＺｎＯ、ＺｎＳｎＯ、ＣｄＳｎＯ、ＧａＳｎＯ、 ＴｌＳｎＯ、ＩｎＧａＺｎＯ、ＣｕＡｌＯ、ＳｒＣｕＯまたはＬａＣｕＯＳで構成されたグループの中から選択された少なくとも一つの導電性金属から構成される。または、透明半導体層２３０は、窒化物系列のＧａＮ、ＩｎＧａＮ、ＡｌＧａＮまたはＩｎＧａＡｌＮで構成されたグループか、炭化物系列のＳｉＣ及びダイヤモンドで構成されたグループの中から選択された少なくとも一つの導電性金属から構成される。透明半導体層２３０は、ＣＶＤによって、透明性を示す物質をおよそ３００Å〜２０００Åくらいの厚さで塗布した後、これを所定の形状、例えば島状にパタニングする。この時、透明半導体層２３０のパタニングは、結果物上の全表面にフォトレジスト（ＰＲ）の塗布、露光及び現像による蝕刻マスクを利用して遂行される。

ここで、透明半導体層２３０は、透明性を示す物質を塗布して開口率を向上させて、設計の際に必要な基本データ値を緩和させる。

前述した実施例で透明半導体層２３０を成膜する方法としてはＣＶＤを記述したが、ＰＬＤ、ＡＬＤ、スパッタ及びＭＢＥの中のいずれか一つの方法を利用できることは勿論である。

ソース／ドレイン電極２４０ａ、２４０ｂは、透明半導体層２３０上に透明性を示す導電性金属、例えば、ＩＴＯ、ＩＺＯ、ＩＴＺＯ及び半透明メタルの中で一つをスパッタリングによって烝着した後、これを所定の形状でパタニングする。

前述した実施例では、トップゲート（ｃｏｐｌａｎａｒ）構造とボトムゲート（ｉｎｖｅｒｔｅｄ ｓｔａｇｇｅｒｅｄ）構造及びその製造方法を説明したが、 ｓｔａｇｇｅｒｅｄ構造に適用されることは言うまでもない。

以上、説明したように、本発明によると、薄膜トランジスタの半導体層を酸化物、窒化物または炭化物系列の透明な物質で形成して開口率を向上させて、ディスプレイのデザインルールを緩和させることができ、解像度を向上させることもできる。

これとともに、有機ディスプレイの場合、透明薄膜トランジスタを発光表示装置のスイッチング素子で使用することによって、チャンネルの幅を広げて素子の劣化を防止しながら高解像度の映像を表示する。また、チャンネルの幅を向上させることができることによって、消費電力を節減させる。

また、液晶ディスプレイの場合、透明半導体層を形成してバックライトの光がチャンネル層へ吸収されないので光の不必要な損失なしに消費電力を節減させる。

以上、本発明を詳細に説明したが、本発明はこれに限定されず、本発明の属する技術的思想内で当分野の通常の知識を有する者によって多くの変形が可能であることは言うまでもない。

本発明の第１の実施例によるトップゲート構造を持つ透明薄膜トランジスタの概略的な断面図である。 （ａ）ないし（ｃ）は、本発明の第１の実施例による薄膜トランジスタ製造方法の工程順序図である。 本発明の第２の実施例によるボトムゲート構造を持つ透明薄膜トランジスタの概略的な断面図である。 （ａ）及び（ｂ）は本発明の第２の実施例による薄膜トランジスタ製造方法の工程順序図である。

符号の説明

１０、２０... 透明薄膜トランジスタ、
１００、２００... 基板、
１１０、２３０... 透明半導体層、
１２０、２２０...ゲート絶縁層、
１３０、２１０...ゲート電極、
１５０ａ、１５０ｂ、２４０ａ、２４０ｂ...ソース／ドレイン電極、

Claims (16)

1. 基板と、
   前記基板上に酸化物、窒化物及び炭化物系列物質のいずれかを塗布してパタニングにより形成された透明半導体層と、
   前記透明半導体層上に形成されたゲート絶縁層と、
   前記ゲート絶縁層上に、前記透明半導体層と対応するように形成されたゲート電極と、
   前記ゲート電極上に形成された層間絶縁層と、
   前記層間絶縁層及び前記ゲート絶縁層に形成されたコンタクトホールを介して前記透明半導体層と電気的に連結されるソース／ドレイン電極
   とを含むことを特徴とする透明薄膜トランジスタ。
2. 前記透明半導体層は、バンドギャップが３.０ｅＶより大きい広帯域半導体物質を利用することを特徴とする請求項１に記載の透明薄膜トランジスタ。
3. 前記透明半導体層に利用される半導体物質は、酸化物系列のＺｎＯ、ＺｎＳｎＯ、ＣｄＳｎＯ、ＧａＳｎＯ、ＴｌＳｎＯ、 ＩｎＧａＺｎＯ、ＣｕＡｌＯ、ＳｒＣｕＯ及びＬａＣｕＯＳのいずれかで構成されることを特徴とする請求項２に記載の透明薄膜トランジスタ。
4. 前記透明半導体層に利用される半導体物質は、窒化物系列のＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ及びＩｎＧａＡｌＮのいずれかで構成されることを特徴とする請求項２に記載の透明薄膜トランジスタ。
5. 前記透明半導体層に利用される半導体物質は、炭化物系列のＳｉＣ及びダイヤモンドのいずれかで構成されることを特徴とする請求項２に記載の透明薄膜トランジスタ。
6. 前記透明半導体層は、３００Å〜７００Åの厚さの範囲で形成されることを特徴とする請求項１に記載の透明薄膜トランジスタ。
7. 基板と、
   前記基板上にパタニングにより形成されたゲート電極と、
   前記ゲート電極と前記基板上に形成されたゲート絶縁層と、
   前記ゲート絶縁層上に酸化物、窒化物及び炭化物系列物質のいずれかを塗布してパタニングにより形成された透明半導体層と、
   前記透明半導体層上に、前記透明半導体層の一領域が露出されるように形成されたソース／ドレイン電極
   とを含むことを特徴とする透明薄膜トランジスタ。
8. 前記透明半導体層は、バンドギャップが３.０ｅＶより大きい広帯域半導体物質を利用することを特徴とする請求項７に記載の透明薄膜トランジスタ。
9. 前記透明半導体層に利用される半導体物質は、酸化物系列のＺｎＯ、ＺｎＳｎＯ、ＣｄＳｎＯ、ＧａＳｎＯ、ＴｌＳｎＯ、 ＩｎＧａＺｎＯ、ＣｕＡｌＯ、ＳｒＣｕＯ及びＬａＣｕＯＳのいずれかで構成されることを特徴とする請求項８に記載の透明薄膜トランジスタ。
10. 前記透明半導体層に利用される半導体物質は、窒化物系列のＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ及びＩｎＧａＡｌＮのいずれかで構成されることを特徴とする請求項８に記載の透明薄膜トランジスタ。
11. 前記透明半導体層に利用される半導体物質は、炭化物系列のＳｉＣ及びダイヤモンドのいずれかで構成されることを特徴とする請求項８に記載の透明薄膜トランジスタ。
12. 前記透明半導体層は、３００Å〜７００Åの厚さの範囲で形成されることを特徴とする請求項７に記載の透明薄膜トランジスタ。
13. 基板上に酸化物、窒化物及び炭化物系列物質のいずれかを塗布した後、パタニングにより透明半導体層を形成する工程と、
    前記透明半導体層上にゲート絶縁層を形成する工程と、
    前記ゲート絶縁層上に、前記透明半導体層と対応するようにゲート電極をパタニングにより形成する工程と、
    前記ゲート電極上に層間絶縁層を形成する工程と、
    前記層間絶縁層と前記ゲート絶縁層を貫通するコンタクトホールを形成した後、透明電極を烝着してソース電極及びドレイン電極をパタニングにより形成する工程
    とを含むことを特徴とする透明薄膜トランジスタの製造方法。
14. 前記透明半導体層を塗布する工程で、ＰＬＤ、ＡＬＤ、ＣＶＤ、スパッタ及びＭＢＥ法の中のいずれかを利用することを特徴とする請求項１３に記載の透明薄膜トランジスタの製造方法。
15. 基板上にパタニングによりゲート電極を形成する工程と、
    前記ゲート電極上にゲート絶縁層を形成する工程と、
    前記ゲート絶縁層上に酸化物、窒化物及び炭化物系列物質のいずれかを塗布した後、パタニングにより透明半導体層を形成する工程と、
    前記透明半導体層上にソース／ドレイン電極をパタニングにより形成する工程
    とを含むことを特徴とする透明薄膜トランジスタの製造方法。
16. 前記透明半導体層を塗布する工程で、ＰＬＤ、ＡＬＤ、ＣＶＤ、スパッタ及びＭＢＥ法の中のいずれかを利用することを特徴とする請求項１５に記載の透明薄膜トランジスタの製造方法。

Images