JP4675680B2 - 薄膜トランジスタ基板の製造方法 - Google Patents
薄膜トランジスタ基板の製造方法 Download PDFInfo
- Publication number
- JP4675680B2 JP4675680B2 JP2005157792A JP2005157792A JP4675680B2 JP 4675680 B2 JP4675680 B2 JP 4675680B2 JP 2005157792 A JP2005157792 A JP 2005157792A JP 2005157792 A JP2005157792 A JP 2005157792A JP 4675680 B2 JP4675680 B2 JP 4675680B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- insulating film
- island
- bottom gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 65
- 239000010409 thin film Substances 0.000 title claims description 35
- 238000000034 method Methods 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000010408 film Substances 0.000 claims description 259
- 239000004065 semiconductor Substances 0.000 claims description 77
- 239000012535 impurity Substances 0.000 claims description 67
- 238000002513 implantation Methods 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 16
- 239000003550 marker Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 description 27
- 230000004048 modification Effects 0.000 description 17
- 238000012986 modification Methods 0.000 description 17
- 230000002093 peripheral effect Effects 0.000 description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 239000007789 gas Substances 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 8
- 229910052731 fluorine Inorganic materials 0.000 description 8
- 239000011737 fluorine Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- VXAPDXVBDZRZKP-UHFFFAOYSA-N nitric acid phosphoric acid Chemical compound O[N+]([O-])=O.OP(O)(O)=O VXAPDXVBDZRZKP-UHFFFAOYSA-N 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- FOXXZZGDIAQPQI-XKNYDFJKSA-N Asp-Pro-Ser-Ser Chemical compound OC(=O)C[C@H](N)C(=O)N1CCC[C@H]1C(=O)N[C@@H](CO)C(=O)N[C@@H](CO)C(O)=O FOXXZZGDIAQPQI-XKNYDFJKSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
Description
本発明は、液晶表示装置等の表示装置に用いる薄膜トランジスタ基板とその製造方法に関し、特に表示領域と周辺回路とを有する薄膜トランジスタ基板とその製造方法に関する。
液晶表示装置は、薄型、軽量、低消費電力等の特徴を持ち、テレビジョン、パソコン等の大型のものから、カメラ、ビデオ、携帯電話、携帯端末等の表示装置として広く用いられている。画素駆動用画素トランジスタとして多結晶（ポリ）シリコン（ｐ−Ｓｉ）薄膜トランジスタ（ＴＦＴ）を用いる液晶パネルでは、表示領域外にｐ−ＳｉＴＦＴで形成した周辺駆動回路を集積化することができる。特に、低コストのガラス基板を用いた低温多結晶シリコン薄膜トランジスタ基板は、大型化も容易であり、液晶表示装置だけでなく、有機ＥＬ装置にも用いられ始めている。
液晶表示装置の駆動回路には、高速動作が望ましい表示コントローラ、シフトレジスタ等、高耐圧が望ましい出力バッファ、レベルシフタ、アナログスイッチ等が含まれる。高速動作を優先させるＴＦＴは、チャネル長を短くし、ＬＤＤ構造を持たないことが好ましい。高耐圧が要求されるＴＦＴは、高速動作より高耐圧を必要とする。画素用ＴＦＴも高速動作より、高耐圧を必要とする。高耐圧ＴＦＴは、所望の高電圧に耐える必要があり、十分なゲート絶縁膜厚やＬＤＤを有するＴＦＴ構造が望ましい。
画素駆動用ＴＦＴは、ゲート電圧がオンの時にデータ電圧を書き込み、次のデータ電圧を書き込むまで書き込んだデータ電圧を保持することが望まれる。そのため、ゲート電圧がオフの時のリーク電流はできるだけ小さいことが望ましい。リーク電流を小さくするには、ｐ−ＳｉＴＦＴのチャネルと低抵抗（高濃度）ソース／ドレイン領域との間に低濃度ドレイン（lightly doped drain、ＬＤＤ）領域を設けることが望ましい。画素トランジスタは、ｐチャネルＴＦＴ（ＰＴＦＴ）より高性能のｎチャネルＴＦＴ（ＮＴＦＴ）で形成する。
周辺回路は、高耐圧入出力回路や論理回路などを含む。シフトレジスタ等の論理回路は高速動作することが望まれる。したがって、周辺回路用のｐ−ＳｉＴＦＴとして、高耐圧のトランジスタと、高速動作のトランジスタとを形成することが望まれる。また、周辺回路はＮＴＦＴとＰＴＦＴとを用いた相補型ＭＯＳ（ＣＭＯＳ）ＴＦＴで形成する。
携帯端末などに用いるディスプレイでは、低消費電力を要求される。表示部等には７〜１０Ｖ程度以上の高電圧が要求されるが、論理回路部はできるだけ低電圧化することが望まれる。表示部の耐圧を確保するには、ゲート絶縁膜の厚さを８０〜１５０ｎｍにする必要がある。同一規格で駆動回路部を形成すると、動作電圧が高く、従って消費電力も高くなってしまう。消費電力を低くするためには、論理回路部を低電圧化すること、従って、ゲート絶縁膜厚の厚いトランジスタと共にゲート絶縁膜厚の薄いトランジスタを作ることが望まれる。
特開平７‐２４９７７８号公報は、トップゲート型トランジスタとボトムゲート型トランジスタとを作成することを提案し、ドレインをゲート電極からオフセットさせるとリーク電流が低減することを教示する。
一般に、エキシマレーザで非晶質シリコン膜を多結晶化する場合、膜厚に制約があり、ボトムゲート形成後、ゲート絶縁膜、非晶質シリコン膜を成膜し、エキシマレーザで多結晶化するとボトムゲート電極端部で十分な結晶化が難しかった。
特開２００３‐４５８９２号公報は、多結晶シリコン膜上にゲート絶縁膜を積層してゲート絶縁膜厚の異なる複数のトップゲート型薄膜トランジスタを形成し、高耐圧ｎ型ＴＦＴでは、ドレインに低濃度ドレイン（ＬＤＤ）領域を設けること、画素トランジスタではソースにもＬＤＤ領域を設けることを提案する。
特開２０００‐２９９４６９号公報の従来技術の記載等によれば、ｐ−ＳｉＴＦＴのオフ電流は高くなりやすく、且つホットキャリア効果によりオン電流が低下しやすい。オン電流の低下は、ドレイン近傍の高電界によって発生するホットキャリアがゲート絶縁膜中にトラップされるためと考えられる。ＬＤＤ領域上にゲート電極をオーバーラップさせたＧＯＬＤ（gate-drain overlapped LDD）構造では、ドレイン近傍の高電界が緩和され、ホットキャリア効果が低減する。ゲート電極下方にＬＤＤ領域を作るためには、ゲート電極形成前に、マスクを用いてＬＤＤ領域を形成することが必要と考えられる。
近年、エキシマレーザに代わり、連続発振（ＣＷ）レーザをもちいたラテラル結晶化が注目されている。従来からＣＷレーザをもちいた結晶化は検討されてきたが、結晶化できるエネルギに対しレーザパワー密度が大きいと膜が凝集してしまい、レーザ光のばらつきにより結晶化が一様にできなかった。
特開２００３−８６５０５号は、非晶質半導体層を島状にパターニングした後、透明基板裏面から半導体（ＬＤ）励起の固体レーザ（ＤＰＳＳレーザ）を用い、連続波（ＣＷ）レーザ光を照射して多結晶化を行う技術を提案している。この結晶化方法によれば、大きな結晶粒が実現できると説明されている。
数十から数百μｍ程度の幅に整形した非晶質シリコン膜を、ＣＷレーザビームで走査すると、走査方向に沿って、数μｍ以上の平均粒径を持つ多結晶シリコン膜が得られる。スポットで照射するので、照射時間が非常に長くなる。照射時間を短くするためには、ＴＦＴ等素子形成領域のみを照射して多結晶化することが望まれる。非晶質シリコン膜をリボン状に加工する場合は、リボン形成と同時にマーカを形成し、マーカを利用してＴＦＴ形成領域のみを結晶化する。表示領域内においても、画素トランジスタ形成領域のみを照射するようにすれば、さらに照射時間を短縮できる。複数本のレーザビームを形成し、同時に照射することも行われる。
現在では、結晶化前処理条件の最適化や、レーザ条件の最適化等によりリボンを形成することなく、剥がれなしで、結晶化できるようになってきている。非晶質膜を整形しない場合、前もってマーカを形成することが必要になる。エキシマレーザによる結晶化と比べると、マーカ形成工程分、生産性が低下する。
本発明の目的は、簡略化した工程で製造できる、ＧＯＬＤ構造のＬＤＤ領域を有する高耐圧ＴＦＴと、高速動作する低圧ＴＦＴとを有する薄膜トランジスタ基板を提供することである。
本発明の他の目的は、ＧＯＬＤ構造のＬＤＤ領域を有する高耐圧ＴＦＴと、高速動作する低圧ＴＦＴとを有する薄膜トランジスタ基板を少ない製造工程で製造できる薄膜トランジスタ基板の製造方法を提供することである。
本発明の１観点によれば、
基板と、
前記基板上方に形成された第１のボトムゲート電極と、
前記第１のボトムゲート電極を覆って、前記基板上方に形成された第１ゲート絶縁膜と、
前記第１ゲート絶縁膜上方に形成された複数の島状半導体膜であって、前記第１のボトムゲート電極と交差する第１の島状半導体膜を含む複数の島状半導体膜と、
前記複数の島状半導体膜を覆って、前記第１ゲート絶縁膜上方に形成された、前記第１ゲート絶縁膜より薄い第２ゲート絶縁膜と、
前記複数の島状半導体膜の内、前記ボトムゲート電極と交差しない第２の島状半導体膜と交差するように、前記第２ゲート絶縁膜上方に形成された第１のトップゲート電極と、
前記第１、第２の島状半導体膜において、前記第１のゲート電極より外側の領域に形成された第１導電型のソース／ドレイン領域と、
前記第１の島状半導体膜において、前記ソース／ドレイン領域の内側に形成され、前記第１のボトムゲート電極上方にチャネル領域を残して、前記第１のボトムゲート電極を一部覆って形成された、前記ソース／ドレイン領域より低不純物濃度の前記第１導電型のＬＤＤ領域と、
を有する薄膜トランジスタ基板
が提供される。
基板と、
前記基板上方に形成された第１のボトムゲート電極と、
前記第１のボトムゲート電極を覆って、前記基板上方に形成された第１ゲート絶縁膜と、
前記第１ゲート絶縁膜上方に形成された複数の島状半導体膜であって、前記第１のボトムゲート電極と交差する第１の島状半導体膜を含む複数の島状半導体膜と、
前記複数の島状半導体膜を覆って、前記第１ゲート絶縁膜上方に形成された、前記第１ゲート絶縁膜より薄い第２ゲート絶縁膜と、
前記複数の島状半導体膜の内、前記ボトムゲート電極と交差しない第２の島状半導体膜と交差するように、前記第２ゲート絶縁膜上方に形成された第１のトップゲート電極と、
前記第１、第２の島状半導体膜において、前記第１のゲート電極より外側の領域に形成された第１導電型のソース／ドレイン領域と、
前記第１の島状半導体膜において、前記ソース／ドレイン領域の内側に形成され、前記第１のボトムゲート電極上方にチャネル領域を残して、前記第１のボトムゲート電極を一部覆って形成された、前記ソース／ドレイン領域より低不純物濃度の前記第１導電型のＬＤＤ領域と、
を有する薄膜トランジスタ基板
が提供される。
本発明の他の観点によれば、
（ａ）基板上方にボトムゲート電極を形成する工程と、
（ｂ）前記ボトムゲート電極を覆って、前記基板上方に第１ゲート絶縁膜を形成する工程と、
（ｃ）前記第１ゲート絶縁膜上方に、複数の島状半導体膜を形成する工程であって、前記複数の島状半導体膜は前記ボトムゲート電極と交差する島状半導体膜を含み、
（ｃ−１）非晶質半導体膜を堆積する工程と、
（ｃ−２）前記非晶質半導体膜にレーザ光を照射して多結晶化する工程と、
（ｃ−３）多結晶化した前記半導体膜をパターニングする工程と、
を含む工程と、
（ｄ） 前記複数の島状半導体膜を覆って、前記第１ゲート絶縁膜上方に、前記第１ゲート絶縁膜より薄い第２ゲート絶縁膜を形成する工程と、
（ｅ）前記複数の島状半導体膜の内、前記ボトムゲート電極と交差しない島状半導体膜と交差するように、前記第２ゲート絶縁膜上方にトップゲート電極を形成する工程と、
（ｆ）前記ボトムゲート電極、前記トップゲート電極と交差する前記島状半導体膜において、前記ボトムゲート電極、前記トップゲート電極より外側の領域に第１導電型の不純物を上方から注入して、ソース／ドレイン領域を形成する工程と、
（ｇ）前記ボトムゲート電極上方の島状半導体膜において、前記ボトムゲート電極上方にチャネル領域を残して、前記ボトムゲート電極を一部覆って、前記ソース／ドレイン領域より内側に、ソース／ドレイン領域より低不純物濃度の前記第１導電型の不純物を上方から注入して、ＬＤＤ領域を形成する工程と、
を有する薄膜トランジスタ基板の製造方法
が提供される。
（ａ）基板上方にボトムゲート電極を形成する工程と、
（ｂ）前記ボトムゲート電極を覆って、前記基板上方に第１ゲート絶縁膜を形成する工程と、
（ｃ）前記第１ゲート絶縁膜上方に、複数の島状半導体膜を形成する工程であって、前記複数の島状半導体膜は前記ボトムゲート電極と交差する島状半導体膜を含み、
（ｃ−１）非晶質半導体膜を堆積する工程と、
（ｃ−２）前記非晶質半導体膜にレーザ光を照射して多結晶化する工程と、
（ｃ−３）多結晶化した前記半導体膜をパターニングする工程と、
を含む工程と、
（ｄ） 前記複数の島状半導体膜を覆って、前記第１ゲート絶縁膜上方に、前記第１ゲート絶縁膜より薄い第２ゲート絶縁膜を形成する工程と、
（ｅ）前記複数の島状半導体膜の内、前記ボトムゲート電極と交差しない島状半導体膜と交差するように、前記第２ゲート絶縁膜上方にトップゲート電極を形成する工程と、
（ｆ）前記ボトムゲート電極、前記トップゲート電極と交差する前記島状半導体膜において、前記ボトムゲート電極、前記トップゲート電極より外側の領域に第１導電型の不純物を上方から注入して、ソース／ドレイン領域を形成する工程と、
（ｇ）前記ボトムゲート電極上方の島状半導体膜において、前記ボトムゲート電極上方にチャネル領域を残して、前記ボトムゲート電極を一部覆って、前記ソース／ドレイン領域より内側に、ソース／ドレイン領域より低不純物濃度の前記第１導電型の不純物を上方から注入して、ＬＤＤ領域を形成する工程と、
を有する薄膜トランジスタ基板の製造方法
が提供される。
ボトムゲート電極、厚いゲート絶縁膜、半導体層、薄いゲート絶縁膜、トップゲート電極を形成すると、高耐圧トランジスタ、低圧高速トランジスタを選択的に形成できる。高耐圧トランジスタの半導体膜上方にゲート電極がないので、ＬＤＤを形成する不純物注入を上方から行える。
ボトムゲート電極と同時にマーカを形成できる。マーカ形成により工程数の増加を生じない。
周辺回路を集積化した液晶表示装置のＴＦＴには、高速動作が望ましいＴＦＴと、画素用ＴＦＴのように高耐圧でリーク電流が低いことが望ましいＴＦＴが存在する。実施例の説明に先立ち、液晶表示装置の薄膜トランジスタ基板の説明をする。
図１０は、液晶表示装置のアクティブマトリクス基板の構成例を示す。ガラス基板等の絶縁性透明基板ＳＵＢの上に、表示を行う表示領域ＤＡと周辺回路を形成する周辺回路領域ＰＨが画定されている。表示領域ＤＡにおいては、複数の走査用ゲート配線（バスライン）ＧＬが行（横）方向に延在し、画像データ供給用の複数の画像データ配線（バスライン）ＤＬが列（縦）方向に延在する。
走査用ゲート配線ＧＬと画像データ配線ＤＬとの各交点に、薄膜トランジスタＴＦＴが接続され、薄膜トランジスタの出力端子はＩＴＯ等の透明電極で形成される画素電極ＰＸに接続されている。さらに、各画素電極ＰＸに補助容量ＳＣが接続される。補助容量ＳＣの他の電極は、一定電位の補助容量配線（バスライン）ＳＣＬに接続される。図の構成においては、補助容量配線ＳＣＬは行方向に延在するが、列方向に延在する構成とすることもできる。
周辺回路領域ＰＨには、走査用ゲート配線に供給する走査信号群を発生させるためのゲートドライバＧＤ、画像データ配線に供給する画像データを供給するためのデータドライバＤＤ、及び外部より制御信号ＣＳを受け、ゲートドライバＧＤおよびデータドライバＤＤを制御する表示コントローラＤＣが形成されている。ゲートドライバＧＤは、シフトレジスタＳＲ１、レベルシフタＬＳ１、出力バッファＯＢ等を含む。データドライバＤＤは、シフトレジスタＳＲ２、レベルシフタＬＳ２、アナログスイッチＡＳ等を含む。外部より基準電圧ＶＬ、ＶＨ及び画像信号ＩＤが供給される。表示コントローラＤＣは、集積回路チップを外付けで接続してもよい。
周辺回路を集積化したアクティブマトリクス基板において、表示コントローラＤＣ、シフトレジスタＳＲ１、ＳＲ２は比較的高速動作を行なうことが要求される。レベルシフタＬＳ１、ＬＳ２、出力バッファＯＢ、アナログスイッチＡＳは、比較的高電圧で動作する（高耐圧である）ことが要求され、駆動能力が高いことが望ましい。
表示エリアにおいて用いられるスイッチング用薄膜トランジスタ（ＴＦＴ）は、比較的高耐圧が要求される。例えば、駆動回路用高耐圧ＴＦＴと画素ＴＦＴとは、高耐圧ＴＦＴで形成する。表示エリアＤＡのＴＦＴはｎチャネルＴＦＴのみで作成しても、周辺回路ＰＨはＣＭＯＳ回路で構成することが好ましい。従って、ｎチャネルＴＦＴの他、ｐチャネルＴＦＴも作成する。多結晶シリコンを用いた表示装置用回路の場合、補助容量は一般的にＭＯＳ容量を用いる。
以下、高耐圧ＣＭＯＳＴＦＴ、低圧ＣＭＯＳＴＦＴ，画素ＴＦＴを例にとって実施例の説明をする。
図１Ａ〜１Ｌ，図２、図３Ａ〜３Ｇは本発明の第１に実施例を示す断面図、基板の平面図、画素部の平面図である。
図１Ａ〜１Ｌ，図２、図３Ａ〜３Ｇは本発明の第１に実施例を示す断面図、基板の平面図、画素部の平面図である。
以下、図１Ａ〜１Ｌを参照し、第１の実施例による薄膜トランジスタ基板の製造方法を説明する。周辺回路にはＣＭＯＳ構成の高耐圧（ＨＶ）薄膜トランジスタ（ＴＦＴ）、低圧（ＬＶ）薄膜トランジスタ（ＴＦＴ）を形成する。これらを、ＨＶ：ＮＴＦＴ，ＨＶ：ＰＴＦＴ，ＬＶ：ＮＴＦＴ，ＬＶ：ＰＴＦＴと標記する。Ｎ，Ｐはｎ型、ｐ型を示す。表示領域には、高耐圧のｎチャネル画素（ＰＩＸ）トランジスタＰＩＸ：ＮＴＦＴを形成する。画素ＴＦＴ部における平面形状を図３Ａ〜３Ｇに示す。以下、これら５種類のトランジスタを例にとって説明する。
図１Ａ〜１Ｍにおいて、左からＬＶ；ＮＴＦＴ，ＨＶ：ＮＴＦＴ，ＬＶ：ＰＴＦＴ，ＨＶ：ＰＴＦＴのＣＭＯＳ回路部、その右に画素トランジスタＰＩＸ：ＮＴＦＴのソースードレイン（Ｘ−Ｘ）方向断面、ゲート（Ｙ−Ｙ）方向断面を示す。なお、画素トランジスタはダブルゲート構造で形成する場合が多いが、シングルゲート構造で示す。
図１Ａに示すように、基板上方に下地層を介してボトムゲート電極を形成する。例えば、ガラス基板１０上に、下地絶縁膜１１として例えば厚さ５０ｎｍの窒化シリコン膜、厚さ４００ｎｍの酸化シリコン膜をプラズマＣＶＤ（ＰＥ−ＣＶＤ）で堆積し、その上に厚さ３００ｎｍのＭｏ膜１２をスパッタリングで堆積する。
Ｍｏ膜１２上にレジストパターン１Ｍを形成し、レジストパターン１ＭをマスクとしてＭｏ膜１２をフッ素系ガスでドライエッチングするか、燐酸―硝酸系エッチャントでウェットエッチングする。画素ＴＦＴにおいては、図３Ａに示すようなボトムゲート電極１２が形成される。ボトムゲート電極は、高耐圧トランジスタＨＶ：ＮＴＦＴ，ＨＶ：ＰＴＦＴ、ＰＩＸ：ＮＴＦＴ用のゲート電極である。その後、レジストパターン１Ｍは、剥離液(resist remover)等で剥離する。
図２に示すように、ボトムゲート電極ＢＧと共に、同一金属膜からマーカＭＫも形成する。マーカＭＫの配置は任意である。例えばパネル毎に、その４隅に形成する。
図１Ｂに示すように、ボトムゲート電極１２を覆って下地絶縁膜１１上に、厚い第１（ボトム）ゲート絶縁膜１３、当初は非晶質の半導体膜１４を形成する。例えば、厚さ１００ｎｍの酸化シリコン（ＳｉＯ）膜１３、厚さ１００ｎｍのアモルファスシリコン膜１４をプラズマ（ＰＥ−）化学気相堆積（ＣＶＤ）で堆積する。マーカはこれらの膜に覆われるが、材質が異なり、高低の段差を形成するので、検出可能である。勿論マーカ上の堆積膜を除去してもよい。連続発振の固体レーザを用い、マーカを利用して、所望の領域にのみレーザビームＬＢを照射して、アモルファスシリコン膜１４を結晶化する。粒径の大きな多結晶シリコン膜が得られる。
図１Ｂに示すように、ボトムゲート電極１２を覆って下地絶縁膜１１上に、厚い第１（ボトム）ゲート絶縁膜１３、当初は非晶質の半導体膜１４を形成する。例えば、厚さ１００ｎｍの酸化シリコン（ＳｉＯ）膜１３、厚さ１００ｎｍのアモルファスシリコン膜１４をプラズマ（ＰＥ−）化学気相堆積（ＣＶＤ）で堆積する。マーカはこれらの膜に覆われるが、材質が異なり、高低の段差を形成するので、検出可能である。勿論マーカ上の堆積膜を除去してもよい。連続発振の固体レーザを用い、マーカを利用して、所望の領域にのみレーザビームＬＢを照射して、アモルファスシリコン膜１４を結晶化する。粒径の大きな多結晶シリコン膜が得られる。
なお、アモルファスシリコン膜を堆積した後、レーザ照射前に５５０℃で２時間程度アニールし、膜中の水素濃度を１％程度以下にしておくと、レーザ照射時にガラス基板が大きく変形することなく、且つ水素の影響によるアブレーションを抑えることができる。なお、要求される条件によっては、連続発振する固体レーザ光の代わりに他のレーザ光を用いてもよい。
図１Ｃに示すように、多結晶半導体膜を各トランジスタの形状に合わせパターニングする。例えば、多結晶シリコン膜１４の上にフォトレジスト膜を塗布し、露光現像して所望ＴＦＴ形状等のレジストパターン２Ｍを形成する。レジストパターン２Ｍをエッチングマスクとし、フッ素系ガス（例えばフレオン系ガス）をエッチャントガスとして、多結晶シリコン膜１４をドライエッチングする。その後、レジストパターン２Ｍは、剥離（除去）する。画素ＴＦＴにおいては、図３Ｂに示すように、ボトムゲート１２と交差する半導体膜１４が形成される。
図１Ｄに示すように、パターニングしたシリコン膜１４を覆って、第１ゲート絶縁膜１３上に薄い第２（トップ）ゲート絶縁膜として、例えば厚さ３０ｎｍの酸化シリコン（ＳｉＯ）膜１５をプラズマＣＶＤにより堆積し、その上にトップゲートを形成する第２導電膜として厚さ３００ｎｍのＭｏ膜１６をスパッタリングで堆積する。
図１Ｅに示すように、第２導電膜１６上に、レジストパターン３Ｍを形成し、レジストパターン３Ｍをエッチングマスクとして第２導電膜１６をエッチングする。Ｍｏ膜は、フッ素系ガスでドライエッチングするか、燐酸―硝酸系エッチャントでウェットエッチングする。その後、レジストパターン３Ｍは剥離する。薄いゲート絶縁膜上に、低圧トランジスタＬＶ：ＮＴＦＴ，ＬＶ：ＰＴＦＴ用のトップゲート電極が形成される。高耐圧、低圧の各トランジスタの基本的構成が形成された。表示領域においては、図３Ｃに示すように、画素トランジスタＰＩＸ：ＮＴＦＴ近傍を通過するゲートバスライン１６（ＧＬ）を形成する。各トランジスタのドーピングは、この後に行う。
図２Ｂに示すように、第１導電膜１２と第２導電膜１６の積層でゲートバスラインＧＬを形成してもよい。その場合、その後の配線形成工程を利用して両者を接続する。第２導電膜のみでゲートバスラインを形成する場合と比べ、ゲートバスラインの抵抗を低減できる。
図１Ｆに示すように、高耐圧ｎ型トランジスタＨＶ：ＮＴＦＴ、ＰＩＸ：ＮＴＦＴにＧＯＬＤ構造のＬＤＤ領域を形成するｎ型不純物の注入を行う。ｐ型トランジスタＰＴＦＴ及びトップゲートのｎ型トランジスタＬＶ：ＮＴＦＴを覆い、高耐圧ｎ型トランジスタＨＶ：ＮＴＦＴ、ＰＩＸ：ＮＴＦＴのチャネル領域を覆うレジストパターン４Ｍを形成する。図３Ｄは、画素部におけるレジストパターン４Ｍの平面形状を示す。ボトムゲート電極１２の電流方向端部より後退した領域上で、半導体膜１４を横断するレジストパターン４Ｍが形成されている。
レジストパターン４Ｍをマスクとして、薄いトップゲート絶縁膜１５を貫通して、高耐圧ｎ型トランジスタＨＶ：ＮＴＦＴ，ＰＩＸ：ＮＴＦＴのＧＯＬＤ構造を形成するＬＤＤ領域に低濃度のｎ型不純物をドープする。例えば、イオンドーピング装置を用いて、リンＰイオンを加速エネルギ３０ｋｅＶ，ドーズ量１×１０１４ｃｍ−２（以下、１Ｅ１４の様に標記する）で注入する。その後、レジストパターン４Ｍは剥離する。
高耐圧トランジスタはボトムゲート構造としたので、ゲート電極は下方にあり、上方から自由に不純物をドープできる。半導体膜１４上のゲート絶縁膜１５は薄いので、効率的なイオンドーピングが行える。次にｎ型トランジスタの高濃度ソース／ドレイン領域の不純物ドーピングを行う。
図１Ｇに示すように、ｎ型トランジスタに高濃度のｎ型不純物を注入してソース／ドレイン領域を形成する。まず、ｐ型トランジスタ領域を覆い、高耐圧ｎ型トランジスタのソース／ドレイン領域及び低圧ｎ型トランジスタの全体を開口するレジストパターン５Ｍを形成する。図３Ｅは、画素トランジスタ上のレジストパターン５Ｍの形状を示す。レジストパターン５Ｍは、高耐圧トランジスタのチャネル領域とＬＤＤ領域を覆って、ボトムゲート電極１２の電流方向端部から所定距離以上離れた領域を開口する。低圧ｎ型トランジスタにおいては、全領域が開口され、トップゲート電極１６がマスクとして機能する。レジストパターン５Ｍとトップゲート電極１６をマスクとして、ｎ型不純物リンＰイオンを加速エネルギ３０ｋｅＶ，ドーズ量１Ｅ１５で注入する。その後レジストパターン５Ｍを剥離する。高濃度のイオン注入を行ったレジストは剥離性が悪くなるので、アッシングを用いるのが好ましい。
高耐圧ｎ型トランジスタＨＶ：ＮＴＦＴ，画素トランジスタＰＩＸ：ＮＴＦＴにおいては、ボトムゲート電極１２から所定距離以上はなれた領域に高濃度ソース／ドレイン領域が形成され、ＬＤＤ領域がゲート電極と重なる領域からゲート電極１２外所定距離までの領域に亘って形成され、高耐圧、低リーク電流のＧＯＬＤ構造が実現される。
図１Ｈに示すように、ｎ型トランジスタ領域全体とｐ型ボトムゲートトランジスタのチャネル領域を覆うレジストパターン６Ｍを形成する。ｐ型トップゲートトランジスタ領域は全体を開口する。レジストパターン６Ｍとトップゲート電極１６をマスクとして、ｐ型不純物ボロンＢイオンを、加速エネルギ３０ｋｅＶ，ドーズ量２Ｅ１５注入して、ｐ型ソース／ドレイン領域を形成する。その後、レジストパターン６Ｍはアッシングで剥離する。不純物注入後、アニール装置を用い、Ｎ２雰囲気中で５００℃、２時間のアニールを行い、不純物を活性化する。
図１Ｉに示すように、第１層間絶縁膜２１を形成し、コンタクトホールを形成する。例えば、プラズマＣＶＤにより、厚さ３７０ｎｍの窒化シリコン（ＳｉＮ）膜２１を堆積する。ここで、４５０℃程度の熱処理を行って、半導体膜の水素化処理を行ってもよい。ＣＶＤで形成した窒化シリコン膜は水素を含むので、この水素を用いた水素化処理が行える。より後のタイミングで行ってもよい。第１層間絶縁膜は酸化シリコン、酸化窒化シリコン等で形成することもできる。第１層間絶縁膜の材料によらず、Ｈ２‐Ｎ２雰囲気中，３００℃〜４００℃程度の熱処理を行ってもよい。
ＳｉＮ膜２１上にコンタクトホール形成用レジストパターン７Ｍを形成する。フッ素系ガスを用い、レジストパターン７Ｍをマスクとして、まずＳｉＮ膜２１をエッチングする。右端に示すゲートバスライン１６（ＧＬ）が露出する。更に薄い（３０ｎｍの）第２ゲート絶縁膜であるＳｉＯ膜１５をドライエッチングして半導体膜１４を露出する。多結晶シリコンのソース／ドレイン領域が露出した後、ボトムゲート電極に対するコンタクトホールでは、更に例えば厚さ１００ｎｍの厚い酸化シリコン膜１３をエッチングする。その後、レジストパターン７Ｍは剥離する。
なお、酸化シリコンの第１ゲート絶縁膜をドライエッチングする時、露出しているシリコン半導体膜もエッチングされる。非常に高いエッチング選択比が必要になる。酸化シリコン膜、特に厚い酸化シリコン膜は、希フッ酸を用いてウェットエッチングしてもよい。
図１Ｊに示すように、ソース／ドレイン電極となる第３の導電膜２２を成膜する。例えば、厚さ５０ｎｍ／２００ｎｍ／１００ｎｍのＴｉ／Ａｌ／Ｔｉ膜をスパッタリングで成膜する。
図１Ｋに示すように、塩素系ガスをエッチャントとし、電極／配線形状のレジストパターンをマスクとして、第３の導電膜２２をパターニングする。その後レジストパターンは、剥離する。図３Ｆは、画素部での電極／配線２２の平面形状を示す。ドレインバスラインに連続する画素トランジスタのドレイン電極は、半導体膜のドレイン領域にコンタクトする。ソース領域上では、インジウム−錫酸化物（ＩＴＯ）等の透明画素電極とコンタクトを行うためのパッドが形成される。ＩＴＯは、シリコンと直接コンタクトすると、オーミックコンタクトを得て、十分なパネル特性を得るのが困難なためである。
図１Ｌに示すように、第２の層間絶縁膜２４を形成し、透明電極用のコンタクトホールを開口し、透明電極２５を成膜し、パターニングする。例えば、感光性透明有機樹脂膜２４を塗布し、露光、現像して画素ＴＦＴのソース領域上に形成されたパッドを露出するコンタクトホールを開口する。有機樹脂膜２４を熱処理して硬化させる。有機樹脂膜２４上に、厚さ７０ｎｍのＩＴＯ膜２５をスパッタリングし、レジストパターンを用いてＩＴＯエッチャ−でウェットエッチングしてパターニングする。その後、レジストパターンは除去する。画素ＴＦＴのソースに接続された透明電極が形成される。図３Ｇは透明電極２５の平面形状を示す。
なお、周辺回路内には、透明電極を形成する必要性はほとんどない。回路動作を検査するための検査端子を形成している場合は、検査端子上にＩＴＯ膜を形成する。
図４Ａ〜４Ｅは、第１の実施例の変形例を示す。図４Ａは、図１Ｄと同じ状態を示す。以下、主に第１の実施例と異なる点を説明する。
図４Ａ〜４Ｅは、第１の実施例の変形例を示す。図４Ａは、図１Ｄと同じ状態を示す。以下、主に第１の実施例と異なる点を説明する。
図４Ｂは、図１Ｅ同様、第２導電膜１６上に、レジストパターン３ＭＲを形成し、レジストパターン３ＭＲをエッチングマスクとして第２導電膜１６をエッチングする工程を示す。但し、レジストパターン３ＭＲは、トップゲートパターンと共にボトムゲートトランジスタ上にもＬＤＤ注入マスク用のパターンを有する。トップゲートトランジスタのトップゲート電極１６（ＴＧ）と共にボトムゲートトランジスタ上にダミートップゲート電極１６（ＤＴＧ）が形成される。
図４Ｃは、図１Ｆ同様の、高耐圧ｎ型トランジスタＨＶ：ＮＴＦＴ、ＰＩＸ：ＮＴＦＴにＧＯＬＤ構造の領域を形成するためのｎ型不純物の低濃度注入工程を示す。レジストパターンは形成せず、トップゲート１６（ＴＧ）とダミートップゲート１６（ＤＴＧ）をマスクとしてｎ型不純物の低濃度注入を行う。ｐ型ＴＦＴにもｎ型不純物の低濃度注入が行われてしまうが、後のｐ型不純物の高濃度注入で補償されるので、問題はない。その後、図１Ｇに示すように、レジストパターン５Ｍを形成して、ｎ型不純物の高濃度注入を行う。レジストパターン５Ｍ下にダミートップゲート電極１６（ＤＴＧ）が残っているが、工程としては同一である。
図４Ｄは、図１Ｈ同様の、ｐ型ＴＦＴに対するｐ型不純物注入工程を示す。ｎ型トランジスタ領域はレジストパターン６ＭＲで覆う。ｐ型トランジスタ領域は開口し、トップゲート電極１６（ＴＧ）とダミートップゲート電極１６（ＤＴＧ）をマスクとする。レジストパターン６ＭＲとトップゲート電極１６（ＴＧ）とダミートップゲート電極１６（ＤＴＧ）をマスクとし、ｐ型不純物ボロンＢを注入する。
図４Ｅは、不純物注入工程後不要となったダミーゲート電極除去工程を示す。レジストパターン４ＭＲでトップゲート電極１６（ＴＧ）、ゲートバスライン１６（ＧＬ）を覆い、Ｍｏ膜のダミートップゲート電極１６（ＤＴＧ）をエッチングして除去する。以下、図１Ｉ以下の工程を行う。
この変形例によれば、ＬＤＤ領域用注入はレジストパターンを用いずに行うが、ダミーゲート電極除去用に１枚のレジストパターン４ＭＲを用いるのでマスク枚数は変わらない。
上記第１実施例及びその変形例においては、コンタクトホール形成工程において、半導体膜が露出した後、第１のゲート絶縁膜をエッチする必要があった。厚い第１のゲート絶縁膜をエッチする間に半導体膜がダメージを受ける可能性がある。
図５Ａ〜５Ｉは、第２の実施例による薄膜トランジスタ基板の製造方法を示す基板の断面図である。左から低圧ｎ型トランジスタＬＶ：ＮＴＦＴ、高耐圧ｎ型トランジスタＨＶ：ＮＴＦＴ，低圧ｐ型トランジスタＬＶ：ＰＴＦＴ、高耐圧ｐ型トランジスタＨＶ：ＰＴＦＴ，画素トランジスタＰＩＸ：ＮＴＦＴの５種類のトランジスタを示す。主に、第１の実施例と異なる点を中心に説明する。
図５Ａに示すように、ボトムゲート電極１２（及びマーカ）を形成した後、第１ゲート絶縁膜１３、非晶質半導体膜１４を堆積し、連続発振の固体レーザ光ＬＢを照射して多結晶化する。ここまでの工程は、図１Ｂまでの工程と同じである。
図５Ｂに示すように、多結晶半導体膜１４パターニング用のレジストパターン２Ｍを形成する。このレジストパターン２Ｍをマスクとして、多結晶シリコンの半導体膜１４及び酸化シリコンの第１ゲート絶縁膜１３をフッ素系ガスを用いてドライエッチングする。画素部においては、ボトムゲート電極のコンタクト部が露出する。
図５Ｃに示すように、パターニングした半導体膜１４、第１ゲート絶縁膜１３の積層を覆って、下地絶縁膜１１上に薄い第２（トップ）ゲート絶縁膜１５をプラズマＣＶＤにより堆積し、その上にトップゲートを形成する第２導電膜１６をスパッタリングで堆積する。
図５Ｄに示すように、第２導電膜１６上に、レジストパターン３Ｍを形成し、レジストパターン３Ｍをエッチングマスクとして第２導電膜１６をエッチングする。その後、レジストパターン３Ｍは剥離する。薄いゲート絶縁膜上に、低圧トランジスタＬＶ：ＮＴＦＴ，ＬＶ：ＰＴＦＴ用のトップゲート電極が形成される。右端に示すように、ゲートバスライン１６（ＧＬ）は、基板１０上に薄いゲート絶縁膜１５のみを介して形成される。ボトムゲート電極のコンタクト部上には薄いゲート絶縁膜１５のみが形成されている。
図５Ｅに示すように、高耐圧ｎ型トランジスタＨＶ：ＮＴＦＴ、ＰＩＸ：ＮＴＦＴにＧＯＬＤ構造のＬＤＤ領域を形成するｎ型不純物の注入を行う。ｐ型トランジスタＰＴＦＴ及びトップゲートのｎ型トランジスタＬＶ：ＮＴＦＴを覆い、ボトムゲートの高耐圧ｎ型トランジスタＨＶ：ＮＴＦＴ、ＰＩＸ：ＮＴＦＴのチャネル領域のみを覆うレジストパターン４Ｍを形成する。ボトムゲート電極１２の電流方向端部より後退した領域上で、半導体膜１４を横断するレジストパターン４Ｍが形成されている。
レジストパターン４Ｍをマスクとして、薄いトップゲート絶縁膜１５を貫通して、高耐圧ｎ型トランジスタＨＶ：ＮＴＦＴ，ＰＩＸ：ＮＴＦＴのＧＯＬＤ構造を形成するＬＤＤ領域に低濃度のｎ型不純物をドープする。その後、レジストパターン４Ｍは剥離する。
図５Ｆに示すように、ｎ型トランジスタに高濃度のｎ型不純物を注入してソース／ドレイン領域を形成する。まず、ｐ型トランジスタ領域を覆い、高耐圧ｎ型トランジスタのソース／ドレイン領域及び低圧ｎ型トランジスタの全体を開口するレジストパターン５Ｍを形成する。レジストパターン５Ｍは、高耐圧トランジスタのチャネル領域とＬＤＤ領域を覆って、ボトムゲート電極１２の電流方向端部から所定距離以上はなれた領域を開口する。低圧ｎ型トランジスタにおいては、全領域が開口され、トップゲート電極１６がマスクとして機能する。レジストパターン５Ｍとトップゲート電極１６をマスクとして、ｎ型不純物リンＰイオンを高濃度で注入する。その後レジストパターン５Ｍをアッシングで剥離する
図５Ｇに示すように、ｎ型トランジスタ領域全体とｐ型ボトムゲートトランジスタのチャネル領域を覆うレジストパターン６Ｍを形成する。ｐ型トップゲートトランジスタ領域は全体を開口する。レジストパターン６Ｍとトップゲート電極１６をマスクとして、ｐ型不純物ボロンＢイオンを注入して、ｐ型ソース／ドレイン領域を形成する。その後、レジストパターン６Ｍはアッシングで剥離する。
図５Ｇに示すように、ｎ型トランジスタ領域全体とｐ型ボトムゲートトランジスタのチャネル領域を覆うレジストパターン６Ｍを形成する。ｐ型トップゲートトランジスタ領域は全体を開口する。レジストパターン６Ｍとトップゲート電極１６をマスクとして、ｐ型不純物ボロンＢイオンを注入して、ｐ型ソース／ドレイン領域を形成する。その後、レジストパターン６Ｍはアッシングで剥離する。
不純物注入工程は基本的には、図１Ｆ〜１Ｈに示す不純物注入工程と同一である。第２実施例においては、半導体膜外の第１ゲート絶縁膜１３が除去されているので、第２ゲート絶縁膜より上の構造の断面形状は異なる。不純物注入後、アニールを行い、不純物を活性化する。
図５Ｈに示すように、第１層間絶縁膜２１を形成し、コンタクトホールを形成する。例えば、プラズマＣＶＤにより、窒化シリコン（ＳｉＮ）膜２１を堆積する。４５０℃程度の熱処理を行って、半導体膜の水素化処理を行う。ＳｉＮ膜２１上にコンタクトホール形成用レジストパターン７Ｍを形成する。フッ素系ガスを用い、レジストパターン７Ｍをマスクとして、ＳｉＮ膜２１、ＳｉＯ膜１５をドライエッチングする。ボトムゲート電極のコンタクト部では、第１ゲート絶縁膜１３が除去されているので、多結晶シリコン膜１４のソース／ドレイン領域が露出した時、同時にボトムゲート電極のコンタクト部が露出する。
図５Ｉに示すように、ソース／ドレイン電極となる第３の導電膜２２、例えば、厚さ５０ｎｍ／２００ｎｍ／１００ｎｍのＴｉ／Ａｌ／Ｔｉ膜をスパッタリングで成膜する。塩素系ガスをエッチャントとし、電極／配線形状のレジストパターンをマスクとして、第３の導電膜２２をパターニングする。その後レジストパターンは、剥離する。
その後、図１Ｌ以下の工程を行い、薄膜トランジスタ基板を形成する。本実施例では、ボトムゲート絶縁膜を島状半導体膜の形状にエッチングしておくので、コンタクトホール形成時には、層間絶縁膜とトップゲート絶縁膜のみをエッチングすればよい。第１の実施例に比べ、多結晶シリコンの半導体膜へのダメージが軽減する。第２の実施例に対しても、図４に示す第１の実施例の変形例同様の変形例が可能である。
図６Ａ〜６Ｅは、第２の実施例の変形例を示す基板の断面図である。
図６Ａは、図５Ｃの状態を示す。基板１０上に、下地絶縁膜１１を介して、ボトムゲート電極１２を形成した後、第１ゲート絶縁膜１３、半導体膜１４を形成し、同一形状にパターニングする。半導体膜１４、第１ゲート絶縁膜１３の積層を覆って、第２ゲート絶縁膜１５、第２導電膜１６を形成する。
図６Ａは、図５Ｃの状態を示す。基板１０上に、下地絶縁膜１１を介して、ボトムゲート電極１２を形成した後、第１ゲート絶縁膜１３、半導体膜１４を形成し、同一形状にパターニングする。半導体膜１４、第１ゲート絶縁膜１３の積層を覆って、第２ゲート絶縁膜１５、第２導電膜１６を形成する。
図６Ｂは、図４Ｂの工程同様、第２導電膜１６上に、レジストパターン３ＭＲを形成し、レジストパターン３ＭＲをエッチングマスクとして第２導電膜１６をエッチングする工程を示す。レジストパターン３ＭＲは、トップゲートパターンと共にボトムゲートトランジスタ上にＬＤＤ注入マスク用のパターンを有する。トップゲートトランジスタのトップゲート電極１６（ＴＧ）と共にボトムゲートトランジスタ上にダミートップゲート電極１６（ＤＴＧ）が形成される。
図６Ｃは，図４Ｃ同様、トップゲート電極１６(ＴＧ)，ダミートップゲート電極１６(ＤＴＧ)をマスクとして、高耐圧ｎ型トランジスタＨＶ：ＮＴＦＴ、ＰＩＸ：ＮＴＦＴにＧＯＬＤ構造の領域を形成するためのｎ型不純物の低濃度注入を行う工程を示す。ｐ型ＴＦＴにもｎ型不純物の低濃度注入が行われてしまうが、後のｐ型不純物の高濃度注入で補償されるので、問題はない。その後、図１Ｇに示すように、レジストパターン５Ｍを形成して、ｎ型不純物の高濃度注入を行う。レジストパターン５Ｍ下にダミートップゲート電極１６（ＤＴＧ）が残っているが、工程としては同一である。
図６Ｄは、図４Ｄ同様、ｐ型ＴＦＴに対するｐ型不純物注入工程を示す。ｎ型トランジスタ領域はレジストパターン６ＭＲで覆う。ｐ型トランジスタ領域は開口し、トップゲート電極１６（ＴＧ）とダミートップゲート電極１６（ＤＴＧ）をマスクとする。レジストパターン６ＭＲとトップゲート電極１６（ＴＧ）とダミートップゲート電極１６（ＤＴＧ）をマスクとし、ｐ型不純物ボロンＢを注入する。
図６Ｅは、図４Ｅ同様、不純物注入工程後不要となったダミーゲート電極除去工程を示す。レジストパターン４ＭＲでトップゲート電極１６（ＴＧ）、ゲートバスライン１６（ＧＬ）を覆い、Ｍｏ膜のダミートップゲート電極１６（ＤＴＧ）をエッチングして除去する。以下、図１Ｉ以下の工程を行う。
この変形例によれば、ＬＤＤ領域用注入はレジストパターンを用いずに行うが、ダミーゲート電極除去用に１枚のレジストパターン４ＭＲを用いるのでマスク枚数は変わらない。
上述の実施例では、トップゲート電極形成後に、不純物注入を行った。従ってトップゲートトランジスタはＬＤＤ領域を有さない構造となる。トップゲート電極形成前に不純物注入を行うことにより、トップゲートトランジスタにＧＯＬＤ構造のＬＤＤ領域を形成することもできる。
図７Ａに示すように、図１Ｃの工程で島状半導体膜を形成した後、第２ゲート絶縁膜１５を堆積し、その上にｎ型トランジスタのＬＤＤ領域形成用のレジストパターン４ＭＳを形成する。レジストパターン４ＭＳをマスクにして、ｎ型不純物リンＰイオンを低濃度注入してＬＤＤ領域を形成する。その後、レジストパターン４ＭＳは除去する。
図７Ｂに示すように、ｎ型トランジスタの高濃度ソース／ドレイン領域形成用のレジストパターン５ＭＳを形成する。レジストパターン５ＭＳをマスクにして、ｎ型不純物リンＰイオンを高濃度注入してソース／ドレイン領域を形成する。その後、レジストパターン５ＭＳは除去する。
図７Ｃに示すように、第２ゲート絶縁膜１５上に第２導電膜１６を形成する。
図７Ｄに示すように、トップゲート電極パターニング用レジストパターン３Ｍを形成する。レジストパターン３Ｍをマスクとし、フッ素系ガスなどをエッチャントとして、第２導電膜１６をドライエッチングする。その後、レジストパターン３Ｍは除去する。以下図１Ｈ以下の工程を行えばよい。本変形例は第１実施礼の変形例として示したが、他の実施例においても同様の変形例が可能である。
図７Ｄに示すように、トップゲート電極パターニング用レジストパターン３Ｍを形成する。レジストパターン３Ｍをマスクとし、フッ素系ガスなどをエッチャントとして、第２導電膜１６をドライエッチングする。その後、レジストパターン３Ｍは除去する。以下図１Ｈ以下の工程を行えばよい。本変形例は第１実施礼の変形例として示したが、他の実施例においても同様の変形例が可能である。
トップゲート電極下方にも、ゲート電極と一部重なるＧＯＬＤ構造のＬＤＤ領域が形成される。位置合わせマージンを取る必要があるので、ＬＤＤ領域なしの場合と比べ、トップゲートトランジスタ用により広い面積を必要とする。目的に応じて構造を選択すればよい。
以上の実施例では、ｐ型トランジスタの不純物注入をｎ型トランジスタの不純物注入より後に行ったが、不純物注入の順序は種々変更できる。第２の実施例においては、島状半導体膜のエッチング用マスクを用いて、ボトムゲート電極のコンタクト部上の第１ゲート絶縁膜をエッチングしたが、他の工程でボトムゲート電極のコンタクト部上の第１ゲート絶縁膜を除去することもできる。
図８Ａ〜８Ｅは第３の実施例を示す。
図８Ａは、図１Ｃ同様、半導体膜１４を多結晶化した後、レジストパターン２Ｍを形成し、フッ素形エッチャントを用いて半導体膜１４を島状にパターニングする工程を示す。その後、レジストパターン２Ｍは除去する。
図８Ａは、図１Ｃ同様、半導体膜１４を多結晶化した後、レジストパターン２Ｍを形成し、フッ素形エッチャントを用いて半導体膜１４を島状にパターニングする工程を示す。その後、レジストパターン２Ｍは除去する。
図８Ｂに示すように、ｐ型トランジスタのソースドレイン領域形成用のレジストパターン６ＭＲを形成する。このレジストパターン６ＭＲは、画素トランジスタ部で画素ＴＦＴは覆うが、ボトムゲート電極のコンタクト部は開口する。レジストパターン６ＭＲをマスクとして、ｐ型不純物ボロンＢイオンを注入し、ｐ型トランジスタのソース／ドレイン領域を形成する。
図８Ｃに示すように、同じレジストパターン６ＭＲをマスクとして、第１ゲート絶縁膜１３のＳｉＯ膜を希フッ酸を用いてウェットエッチングするか、フッ素系ガスを用いてドライエッチングする。ドライエッチングする場合は、ｐ−Ｓｉ膜とＳｉＯ膜とのエッチング選択比を十分高くする様に条件を選択する。ｐ型トランジスタ部においては、島状半導体膜１４と同一形状に第１ゲート絶縁膜がパターニングされ、画素部のボトムゲート電極部では、コンタクト部上の第１ゲート絶縁膜が除去される。その後、レジストパターン６ＭＲは除去する。
図８Ｄに示すように、半導体膜１４を覆って、第２ゲート絶縁膜１５、第２導電膜１６を形成する。
図８Ｅに示すように、第２導電膜パターニング用のレジストパターン３Ｍを形成する。レジストパターン３Ｍをマスクとして、第２導電膜１６をエッチングし、トップゲート電極１６、ゲートバスライン１６（ＧＬ）を形成する。その後、レジストパターン３Ｍは除去する。
図８Ｅに示すように、第２導電膜パターニング用のレジストパターン３Ｍを形成する。レジストパターン３Ｍをマスクとして、第２導電膜１６をエッチングし、トップゲート電極１６、ゲートバスライン１６（ＧＬ）を形成する。その後、レジストパターン３Ｍは除去する。
以下、図１Ｆ，１Ｇに示すｎ型トランジスタに対するｎ型不純物の注入を行い、ｐ型トランジスタの不純物注入は済んでいるので、図１Ｈの工程は飛ばして、図１Ｉ以下の工程を行えばよい。
図９Ａ〜９Ｅは、第３の実施例に対するダミートップゲート電極を用いる変形例を示す。
図９Ａは、図８Ｄの状態を示す。ｐ型トランジスタのソース／ドレイン領域形成用不純物注入を終え、半導体膜１４を覆って第２ゲート絶縁膜１５、第２導電膜１６が形成されている。
図９Ａは、図８Ｄの状態を示す。ｐ型トランジスタのソース／ドレイン領域形成用不純物注入を終え、半導体膜１４を覆って第２ゲート絶縁膜１５、第２導電膜１６が形成されている。
図９Ｂは、図４Ｂの工程同様、第２導電膜１６上に、レジストパターン３ＭＲを形成し、レジストパターン３ＭＲをエッチングマスクとして第２導電膜１６をエッチングする工程を示す。レジストパターン３ＭＲは、トップゲートパターンと共にボトムゲートトランジスタ上にＬＤＤ注入マスク用のパターンを有する。トップゲートトランジスタのトップゲート電極１６（ＴＧ）、ゲートバスライン１６（ＧＬ）と共にボトムゲートトランジスタ上にダミートップゲート電極１６（ＤＴＧ）が形成される。
図９Ｃは，図４Ｃ同様、トップゲート電極１６(ＴＧ)，ダミートップゲート電極１６(ＤＴＧ)をマスクとして、高耐圧ｎ型トランジスタＨＶ：ＮＴＦＴ、ＰＩＸ：ＮＴＦＴにＧＯＬＤ構造の領域を形成するためのｎ型不純物の低濃度注入を行う工程を示す。ｐ型ＴＦＴにもｎ型不純物の低濃度注入が行われるが、既に行われたｐ型不純物の高濃度注入で補償されるので、問題はない。
図９Ｄは、図１Ｇ同様、レジストパターン５Ｍを形成して、ｎ型不純物の高濃度注入を行う工程を示す。レジストパターン５Ｍ下にダミートップゲート電極１６（ＤＴＧ）が残っているが、工程としては同一である。
図９Ｅは、図４Ｅ同様、不純物注入工程後不要となったダミーゲート電極除去工程を示す。レジストパターン４ＭＲでトップゲート電極１６（ＴＧ）、ゲートバスライン１６（ＧＬ）を覆い、Ｍｏ膜のダミートップゲート電極１６（ＤＴＧ）をエッチングして除去する。以下、図１Ｉ以下の工程を行う。
この変形例によれば、ｎ型トランジスタのＧＯＬＤ構造のＬＤＤ領域用注入はレジストパターンを用いずに行うが、ダミーゲート電極除去用に１枚のレジストパターン４ＭＲを用いるのでマスク枚数は変わらない。
上述の実施例に従い、図１０に示すアクティブマトリクス基板のＴＦＴを形成する。ＴＦＴ以外の構成要素は公知のプロセスで形成すればよい。なお、液晶表示装置に代え、ＥＬ表示装置を形成することもできる。
図１１Ａは、液晶表示装置の構成例を示す。アクティブマトリクス基板２０１は、表示領域ＤＡと周辺回路領域ＰＨを有し、表示領域ＤＡには走査用ゲート配線ＧＬ、補助容量バスラインＳＣＬ、データ配線ＤＬ及び画素構造が形成されている。周辺回路領域ＰＨには、ゲート制御回路ＧＤ、データ制御回路ＤＤが形成されている。対向基板２０２には、画素領域に対応するカラーフィルタ２０３及び全画素共通のコモン電極２０４が形成されている。カラーフィルタ基板２０２とアクティブマトリクス基板２０１との間には、液晶層２０５が挟持される。
図１１Ｂは、有機ＥＬパネルの構成例を示す。アクティブマトリクス基板２０１は、上述の実施例同様、ガラス基板上に走査用ゲート配線、データ配線、薄膜ＴＦＴ等が形成されている。各画素領域において、ＴＦＴのソースが例えばＩＴＯで形成されるアノード２１１に接続される。アノード２１１の上に、正孔輸送層２１２、発光層２１３、電子輸送層２１４、アルミニウム等で形成されたカソード２１５が積層され、有機ＥＬ素子構造を形成している。有機ＥＬ素子から発光した光は、下方に向かい、アクティブマトリクス基板２０１のガラス基板から外部に出射する。有機ＥＬ素子の上方は、シール材２２０によって覆われる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば例示された材料，厚さなどは、例示であり，設計に応じ種々変更することができる。ガラス基板に代え、石英基板等の透明絶縁基板を用いてもよい。ゲート電極膜は、導電性、耐熱性等の条件を満たす金属層で形成することができる。ｐ型不純物、ｎ型不純物として、Ｂ．Ｐの他Ｓｂ，Ａｓなど他の不純物を用いることもできる。ゲート絶縁膜は酸化シリコン膜以外の絶縁膜で形成してもよい。例えば、酸化窒化シリコン膜、窒化シリコン膜、有機絶縁膜等を用いることも可能であろう。ＴＦＴ基板の一般的技術については、例えば、特開２００４‐２２８４８０号（ＵＳＳＮ１０/７６６，５５９），特願２００４‐３０２５７２号の実施例の開示を参照することができる。その他，種々の変更、改良、組合わせが可能なことは当業者に自明であろう。
１０ ガラス基板（透明絶縁基板）
１１ 下地絶縁膜
１２ 第１導電膜
１３ 第１ゲート絶縁膜
１４ 半導体膜
１５ 第２ゲート絶縁膜
１６ 第２導電膜
２１ 第１層間絶縁膜（窒化シリコン膜）
２２ 第３導電膜（電極／配線膜）
２４ 第２層間絶縁膜（有機樹脂膜）
２５ 透明導電膜（透明電極）
ＤＡ 表示領域
ＧＬ ゲート配線
ＤＬ データ配線
ＴＦＴ 薄膜トランジスタ
ＰＨ 周辺回路
ＧＤ ゲートドライバ
ＤＤ データドライバ
ＤＣ 表示コントローラ
ＳＲ シフトレジスタ
ＬＳ レベルシフタ
ＯＢ 出力バッファ
ＡＳ アナログスイッチ
１１ 下地絶縁膜
１２ 第１導電膜
１３ 第１ゲート絶縁膜
１４ 半導体膜
１５ 第２ゲート絶縁膜
１６ 第２導電膜
２１ 第１層間絶縁膜（窒化シリコン膜）
２２ 第３導電膜（電極／配線膜）
２４ 第２層間絶縁膜（有機樹脂膜）
２５ 透明導電膜（透明電極）
ＤＡ 表示領域
ＧＬ ゲート配線
ＤＬ データ配線
ＴＦＴ 薄膜トランジスタ
ＰＨ 周辺回路
ＧＤ ゲートドライバ
ＤＤ データドライバ
ＤＣ 表示コントローラ
ＳＲ シフトレジスタ
ＬＳ レベルシフタ
ＯＢ 出力バッファ
ＡＳ アナログスイッチ
Claims (7)
- （ａ）基板上方にボトムゲート電極を形成する工程と、
（ｂ）前記ボトムゲート電極を覆って、前記基板上方に第１ゲート絶縁膜を形成する工程と、
（ｃ）前記第１ゲート絶縁膜上方に、複数の島状半導体膜を形成する工程であって、前記複数の島状半導体膜は前記ボトムゲート電極と交差する島状半導体膜を含み、
（ｃ−１）非晶質半導体膜を堆積する工程と、
（ｃ−２）前記非晶質半導体膜にレーザ光を照射して多結晶化する工程と、
（ｃ−３）多結晶化した前記半導体膜をパターニングする工程と、
を含む工程と、
（ｄ）前記複数の島状半導体膜を覆って、前記第１ゲート絶縁膜上方に、前記第１ゲート絶縁膜より薄い第２ゲート絶縁膜を形成する工程と、
（ｅ）前記複数の島状半導体膜の内、前記ボトムゲート電極と交差しない島状半導体膜と交差するように、前記第２ゲート絶縁膜上方にトップゲート電極を形成する工程と、
（ｆ）前記ボトムゲート電極、前記トップゲート電極と交差する前記島状半導体膜において、前記ボトムゲート電極、前記トップゲート電極より外側の領域に第１導電型の不純物を上方から注入して、ソース／ドレイン領域を形成する工程と、
（ｇ）前記ボトムゲート電極上方の島状半導体膜において、前記ボトムゲート電極上方にチャネル領域を残して、前記ボトムゲート電極を一部覆って、前記ソース／ドレイン領域より内側に、ソース／ドレイン領域より低不純物濃度の前記第１導電型の不純物を上方から注入して、ＬＤＤ領域を形成する工程と、
を有し、
前記工程（ｅ）が、トップゲート電極と共にダミートップゲート電極を形成し、前記工程（ｇ）が、ダミートップゲート電極をマスクとして前記第１導電型不純物の注入を行う薄膜トランジスタ基板の製造方法。 - （ａ）基板上方にボトムゲート電極を形成する工程と、
（ｂ）前記ボトムゲート電極を覆って、前記基板上方に第１ゲート絶縁膜を形成する工程と、
（ｃ）前記第１ゲート絶縁膜上方に、複数の島状半導体膜を形成する工程であって、前記複数の島状半導体膜は前記ボトムゲート電極と交差する島状半導体膜を含み、
（ｃ−１）非晶質半導体膜を堆積する工程と、
（ｃ−２）前記非晶質半導体膜にレーザ光を照射して多結晶化する工程と、
（ｃ−３）多結晶化した前記半導体膜をパターニングする工程と、
を含む工程と、
（ｄ）前記複数の島状半導体膜を覆って、前記第１ゲート絶縁膜上方に、前記第１ゲート絶縁膜より薄い第２ゲート絶縁膜を形成する工程と、
（ｅ）前記複数の島状半導体膜の内、前記ボトムゲート電極と交差しない島状半導体膜と交差するように、前記第２ゲート絶縁膜上方にトップゲート電極を形成する工程と、
（ｆ）前記ボトムゲート電極、前記トップゲート電極と交差する前記島状半導体膜において、前記ボトムゲート電極、前記トップゲート電極より外側の領域に第１導電型の不純物を上方から注入して、ソース／ドレイン領域を形成する工程と、
（ｇ）前記ボトムゲート電極上方の島状半導体膜において、前記ボトムゲート電極上方にチャネル領域を残して、前記ボトムゲート電極を一部覆って、前記ソース／ドレイン領域より内側に、ソース／ドレイン領域より低不純物濃度の前記第１導電型の不純物を上方から注入して、ＬＤＤ領域を形成する工程と、
（ｈ）不純物の注入に用いるレジストパターンがボトムゲート電極のコンタクト部上方に開口を有し、このレジストパターンをマスクとして、第１ゲート絶縁膜をエッチングする工程と、
を有する薄膜トランジスタ基板の製造方法。 - 前記工程（ａ）が、ボトムゲート電極と共にマーカを形成し、前記工程（ｃ−２）が、前記マーカを利用して、前記非晶質半導体膜に選択的に連続発振の固体レーザ光を照射して多結晶化する請求項１または２に記載の薄膜トランジスタ基板の製造方法。
- 前記工程（ｅ）が、トップゲート電極と共にダミートップゲート電極を形成し、前記工程（ｇ）が、ダミートップゲート電極をマスクとして前記第１導電型不純物の注入を行う請求項２に記載の薄膜トランジスタ基板の製造方法。
- 前記工程（ｇ）が、前記工程（ｅ）の後、ボトムゲート電極上方の第２ゲート絶縁膜上に、ボトムゲート電極の端部より後退した形状のレジストパターンを形成し、このレジストパターンをマスクとして前記第１導電型不純物の注入を行う請求項２に記載の薄膜トランジスタ基板の製造方法。
- 前記工程（ｃ−３）が、前記半導体膜に続いて、前記第１ゲート絶縁膜をエッチングする請求項１に記載の薄膜トランジスタ基板の製造方法。
- 不純物の注入に用いるレジストパターンがボトムゲート電極のコンタクト部上方に開口を有し、
（ｈ）このレジストパターンをマスクとして、第１ゲート絶縁膜をエッチングする工程、
を含む請求項１に記載の薄膜トランジスタ基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005157792A JP4675680B2 (ja) | 2005-05-30 | 2005-05-30 | 薄膜トランジスタ基板の製造方法 |
| US11/420,621 US7348631B2 (en) | 2005-05-30 | 2006-05-26 | Thin film transistor substrate and manufacturing method for the same |
| US12/022,304 US7432138B2 (en) | 2005-05-30 | 2008-01-30 | Thin film transistor substrate and manufacturing method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005157792A JP4675680B2 (ja) | 2005-05-30 | 2005-05-30 | 薄膜トランジスタ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006332551A JP2006332551A (ja) | 2006-12-07 |
| JP4675680B2 true JP4675680B2 (ja) | 2011-04-27 |
Family
ID=37553887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005157792A Expired - Fee Related JP4675680B2 (ja) | 2005-05-30 | 2005-05-30 | 薄膜トランジスタ基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7348631B2 (ja) |
| JP (1) | JP4675680B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6346730B1 (en) | 1999-04-06 | 2002-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate |
| JP4675680B2 (ja) * | 2005-05-30 | 2011-04-27 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法 |
| CN101681931B (zh) * | 2007-08-09 | 2011-09-14 | 夏普株式会社 | 电路基板和显示装置 |
| JP2009218327A (ja) * | 2008-03-10 | 2009-09-24 | Konica Minolta Holdings Inc | 薄膜トランジスタの製造方法 |
| TWI434356B (zh) * | 2008-05-23 | 2014-04-11 | Innolux Corp | 顯示裝置及其形成方法，以及包含顯示裝置之電子裝置 |
| KR20170143023A (ko) * | 2009-10-21 | 2017-12-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작방법 |
| KR102286284B1 (ko) | 2009-11-06 | 2021-08-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US9660092B2 (en) | 2011-08-31 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor thin film transistor including oxygen release layer |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0887033A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | アクティブマトリクス表示装置の製造方法 |
| JP2000039624A (ja) * | 1998-07-22 | 2000-02-08 | Hitachi Ltd | 画像表示装置及びその製造方法 |
| JP2001085320A (ja) * | 1998-11-11 | 2001-03-30 | Semiconductor Energy Lab Co Ltd | 露光装置および露光方法および半導体装置の作製方法 |
| JP2002500829A (ja) * | 1998-03-28 | 2002-01-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 薄膜トランジスタを有する電子装置 |
| JP2003243304A (ja) * | 2001-12-11 | 2003-08-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07249778A (ja) | 1994-03-08 | 1995-09-26 | Sony Corp | 表示素子駆動装置およびその製造方法 |
| JP4493741B2 (ja) * | 1998-09-04 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6777716B1 (en) | 1999-02-12 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of manufacturing therefor |
| JP4549475B2 (ja) | 1999-02-12 | 2010-09-22 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器、および半導体装置の作製方法 |
| US6982460B1 (en) * | 2000-07-07 | 2006-01-03 | International Business Machines Corporation | Self-aligned gate MOSFET with separate gates |
| US6737672B2 (en) | 2000-08-25 | 2004-05-18 | Fujitsu Limited | Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus |
| TW535194B (en) | 2000-08-25 | 2003-06-01 | Fujitsu Ltd | Semiconductor device, manufacturing method therefor, and semiconductor manufacturing apparatus |
| JP4439766B2 (ja) | 2001-08-02 | 2010-03-24 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法 |
| JP4030885B2 (ja) | 2003-01-27 | 2008-01-09 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法 |
| JP4675680B2 (ja) * | 2005-05-30 | 2011-04-27 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法 |
-
2005
- 2005-05-30 JP JP2005157792A patent/JP4675680B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-26 US US11/420,621 patent/US7348631B2/en active Active
-
2008
- 2008-01-30 US US12/022,304 patent/US7432138B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0887033A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | アクティブマトリクス表示装置の製造方法 |
| JP2002500829A (ja) * | 1998-03-28 | 2002-01-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 薄膜トランジスタを有する電子装置 |
| JP2000039624A (ja) * | 1998-07-22 | 2000-02-08 | Hitachi Ltd | 画像表示装置及びその製造方法 |
| JP2001085320A (ja) * | 1998-11-11 | 2001-03-30 | Semiconductor Energy Lab Co Ltd | 露光装置および露光方法および半導体装置の作製方法 |
| JP2003243304A (ja) * | 2001-12-11 | 2003-08-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070111411A1 (en) | 2007-05-17 |
| US7348631B2 (en) | 2008-03-25 |
| JP2006332551A (ja) | 2006-12-07 |
| US7432138B2 (en) | 2008-10-07 |
| US20080132010A1 (en) | 2008-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8212247B2 (en) | Organic light emitting display device and fabricating method thereof | |
| US6995048B2 (en) | Thin film transistor and active matrix type display unit production methods therefor | |
| US8183064B2 (en) | Thin film transistor devices for OLED displays and method for fabricating the same | |
| US7326959B2 (en) | Thin film transistor with common contact hole and fabrication method thereof | |
| JP4675680B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP4084080B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| US7659578B2 (en) | Semiconductor device having variable thickness insulating film and method of manufacturing same | |
| US8278661B2 (en) | Thin film transistor, display device including the same, and method for manufacturing the same | |
| US7227187B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20100252833A1 (en) | Thin film transistor devices having transistors with different electrical characteristics and method for fabricating the same | |
| CN102473737A (zh) | 发光显示装置及其制造方法 | |
| US8158985B2 (en) | Thin film transistor devices with different electrical characteristics and method for fabricating the same | |
| JP2009506563A (ja) | アモルファス多結晶シリコン薄膜回路の製造方法 | |
| US20030094613A1 (en) | Crystalline silicon thin film transistor panel for OELD and method of fabricating the same | |
| KR100811997B1 (ko) | 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치 | |
| TWI295511B (en) | Thin film transistor substrate, liquid crystal display including same, and manufacturing method thereof | |
| US20030085401A1 (en) | Crystalline silicon thin film transistor panel for oeld and method of fabricating the same | |
| JP4444035B2 (ja) | 表示装置用アクティブマトリクス基板およびその製造方法 | |
| US7256457B2 (en) | Thin-film transistor device, utilizing different types of thin film transistors | |
| JP4641741B2 (ja) | 半導体装置 | |
| JP2006330719A (ja) | 有機発光ディスプレイ及びその製造方法 | |
| JP4364739B2 (ja) | 半導体装置およびその製造方法 | |
| JP4467901B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
| JP2004289173A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4675680 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |