CN102473737A - 发光显示装置及其制造方法 - Google Patents

发光显示装置及其制造方法 Download PDF

Info

Publication number
CN102473737A
CN102473737A CN201180003300XA CN201180003300A CN102473737A CN 102473737 A CN102473737 A CN 102473737A CN 201180003300X A CN201180003300X A CN 201180003300XA CN 201180003300 A CN201180003300 A CN 201180003300A CN 102473737 A CN102473737 A CN 102473737A
Authority
CN
China
Prior art keywords
semiconductor layer
thickness
film transistor
thin
display unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180003300XA
Other languages
English (en)
Other versions
CN102473737B (zh
Inventor
濑川泰生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102473737A publication Critical patent/CN102473737A/zh
Application granted granted Critical
Publication of CN102473737B publication Critical patent/CN102473737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明的发光显示装置为了确保线性区域的TFT特性(导通电流)而采用侧接触构造，在构成开关晶体管的TFT中为了降低截止电流而使与源/漏电极对应的区域的半导体层(沟道层)厚，另一方面在构成驱动晶体管的TFT中为了得到导通电流而使与源/漏电极对应的区域的半导体层(沟道层)薄。并且，使用半色调掩模制造这些构造。由此，能够在开关晶体管中抑制截止电流、在驱动晶体管中确保导通电流。

Description

发光显示装置及其制造方法
技术领域
本发明涉及显示图像的发光显示装置及其制造方法，尤其涉及具有用于驱动有机EL显示器、有机EL元件的薄膜晶体管的发光显示装置及其制造方法。
背景技术
近年，作为不同于液晶显示装置的下一代平板显示器之一，使用有机材料的EL(Electro Luminescence，电致发光)的有机EL显示装置备受瞩目。有机EL显示装置与电压驱动型的液晶显示装置不同，是电流驱动型的器件，存在有源矩阵型和无源矩阵型。
例如在有源矩阵型的有机EL显示装置中，电流在设置在各像素的有机EL元件流动，使有机EL元件发光，由此显示图像。并且，流到有机EL元件的电流量由薄膜晶体管(TFT：Thin Film Transistor)控制。
并且，作为这样的薄膜晶体管(以下记作TFT)的沟道层，例如使用无定形硅膜(非晶硅膜)，但为了提高TFT的驱动能力，正在研究开发将沟道层的非晶硅膜(微)结晶化而制成结晶硅膜。
另外，在有机EL显示装置的像素电路中，上述TFT构成用于向有机EL元件供给驱动电流的驱动晶体管和用于向电流驱动晶体管的栅电极供给与驱动电流的大小对应的数据信号的开关晶体管。并且，在开关晶体管中要求特别低的截止电流，在驱动晶体管中要求用于驱动有机EL元件的电流(迁移率)即导通电流。但是，若将TFT的沟道层部分微结晶化，提高TFT的驱动电流(迁移率)，则TFT的截止电流变高。
对此，公开了如下技术(例如，专利文献1)：在构成开关晶体管的TFT中，沟道层使用非晶半导体，在构成驱动晶体管的TFT中，沟道层使用结晶硅膜。
专利文献1：日本特开2007-219513号公报
发明内容
但是，在TFT的沟道层使用非晶硅膜时，虽然由于非晶硅膜的带隙大，所以截止电流低，但是由于迁移率低，所以导通电流也低。相反，在TFT的沟道层使用结晶硅膜时，虽然由于迁移率高，导通电流大，但是由于结晶硅膜的晶界及缺陷的存在，截止电流也高。
因此，提出了将沟道层做成由结晶硅膜构成的沟道层和由非晶硅膜构成的沟道层的二层构造的TFT。根据该提案，通过将沟道层做成由结晶硅膜构成的沟道层和由非晶硅膜构成的沟道层的二层构造，发挥彼此的优点，能理想地得到如下特性：与由单层的非晶硅膜构成的沟道层的情况相比，导通电流高，与由单层的结晶硅膜构成的沟道层的情况相比，截止电流低。
但是，若将TFT的沟道层的2层中的1层(下层)做成结晶硅膜，提高TFT的驱动电流(迁移率)，则TFT的截止电流变高。为了抑制截止电流需要增厚另一层(上层)的非晶硅膜的膜厚，但是由此产生TFT的表观上的迁移率降低、驱动能力降低这样的问题。
此外，在驱动有机EL显示装置时，在开关晶体管要求特别低的截止电流，在驱动晶体管要求确保用于驱动有机EL元件的电流(迁移率)即导通电流，但是难以用同一TFT制造工艺实现上述要求。因此还存在如下问题：在有机EL显示装置中，若用不同的工艺制造开关晶体管和驱动晶体管，则制造工艺变得复杂，制造成本增加。
本发明是鉴于上述问题点而做出的，其目的在于提供一种能够在开关晶体管抑制截止电流、在驱动晶体管确保导通电流的发光显示装置及其制造方法。
为了达到上述目的，本发明的一方案的发光显示装置，为了确保线性区域的TFT特性(导通电流)而采用侧接触构造，在构成开关晶体管的TFT中为了降低截止电流而使与源/漏电极对应的区域的半导体层(沟道层)厚，另一方面在构成驱动晶体管的TFT中为了得到导通电流而使与源/漏电极对应的区域的半导体层(沟道层)薄。并且，使用半色调掩模制造这些构造。
根据本发明，能够实现在开关晶体管抑制截止电流、在驱动晶体管确保导通电流的发光显示装置及其制造方法。而且，还起到如下效果：以与以往相同的工艺处理数，就能够在确保构成开关晶体管的TFT的导通电流的状态下，实现截止电流的降低，且确保构成驱动晶体管的TFT的导通电流。
附图说明
图1A是示意表示本实施方式的发光显示装置所具有的Sw Tr的结构的剖视图。
图1B是示意表示本实施方式的发光显示装置所具有的Dr Tr的结构的剖视图。
图2是表示本发明的实施方式的发光显示装置的等效电路的图。
图3是表示本发明的实施方式的发光显示装置的制造工序的流程图。
图4A是用于说明本发明的实施方式的发光显示装置的制造方法的图。
图4B是用于说明本发明的实施方式的发光显示装置的制造方法的图。
图4C是用于说明本发明的实施方式的发光显示装置的制造方法的图。
图4D是用于说明本发明的实施方式的发光显示装置的制造方法的图。
图4E是用于说明本发明的实施方式的发光显示装置的制造方法的图。
图4F是用于说明本发明的实施方式的发光显示装置的制造方法的图。
图4G是用于说明本发明的实施方式的发光显示装置的制造方法的图。
图4H是用于说明本发明的实施方式的发光显示装置的制造方法的图。
图4I是用于说明本发明的实施方式的发光显示装置的制造方法的图。
图4J是用于说明本发明的实施方式的发光显示装置的制造方法的图。
图5A是用于说明调整开关晶体管1区域中的非晶硅膜15的膜厚的工序的图。
图5B是用于说明调整驱动晶体管2区域中的非晶硅膜15的膜厚的工序的图。
图6A是用于说明调整开关晶体管1区域中的非晶硅膜15的膜厚的工序的图。
图6B是用于说明调整驱动晶体管2区域中的非晶硅膜15的膜厚的工序的图。
图7是表示通常的薄膜晶体管的TFT特性的曲线图。
图8是表示通常的薄膜晶体管的TFT特性的曲线图。
图9A是表示具有侧接触的TFT的图。
图9B是表示图9A所示的TFT的特性的图。
图10A是表示不具有侧接触的TFT构造的图。
图10B是表示图10A所示的TFT构造的TFT特性的图。
图11是表示使图10A所示的TFT所具有的非晶硅膜的膜厚变化时的特性的图。
图12是表示使图10A所示的TFT所具有的非晶硅膜的膜厚变化时的特性的图。
具体实施方式
第1方案的发光显示装置，在基板上排列有多个发光像素，所述发光像素分别具有第一薄膜晶体管、第二薄膜晶体管和发光元件，所述第一薄膜晶体管及所述第二薄膜晶体管分别包括：栅电极，其设于所述基板上；栅极绝缘膜，其设于所述栅电极上；半导体层，其与所述栅电极对应地设于所述栅极绝缘膜上，具有源极区域、沟道区域及漏极区域；掺杂半导体层，其被设置成覆盖所述半导体层的源极区域及漏极区域的上面；和源电极及漏电极，其设于所述掺杂半导体层上，所述第一薄膜晶体管的半导体层的源极区域及漏极区域的厚度大于所述第二薄膜晶体管的半导体层的源极区域及漏极区域的厚度。
根据本方案，层叠构造保持为同样，仅是改变半导体层的侧接触部分的厚度，就能在同一基板上以简单的构造形成需要降低截止电流的TFT(例如，开关晶体管)和需要在饱和区域确保预定以上的电流值的TFT(例如，驱动晶体管)。
第2方案的发光显示装置，所述掺杂半导体层被设置成覆盖所述半导体层的沟道长度方向上的两端部的侧面。
第3方案的发光显示装置，所述发光显示装置还在所述基板上具有多个数据线和用于向所述发光像素供给电流的电源线，所述第二薄膜晶体管的栅电极被从对应的数据线施加数据电压，对所述发光元件，从所述电源线经由所述第二薄膜晶体管供给与所施加的所述数据电压对应的电流。
第4方案的发光显示装置，所述发光显示装置在所述基板上具有多个扫描线，所述第一薄膜晶体管的栅电极与对应的扫描线连接，经由所述对应的扫描线被供给扫描信号，在所述第二薄膜晶体管的栅电极连接有所述第一薄膜晶体管的源/漏电极的一方，经由被供给所述扫描信号的所述第一薄膜晶体管，从所述对应的数据线对所述第二薄膜晶体管的栅电极施加数据电压。
第5方案的发光显示装置，所述半导体层由设于所述栅极绝缘膜上的第一半导体层、和设于所述第一半导体层上的第二半导体层构成，所述第一半导体层由结晶质的半导体构成，所述第二半导体层由非晶质的半导体构成。
第6方案的发光显示装置，所述第一薄膜晶体管的第一半导体层的源极区域及漏极区域的厚度与所述第二薄膜晶体管的第一半导体层的源极区域及漏极区域的厚度相同，所述第一薄膜晶体管的第二半导体层的所述源极区域及漏极区域的厚度大于所述第二薄膜晶体管的所述源极区域及漏极区域的第二半导体层的厚度。
第7方案的发光显示装置，所述第二薄膜晶体管的半导体层的作为源极区域及漏极区域以外的区域的沟道区域的厚度与所述第一薄膜晶体管的半导体层相等。
第8方案的发光显示装置，在所述第二薄膜晶体管的半导体层中，作为源极区域及漏极区域以外的区域的沟道区域的厚度比该源极区域及漏极区域的厚度大。
根据本方案，由于半导体层的源极区域及漏极区域的沟道区域侧的端部的厚度相对较厚，因此形成在端部的电场被缓和，能够防止由于电场集中导致的破坏。
第9方案的发光显示装置，在所述第二薄膜晶体管的半导体层中，形成为所述源极区域及漏极区域的厚度与所述沟道区域的厚度不连续变化。
第10方案的发光显示装置，所述第二薄膜晶体管的半导体层的源极区域及漏极区域的厚度是通过使用多灰度等级掩模的蚀刻进行调整而形成的。
第11方案的发光显示装置，所述发光元件是有机电致发光元件。
第12方案的发光显示装置的制造方法，所述发光显示装置在基板上排列有多个发光像素，所述发光像素分别具有第一薄膜晶体管、第二薄膜晶体管和发光元件，所述发光显示装置的制造方法包括：第一工序，在所述基板上形成所述第一及第二薄膜晶体管的栅电极；第二工序，在所述栅电极上形成所述第一及第二薄膜晶体管的栅极绝缘膜；第三工序，在所述栅极绝缘膜上形成所述第一及第二薄膜晶体管的半导体层，使得所述第二薄膜晶体管的半导体层的源极区域及漏极区域的厚度小于所述第一薄膜晶体管的半导体层的源极区域及漏极区域的厚度；第四工序，在所述半导体层上形成所述第一及第二薄膜晶体管的掺杂半导体层，和第五工序，在所述掺杂半导体层上形成所述第一及第二薄膜晶体管的源/漏电极。
第13方案的发光显示装置的制造方法，在所述第三工序中，通过使用了多灰度等级掩模的蚀刻，调整所述第二薄膜晶体管的半导体层的厚度。
(实施方式1)
图1A是示意表示本实施方式的发光显示装置所具有的Sw Tr的结构的剖视图。图1B是示意表示本实施方式的发光显示装置所具有的Dr Tr的结构的剖视图。
开关晶体管1(图中，也记作Sw Tr)相当于本发明的第一薄膜晶体管。如图1A所示，开关晶体管1是倒置交错(inversely-staggered)型的TFT，包括绝缘基板10(未图示)、栅电极11a、栅极绝缘膜12a、由结晶硅膜14a及非晶硅膜15a构成的半导体层、n+硅膜17a、源/漏电极19b。
绝缘基板10是由透明的玻璃或石英构成的基板。
栅电极11a设置在绝缘基板10上，例如由钼(Mo)或Mo合金等金属、钛(Ti)、铝(Al)或Al合金等金属、铜(Cu)或Cu合金等金属、或者银(Ag)、铬(Cr)、钽(Ta)或钨(W)等金属构成。
栅极绝缘膜12a设置在栅电极11b上。具体而言，栅极绝缘膜12b形成为覆盖栅电极11a，例如由氧化硅(SiOx)、氮化硅(SiNx)、或者氧化硅(SiOx)与氮化硅(SiNx)的层叠构造构成。此外，栅极绝缘膜12a形成为例如75nm～500nm左右的厚度。
半导体层设置在栅极绝缘膜12a上，由结晶质的半导体即结晶硅膜14a和非晶质的半导体即非晶硅膜15b构成。此外，该半导体层在与源/漏电极19a对应的区域具有源极区域及漏极区域，在源极区域及漏极区域以外的区域具有沟道区域，作为沟道层发挥作用。具体而言，半导体层(沟道层)是在与栅电极11a对应地设置在栅极绝缘膜12a上的具有源极区域、沟道区域及漏极区域的结晶硅膜14a层叠非晶硅膜15b。并且，开关晶体管1的沟道层(半导体层)的源极区域及漏极区域的厚度大于驱动晶体管2的沟道层(半导体层)的源极区域及漏极区域的厚度。
结晶硅膜14a相当于本发明的第1半导体层，形成在栅极绝缘膜12a上。此外，结晶硅膜14a是形成在栅极绝缘膜12a上的多晶硅膜，其厚度例如为30nm。该结晶硅膜14a通过在栅极绝缘膜12a上形成非晶硅膜13(未图示)，并用激光使成膜的非晶硅膜13多晶化(也包括微结晶化)而形成。另外，在此所指的多晶不仅是由50nm以上的结晶构成的狭义上的多晶的意义，而且还表示包括由50nm以下的结晶构成的狭义上的微结晶的广义的意思。以下，按广义记载多晶。
非晶硅膜15a相当于本发明的第2半导体层，是形成在结晶硅膜14a上的例如无定形硅膜。此外，非晶硅膜15a的厚度例如为75nm。
n+硅膜17a是以覆盖半导体层(非晶硅膜15a及栅极绝缘膜12a)的源极区域及漏极区域的上面的方式设置的掺杂半导体层，作为接触层发挥作用。具体而言，n+硅膜17a被设置成覆盖非晶硅膜15a及栅极绝缘膜12a。
此外，n+硅膜17a被设置成覆盖结晶硅膜14a及非晶硅膜15a的侧面。换言之，n+硅膜17a被设置成覆盖沟道层(半导体层即结晶硅膜14a及非晶硅膜15a)的与沟道长度方向相对(对向)的两侧面。并且，通过n+硅膜17a这样设置，从而作为使源/漏电极19a和沟道层电导通的侧接触部发挥作用。在此，n+硅膜17a的厚度例如为25nm。
源/漏电极19a设置在n+硅膜17a上。源/漏电极19a例如由钼(Mo)或Mo合金等金属、钛(Ti)、铝(Al)或Al合金等金属、铜(Cu)或Cu合金等金属、或者银(Ag)、铬(Cr)、钽(Ta)或钨(W)等金属材料构成。
如以上这样构成开关晶体管1。
驱动晶体管2(图中，也记作Dr Tr)相当于本发明的第二薄膜晶体管。如图1B所示，驱动晶体管2是倒置交错型的TFT，包括绝缘基板10(未图示)、栅电极11b、栅极绝缘膜12b、由结晶硅膜14b及非晶硅膜15b构成的半导体层、n+硅膜17b、源/漏电极19b。
绝缘基板10是由透明玻璃或石英构成的基板。
栅电极11b设置在绝缘基板10上，由与栅电极11a相同的金属构成。就是说，栅电极11b例如由钼(Mo)或Mo合金等金属、钛(Ti)、铝(Al)或Al合金等金属、铜(Cu)或Cu合金等金属、或者银(Ag)、铬(Cr)、钽(Ta)或钨(W)等金属构成。
栅极绝缘膜12b设置在栅电极11b上。具体而言，栅极绝缘膜12b由与栅极绝缘膜12a相同的材料构成，形成为覆盖栅电极11b。就是说，栅极绝缘膜12b由氧化硅(SiOx)、氮化硅(SiNx)、或者氧化硅(SiOx)与氮化硅(SiNx)的层叠构造构成，由与栅极绝缘膜12a相同的材料构成。此外，栅极绝缘膜12b形成为例如75nm～500nm左右的厚度。
半导体层设置在栅极绝缘膜12b上，由结晶硅膜14b和非晶硅膜15b构成。此外，该半导体层在与源/漏电极19b对应的区域具有源极区域及漏极区域，在源极区域及漏极区域以外的区域具有沟道区域，作为沟道层发挥作用。具体而言，半导体层(沟道层)与栅电极11b对应地设置在栅极绝缘膜12b上、并具有源极区域、沟道区域及漏极区域的结晶硅膜14b层叠非晶硅膜15b。并且，驱动晶体管2的半导体层(沟道层)的源极区域及漏极区域的厚度小于(薄于)开关晶体管1的半导体层(沟道层)的厚度。如此半导体层(沟道层)的沟道区域(中央部)的厚度比半导体层(沟道层)的源极区域及漏极区域的厚度相对较厚，因此形成在半导体层(沟道层)的电场被缓和，能够防止由于电场集中导致的破坏。就是说，能够抑制截止电流。
结晶硅膜14b形成在栅极绝缘膜12b上。此外，结晶硅膜14b是形成在栅极绝缘膜12b上的多晶硅膜，其厚度例如为30nm。该结晶硅膜14b通过形成非晶硅膜13(未图示)，用激光使成膜的非晶硅膜13多晶化(也包括微结晶化)而形成。
非晶硅膜15b是形成在结晶硅膜14b上的例如无定形硅膜。非晶硅膜15b的膜厚在源极区域及漏极区域例如为30nm，在沟道区域例如为75nm。如此，驱动晶体管2的半导体层(在此为非晶硅膜15b)的源极区域及漏极区域的厚度分别自沟道区域侧(半导体层的中央部)向沟道区域的相反侧(半导体层的外周部)不连续地变化。换言之，在驱动晶体管2的半导体层，源极区域及漏极区域的厚度与沟道区域的厚度形成为不连续地变化。就是说，非晶硅膜15b的厚度在与源/漏电极19b对应的区域形成得比在开关晶体管1的非晶硅膜15a的与源/漏电极19a对应的区域薄，在与栅电极11b对应的区域(沟道区域)的厚度，与开关晶体管1的非晶硅膜15a的与栅电极11a对应的区域相同。
n+硅膜17b是以覆盖半导体层(非晶硅膜15b及栅极绝缘膜12b)的源极区域及漏极区域的上面的方式设置的掺杂半导体层，作为接触层发挥作用。具体而言，n+硅膜17b被设置成覆盖非晶硅膜15b及栅极绝缘膜12b。
此外，n+硅膜17b被设置成覆盖结晶硅膜14b及非晶硅膜15b的侧面。换言之，n+硅膜17b被设置成覆盖沟道层(半导体层即结晶硅膜14b及非晶硅膜15b)的沟道长度方向的两端部的侧面。并且，n+硅膜17b通过如此设置，作为使源/漏电极19b和沟道层电导通的侧接触部发挥作用。在此，n+硅膜17b的厚度例如为25nm。
源/漏电极19b设置在n+硅膜17b上，由与源/漏电极19a相同的材料构成。就是说，源/漏电极19b例如由钼(Mo)或Mo合金等金属、钛(Ti)、铝(Al)或Al合金等金属、铜(Cu)或Cu合金等金属、或者银(Ag)、铬(Cr)、钽(Ta)或钨(W)等金属材料构成。
如以上这样构成驱动晶体管2。
图2是表示本发明的实施方式的发光显示装置的等效电路的图。图2所示的发光显示装置具有排列在绝缘基板10上的多个发光像素，基于作为从外部输入发光显示装置的亮度信号的图像信号而显示图像。以下，详细说明发光显示装置所具有的多个发光像素的各电路结构。各个发光像素包括开关晶体管1、驱动晶体管2、数据线3、扫描线4、高电压侧电源线8、低电压侧电源线9、电容6、有机EL元件7。
开关晶体管1中，源/漏电极19a的一方电极与数据线3连接，源/漏电极19a的另一方电极与电容6连接，栅电极11a与扫描线4连接。开关晶体管1通过经由扫描线4被供给扫描信号，切换数据线3与电容6的导通及不导通。
驱动晶体管2，其栅电极11b与开关晶体管1的源/漏电极19a的一方连接，经由开关晶体管1与数据线3连接。此外，驱动晶体管2的源/漏电极19b的一方(源电极)与有机EL元件7的阳极连接，源/漏电极19b的另一方(漏电极)与高电压侧电源线8连接。经由开关晶体管1从数据线3对驱动晶体管2的栅电极11b施加数据电压，使与所施加的数据电压相应的电流在有机EL元件7中流动，由此使有机EL元件7发光。
在此，高电压侧电源线8是用于向驱动晶体管2及有机EL元件7供给大电流的电源线。此外，向高电压侧电源线8供给的电压是Vdd，例如是20V。
数据线3是用于将决定有机EL元件7的像素明暗的数据电压(电压值的大小)传递至有机EL元件7的配线。
扫描线4是用于将决定有机EL元件7的像素开关(ON/OFF)的扫描信号传递至有机EL元件7的配线。
电容6保持一定时间的电压值(电荷)。
有机EL元件7相当于本发明的发光元件，通过驱动晶体管2的驱动电流而发光。就是说，有机EL元件7通过从高电压侧电源线8经由驱动晶体管2被供给电流(驱动电流)而发光。有机EL元件7的阴极与低电压侧电源线9连接，阳极与驱动晶体管2的源电极连接。在此，供给到低电压侧电源线9的电压是Vss，例如是0V。
接着，说明以上这样构成的发光显示装置的制造方法。
图3是表示本发明的实施方式的发光显示装置的制造工序的流程图。图4A～图4J是用于说明本发明的实施方式的发光显示装置的制造方法的图。
首先，在绝缘基板10上形成开关晶体管1及驱动晶体管2的栅电极(S1)。
具体而言，通过溅射法在在绝缘基板10上堆积例如MoW的金属膜11，通过光刻及蚀刻形成开关晶体管1区域的栅电极11a、驱动晶体管2区域的栅电极11b、电容6的电极11c、和配线部的金属11d(图4A)。在此，配线部的金属11d是包括例如数据线3、扫描线4、高电压侧电源线8、低电压侧电源线9等的配线。此外，将制造后成为开关晶体管1的区域记作开关晶体管1区域，将制造后成为驱动晶体管2的区域记作驱动晶体管2区域。
接着，在栅电极上形成开关晶体管1及驱动晶体管2的栅极绝缘膜12(S2)。并且，在栅极绝缘膜12上形成开关晶体管1及驱动晶体管2的半导体层，以开关晶体管1的半导体层的源极区域及漏极区域的厚度大于驱动晶体管2的该厚度的方式在栅极绝缘膜12上形成膜厚不同的半导体层(S3)。
具体而言，通过等离子CVD法在栅电极11a、栅电极11b、电极11c及金属11d上，即形成栅极绝缘膜12，以覆盖绝缘基板10、栅电极11a、栅电极11b、电极11c和金属11d，在形成的栅极绝缘膜12上连续地形成非晶硅膜13(图4B)。在此，例如栅极绝缘膜12由氧化硅(SiO2)和氮化硅(SiNx)的层叠构造构成。此外，栅极绝缘膜12成膜为75～500nm左右的厚度，非晶硅膜13成膜为例如30nm的厚度。接着，通过激光退火法使非晶硅膜13形成为结晶硅膜14。更具体而言，对形成的非晶硅膜13实施脱氢处理，其后，通过激光使非晶硅膜13多晶化(包括微结晶)，由此形成结晶硅膜14(图4C)。
接着，在形成的结晶硅膜14上形成非晶硅膜15，通过使用高灰度等级掩模的蚀刻，调整沟道层区域(半导体层区域)的膜厚。
具体而言，通过等离子CVD法在结晶硅膜14上形成非晶硅膜15，在成膜的非晶硅膜15上涂布光致抗蚀剂16。在此，非晶硅膜15成膜为例如75nm左右的厚度。然后，使用SC掩模例如半色调掩模等的高灰度等级掩模，将涂布的光致抗蚀剂曝光后(图4D)，蚀刻结晶硅膜14及非晶硅膜15。在此，蚀刻使用干式蚀刻。并且，作为其蚀刻气体使用例如包括氟(F)、氯(Cl)的气体、或者它们的混合气体。此外，SC掩模是指用于对结晶硅膜14和非晶硅膜15同时进行图案形成的掩模、在此使用半色调掩模等高灰度等级掩模。
这样，残留开关晶体管1区域中的成为沟道层的区域(成为半导体层的区域)和驱动晶体管2区域中的成为沟道层的区域(成为半导体层的区域)，且在开关晶体管1区域中的成为沟道层的区域(成为半导体层的区域)和驱动晶体管2区域中的成为沟道层的区域(成为半导体层的区域)形成为不同厚度(图4E)。
在此，使用附图详细说明该工序即在栅极绝缘膜12上形成膜厚不同的半导体层的工序。图5A、图5B、图6A及图6B是用于详细说明在栅极绝缘膜12上形成膜厚不同的半导体层的工序的图。图5A及图6A是用于说明调整开关晶体管1区域中的非晶硅膜15的膜厚的工序的图，图5B及图6B是用于说明调整驱动晶体管2区域中的非晶硅膜15的膜厚的工序的图。
如图5A所示，在开关晶体管1区域，用高灰度等级掩模将涂布的光致抗蚀剂曝光，残留以相同程度的厚度覆盖整个沟道层区域的光致抗蚀剂16a。与此相对，如图5B所示，在驱动晶体管2区域，用高灰度等级掩模将涂布的光致抗蚀剂曝光，残留作为半色调掩模发挥作用的光致抗蚀剂16b。具体而言，残留光致抗蚀剂16b，作为半色调掩模发挥作用以使沟道层区域的内侧区域成为与光致抗蚀剂16a相同厚度、且在沟道层区域的外侧区域比光致抗蚀剂16a薄。
接着进行干式蚀刻。于是，在开关晶体管1区域，如图6A所示，沟道层区域的结晶硅膜14a及非晶硅膜15a仍然残留成膜时的厚度。就是说，在开关晶体管1区域，结晶硅膜14a的厚度还是30nm，非晶硅膜15a的厚度还是75nm。另一方面，在驱动晶体管2区域，光致抗蚀剂16b作为蚀刻成沟道层区域的内侧区域的非晶硅膜15b的厚度与沟道层区域的外侧区域的非晶硅膜15b的厚度不同的半色调掩模而发挥作用。具体而言，如图6B所示，虽然结晶硅膜14b以成膜时的厚度残留，但是非晶硅膜15b的厚度在沟道层区域的外侧区域和内侧区域不同。就是说，在驱动晶体管2区域，结晶硅膜14b的厚度与开关晶体管1区域的结晶硅膜14a的厚度相同，是30nm。另一方面，非晶硅膜15b的厚度在沟道层区域的外侧区域是30nm，在沟道层区域的内侧与开关晶体管1区域的非晶硅膜15a的厚度相同，是75nm。如上所述，使用半色调掩模等高灰度等级掩模形成为使开关晶体管1区域的沟道层区域(具体而言是非晶硅膜15a)的厚度与驱动晶体管2区域的沟道层区域(具体而言是非晶硅膜15b)的厚度不同。
接着，在上述半导体层上形成开关晶体管1及驱动晶体管2的掺杂半导体层即接触层(S4)。
具体而言，首先，剥离光致抗蚀剂16a及光致抗蚀剂16b，进行使用水类清洗。接着，通过等离子CVD法形成无定形硅膜，通过掺杂例如磷(P)等V族元素而形成掺杂半导体层即n+硅膜17。在此，n+硅膜17以例如25nm的厚度成膜，作为接触层发挥作用。
接着，在成膜的n+硅膜17(接触层)涂布光致抗蚀剂18进行曝光。曝光后，剥离(ashing)蚀刻对象区域的光致抗蚀剂18(图4F)。接着，对蚀刻对象区域的n+硅膜17(接触层)和栅极绝缘膜12进行蚀刻(图4G)。在此，蚀刻使用干式蚀刻。在对n+硅膜17(接触层)进行干式蚀刻时，作为蚀刻气体使用例如六氟化硫(SF6)和氯(Cl)的混合气体。在对栅极绝缘膜12进行干式蚀刻时，在栅极绝缘膜12由SiO2构成的情况下，使用例如三氟化碳(CF3)和氧(O)的混合气体，在栅极绝缘膜12由SiN构成的情况下，使用例如六氟化硫(SF6)、氧(O)和氦(He)的混合气体。并且，在蚀刻后剥离光致抗蚀剂18。
接着，在上述掺杂半导体层上形成开关晶体管1及驱动晶体管2的源/漏电极(S5)。
具体而言，通过溅射法在成膜的n+硅膜17上(更具体而言是n+硅膜17上和被蚀刻而露出的栅电极11b、电极11c及金属11d上)堆积金属19。在此，堆积的金属19是例如MoW/Al-0.5wt％Cu/MoW：80nm/300nm/20nm。接着，在堆积的金属19涂布光致抗蚀剂20进行曝光，剥离(ashing)蚀刻对象区域的光致抗蚀剂20(图4H)。接着，对蚀刻对象区域的金属19进行蚀刻(图4I)。在此，蚀刻使用湿式蚀刻，其蚀刻液使用例如王水等混酸。
然后，继金属19的蚀刻，对蚀刻对象区域的n+硅膜17(接触层)、开关晶体管1区域的非晶硅膜15a的一部分和驱动晶体管2区域的非晶硅膜15b的一部分进行干式蚀刻。在此，作为干式蚀刻气体与上述相同，使用例如六氟化硫(SF6)和氯(Cl)的混合气体。
最后，通过剥离光致抗蚀剂20，制造出发光显示装置(图4J)。
如上所述，在本实施方式的发光显示装置中，能够简单地一起形成开关晶体管1、驱动晶体管2、电容6及配线部。而且，在本实施方式的发光显示装置中，能够通过使用多灰度等级掩模(半色调掩模)的蚀刻来调整驱动晶体管2的半导体层的源极区域及漏极区域的厚度。即，使用半色调掩模作为SC掩模而能够形成具有膜厚不同的半导体层的开关晶体管1和驱动晶体管2。由此，能够在开关晶体管1中在确保了导通电流的状态下实现截止电流的降低，且在驱动晶体管2中能够确保足够的导通电流。
换言之，层叠构造保持同样不变，仅通过改变半导体层的侧接触部分的厚度，就能够在同一基板上以简单的构造形成需要降低截止电流的TFT(开关晶体管1)和在饱和区域需要确保预定以上的电流值的TFT(驱动晶体管2)。
接着，说明在如上述这样形成的发光显示装置中得到在开关晶体管1中在确保导通电流的状态下实现截止电流的降低、并且在驱动晶体管2中确保导通电流这一效果的原理。
首先，使用图7及图8说明开关晶体管1和驱动晶体管2所要求的TFT特性。在此，图7及图8是表示一般的薄膜晶体管的TFT特性的曲线图。具体而言，图7表示漏极电流Id与栅极电压Vg的关系即在预定的源极-漏极间电压(Vds)下使栅极电压Vg变化时的漏极电流Id的动作。另外，在图7中，纵轴为漏极电流Id，横轴为栅极电压Vg(V)。另一方面，图8表示漏极电流Id与漏极电压Vd的关系即在预定的栅极电压Vg下使漏极电压Vd变化时的漏极电流Id的动作。在此，纵轴为漏极电流Id(A)，横轴为漏极电压Vd(V)。
开关晶体管1基本上在图7及图8所示的线性区域(图中，虚线所示的区域)使用。在此，线性区域是指栅极电压Vg超出阈值电压Vth的值(Vg-Vth)大于源极-漏极间电压(Vds)的区域。即，是漏极电压Vd与施加的栅极电压Vg成正比的区域，是Vg-Vth＞Vds的区域。
此外，如图2所示，开关晶体管1为了保持写入到电容6的电荷，需要尽量降低截止区域的截止电流，例如使其为1pA以下。
另一方面，驱动晶体管2基本上在图7及图8所示的饱和区域(图中，实线所示的区域)使用。在此，饱和区域是指源极-漏极间电压(Vds)大于栅极电压Vg超出阈值电压Vth的值(Vg-Vth)的区域。此外，如图2所示，驱动晶体管2用于向有机EL元件7供给电流，所以虽然驱动晶体管2没有如开关晶体管1那样的对截止电流的要求，但是必须能够供给与有机EL元件7的电流-亮度(辉度)特性对应的电流范围(0.5nA～5μA)的电流量。就是说，驱动晶体管2需要在饱和区域确保上述电流范围的导通电流。
接着，使用图9A、图9B、图10A及图10B说明关于有无侧接触的TFT特性。
图9A是表示具有侧接触的TFT的图。图9B是表示图9A所示的TFT的特性的图。此外，图10A是表示不具有侧接触的TFT构造的图。图10B是表示图10A所示的TFT构造的TFT特性的图。
图9A所示的TFT是倒置交错型的TFT，包括：由透明的玻璃或石英构成的绝缘基板110(未图示)、设置于绝缘基板110上的栅电极111、设置于栅电极111上的栅极绝缘膜112、形成在栅极绝缘膜112上的结晶硅膜114、形成在结晶硅膜114上的非晶硅膜115、以覆盖结晶硅膜114及非晶硅膜115的侧面的方式设置的n+硅膜117、和源/漏电极119。图9B表示漏极电流Id和栅极电压Vg的关系，纵轴为漏极电流Id(A)，表示在不同的源极-漏极间电压(Vds)下使栅极电压Vg变化时的漏极电流Id的动作。另外，纵轴为漏极电流Id，横轴为栅极电压Vg(V)。
图10A所示的TFT表示结晶硅膜114与n+硅膜117不接触的无侧接触的构造。具体而言，与图9A所示的TFT相比，仅是结晶硅膜114(沟道层)的长度短这一点不同，其他相同，因此省略说明。图10B表示漏极电流Id与漏极电压Vd的关系，表示在不同的栅极电压Vg下使漏极电压Vd变化时的漏极电流Id的动作。在此，纵轴为漏极电流Id(A)，横轴为漏极电压Vd(V)。此外，在图10B中还示出了使结晶硅膜114(沟道层)的长度变化了3种的情况。
如图9B及图10B所示可知，在不具有侧接触的图10A所示的TFT的情况下，线性区域的电流值降低。因此可知，在线性区域，电流从结晶硅膜114(沟道层)通过侧接触部分(结晶硅膜114与n+硅膜117接触的部分)流动。相反，在饱和区域看不到电流值的降低，因此可知，电流流过不是侧接触部分的部分。
如以上可知，为了确保线性区域的导通特性，优选具有侧接触。如上所述，开关晶体管1由于基本上在线性区域使用，因此优选具有侧接触。并且，如上述说明的那样，本实施方式1的开关晶体管1及驱动晶体管2具有侧接触。
接着，说明在图10A的不具有侧接触的TFT中使非晶硅膜115的膜厚变化时的电流电压特性。图11及图12是表示使图10A所示的TFT所具有的非晶硅膜的膜厚变化时的特性的图。
图11表示漏极电流Id与漏极电压Vds的关系，纵轴为漏极电流Id(A)，横轴为漏极电压Vds(V)。具体而言，表示在使非晶硅膜115的膜厚为0nm和30nm的情况下，在恒定(2V)的栅极电压Vg下使漏极电压Vds变化时的漏极电流ld的动作。图12表示漏极电流Id与栅极电压Vg的关系，纵轴为漏极电流Id(A)。具体而言，表示在使非晶硅膜115的膜厚为0nm、10nm、20nm及30nm的情况下，在恒定的源极-漏极间电压(Vds)下使栅极电压Vg变化时的漏极电流Id的动作。
如图11所示可知，若非晶硅膜115的膜厚增加，则饱和区域及线性区域的电流即导通电流降低。另一方面，如图12所示可知，若非晶硅膜115的膜厚增加，则截止区域的电流即截止电流降低。就是说，非晶硅膜115的膜厚的增加会使导通电流降低，因此对于驱动晶体管2而言是缺点，另一方面，截止电流降低，所以对于开关晶体管1而言是优点。
因此，如上所述，在本实施方式1的开关晶体管1中为了降低截止电流，增加非晶硅膜15a的SD(源极/漏极)区域的非晶硅膜115的膜厚，另一方面，在驱动晶体管2中，为了得到导通电流，增加非晶硅膜15a的SD区域的非晶硅膜115的膜厚，这样的设置是有效的。
如上所述，根据本发明的发光显示装置，作为SC掩模使用半色调掩模，从而能够实现具有SD区域的非晶硅膜的膜厚不同的半导体层的开关晶体管1和驱动晶体管2。此外，该发光显示装置具有侧接触，所以尤其在开关晶体管1中能够确保线性区域中的导通特性。具体而言，在开关晶体管中具有用于确保线性区域的导通电流的侧接触构造，为了降低截止电流而增加非晶硅膜15a的膜厚。另一方面，在驱动晶体管2中为了确保饱和区域的导通电流而减薄非晶硅膜15b的膜厚。
由此，在发光显示装置中，在开关晶体管1中能够在确保导通电流的状态下实现截止电流的降低，并且，在驱动晶体管2中能够确保足够的导通电流。
此外，在本发明的发光显示装置中，还起到如下效果：用与以往相同的工艺处理数量，就能够在确保开关晶体管1的导通电流的状态下实现截止电流的降低，并且充分确保驱动晶体管的导通电流。
以上，基于实施方式说明了本发明的发光显示装置及发光显示装置的制造方法，但本发明不限于该实施方式。只要不脱离本发明的要旨，将本领域技术人员能想到的各种变形施加于本实施方式的方式、组合不同实施方式的构成要素而构成的方式也包含于本发明的范围内。
本发明能够利用于发光显示装置及其制造方法，尤其能够利用于液晶显示装置、有机EL显示装置等发光显示装置及其制造方法。
附图标记说明
1开关晶体管
2驱动晶体管
3数据线
4扫描线
6电容
7有机EL元件
8高电压侧电源线
9低电压侧电源线
10、110绝缘基板
11金属膜
11a、11b、111栅电极
11c电极
11d、19金属
12、12a、12b、112栅极绝缘膜
13、15、15a、15b、115非晶硅膜
14、14a、14b、114结晶硅膜
16、16a、16b、18、20光致抗蚀剂
17、17a、17b、117n+硅膜
19a、19b、119源/漏电极

Claims (12)

1.一种发光显示装置，在基板上排列有多个发光像素，所述发光像素分别具有第一薄膜晶体管、第二薄膜晶体管和发光元件，
所述第一薄膜晶体管及所述第二薄膜晶体管分别包括：
栅电极，其设于所述基板上；
栅极绝缘膜，其设于所述栅电极上；
半导体层，其与所述栅电极对应地设于所述栅极绝缘膜上，具有源极区域、沟道区域及漏极区域；
掺杂半导体层，其被设置成覆盖所述半导体层的源极区域及漏极区域的上面；和
源电极及漏电极，其设于所述掺杂半导体层上，
所述第一薄膜晶体管的半导体层的源极区域及漏极区域的厚度大于所述第二薄膜晶体管的半导体层的源极区域及漏极区域的厚度，
所述掺杂半导体层被设置成覆盖所述半导体层的沟道长度方向上的两端部的侧面。
2.根据权利要求1所述的发光显示装置，
所述发光显示装置还在所述基板上具有多个数据线和用于向所述发光像素供给电流的电源线，
对所述第二薄膜晶体管的栅电极从对应的数据线施加数据电压，
对所述发光元件，从所述电源线经由所述第二薄膜晶体管供给与所施加的所述数据电压对应的电流。
3.根据权利要求2所述的发光显示装置，
所述发光显示装置在所述基板上具有多个扫描线，
所述第一薄膜晶体管的栅电极与对应的扫描线连接，经由所述对应的扫描线被供给扫描信号，
在所述第二薄膜晶体管的栅电极连接有所述第一薄膜晶体管的源/漏电极的一方，经由被供给所述扫描信号的所述第一薄膜晶体管，从所述对应的数据线对所述第二薄膜晶体管的栅电极施加数据电压。
4.根据权利要求1所述的发光显示装置，
所述半导体层由设于所述栅极绝缘膜上的第一半导体层、和设于所述第一半导体层上的第二半导体层构成，
所述第一半导体层由结晶质的半导体构成，
所述第二半导体层由非晶质的半导体构成。
5.根据权利要求4所述的发光显示装置，
所述第一薄膜晶体管的第一半导体层的源极区域及漏极区域的厚度与所述第二薄膜晶体管的第一半导体层的源极区域及漏极区域的厚度相同，
所述第一薄膜晶体管的第二半导体层的所述源极区域及漏极区域的厚度大于所述第二薄膜晶体管的所述源极区域及漏极区域的第二半导体层的厚度。
6.根据权利要求1所述的发光显示装置，
所述第二薄膜晶体管的半导体层的作为源极区域及漏极区域以外的区域的沟道区域的厚度与所述第一薄膜晶体管的半导体层厚度相等。
7.根据权利要求1所述的发光显示装置，
在所述第二薄膜晶体管的半导体层中，作为源极区域及漏极区域以外的区域的沟道区域的厚度比该源极区域及漏极区域的厚度大。
8.根据权利要求7所述的发光显示装置，
在所述第二薄膜晶体管的半导体层中，形成为所述源极区域及漏极区域的厚度与所述沟道区域的厚度不连续变化。
9.根据权利要求1所述的发光显示装置，
所述第二薄膜晶体管的半导体层的源极区域及漏极区域的厚度是通过使用多灰度等级掩模的蚀刻进行调整而形成的。
10.根据权利要求1所述的发光显示装置，
所述发光元件是有机电致发光元件。
11.一种发光显示装置的制造方法，所述发光显示装置在基板上排列有多个发光像素，所述发光像素分别具有第一薄膜晶体管、第二薄膜晶体管和发光元件，所述发光显示装置的制造方法包括：
第一工序，在所述基板上形成所述第一及第二薄膜晶体管的栅电极；
第二工序，在所述栅电极上形成所述第一及第二薄膜晶体管的栅极绝缘膜；
第三工序，在所述栅极绝缘膜上形成所述第一及第二薄膜晶体管的半导体层，使得所述第二薄膜晶体管的半导体层的源极区域及漏极区域的厚度小于所述第一薄膜晶体管的半导体层的源极区域及漏极区域的厚度；
第四工序，在所述半导体层上形成所述第一及第二薄膜晶体管的掺杂半导体层，和
第五工序，在所述掺杂半导体层上形成所述第一及第二薄膜晶体管的源/漏电极。
12.根据权利要求11所述的发光显示装置的制造方法，
在所述第三工序中，通过使用了多灰度等级掩模的蚀刻，调整所述第二薄膜晶体管的半导体层的厚度。
CN201180003300.XA 2010-06-22 2011-06-16 发光显示装置及其制造方法 Active CN102473737B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010142105 2010-06-22
JP142105/2010 2010-06-22
PCT/JP2011/003429 WO2011161910A1 (ja) 2010-06-22 2011-06-16 発光表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN102473737A true CN102473737A (zh) 2012-05-23
CN102473737B CN102473737B (zh) 2014-07-23

Family

ID=45371117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180003300.XA Active CN102473737B (zh) 2010-06-22 2011-06-16 发光显示装置及其制造方法

Country Status (4)

Country Link
US (1) US8575611B2 (zh)
JP (1) JP5443588B2 (zh)
CN (1) CN102473737B (zh)
WO (1) WO2011161910A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701254A (zh) * 2015-03-16 2015-06-10 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管阵列基板的制作方法
CN110060626A (zh) * 2013-09-12 2019-07-26 索尼公司 显示装置、制造显示装置的方法，和电子设备
CN111863842A (zh) * 2020-07-31 2020-10-30 Oppo广东移动通信有限公司 电子设备、显示模组及其显示面板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013118233A1 (ja) * 2012-02-06 2013-08-15 パナソニック株式会社 薄膜半導体装置の製造方法及び薄膜半導体装置
KR102162794B1 (ko) * 2013-05-30 2020-10-08 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조 방법
CN104022079A (zh) * 2014-06-19 2014-09-03 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
JP6483271B2 (ja) * 2015-09-17 2019-03-13 堺ディスプレイプロダクト株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN108028283B (zh) 2015-09-18 2021-03-02 堺显示器制品株式会社 薄膜晶体管的制造方法和薄膜晶体管
KR20170109182A (ko) * 2016-03-18 2017-09-28 삼성디스플레이 주식회사 박막트랜지스터와 제조 방법, 및 이를 포함하는 유기 발광 표시 장치
KR102546780B1 (ko) 2018-12-28 2023-06-21 엘지디스플레이 주식회사 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
CN113594178A (zh) * 2021-07-16 2021-11-02 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080035926A1 (en) * 2006-08-08 2008-02-14 Sony Corporation Display device and display device manufacturing method
CN101232041A (zh) * 2007-01-26 2008-07-30 三星电子株式会社 显示器件及其制造方法
JP2009212219A (ja) * 2008-03-03 2009-09-17 Casio Comput Co Ltd Ｅｌディスプレイパネル及びトランジスタアレイパネル
US20100032673A1 (en) * 2008-08-06 2010-02-11 Hitachi Displays, Ltd. Liquid crystal display device

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3423108B2 (ja) * 1994-05-20 2003-07-07 三洋電機株式会社 表示装置及び表示装置の製造方法
TW578130B (en) * 1997-02-17 2004-03-01 Seiko Epson Corp Display unit
JP3191745B2 (ja) * 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
JP4017240B2 (ja) * 1998-03-30 2007-12-05 三洋電機株式会社 薄膜トランジスタの製造方法
JP3433101B2 (ja) * 1998-06-03 2003-08-04 三洋電機株式会社 表示装置
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP3904807B2 (ja) 1999-06-04 2007-04-11 株式会社半導体エネルギー研究所 表示装置
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
TW591584B (en) * 1999-10-21 2004-06-11 Semiconductor Energy Lab Active matrix type display device
TW480727B (en) * 2000-01-11 2002-03-21 Semiconductor Energy Laboratro Semiconductor display device
TW522454B (en) * 2000-06-22 2003-03-01 Semiconductor Energy Lab Display device
JP2003174170A (ja) * 2001-12-04 2003-06-20 Matsushita Electric Ind Co Ltd 表示装置
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
JP3918741B2 (ja) * 2002-03-28 2007-05-23 セイコーエプソン株式会社 電気光学装置の製造方法、及び半導体装置の製造方法
JP4406540B2 (ja) * 2003-03-28 2010-01-27 シャープ株式会社 薄膜トランジスタ基板およびその製造方法
EP2276088B1 (en) * 2003-10-03 2018-02-14 Semiconductor Energy Laboratory Co, Ltd. Light emitting element, and light emitting device using the light emitting element
JP4413573B2 (ja) * 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4299717B2 (ja) * 2004-04-14 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとその製造方法
US8194006B2 (en) * 2004-08-23 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the same, and electronic device comprising monitoring elements
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4633434B2 (ja) * 2004-10-18 2011-02-16 シャープ株式会社 半導体装置およびその製造方法
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20070081829A (ko) 2006-02-14 2007-08-20 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US7557498B2 (en) * 2006-05-17 2009-07-07 Tpo Displays Corp. System for displaying images including electroluminescent device and method for fabricating the same
KR20070112954A (ko) * 2006-05-24 2007-11-28 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
US7736936B2 (en) * 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
US7947981B2 (en) 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5142550B2 (ja) * 2007-02-22 2013-02-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP2008300612A (ja) 2007-05-31 2008-12-11 Panasonic Corp 表示装置及びその製造方法
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
JP5111167B2 (ja) * 2008-03-06 2012-12-26 株式会社ジャパンディスプレイイースト 液晶表示装置
JP5414213B2 (ja) * 2008-07-18 2014-02-12 株式会社ジャパンディスプレイ 画像表示装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080035926A1 (en) * 2006-08-08 2008-02-14 Sony Corporation Display device and display device manufacturing method
CN101232041A (zh) * 2007-01-26 2008-07-30 三星电子株式会社 显示器件及其制造方法
JP2009212219A (ja) * 2008-03-03 2009-09-17 Casio Comput Co Ltd Ｅｌディスプレイパネル及びトランジスタアレイパネル
US20100032673A1 (en) * 2008-08-06 2010-02-11 Hitachi Displays, Ltd. Liquid crystal display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060626A (zh) * 2013-09-12 2019-07-26 索尼公司 显示装置、制造显示装置的方法，和电子设备
US10615238B2 (en) 2013-09-12 2020-04-07 Sony Corporation Display device, method of manufacturing the same, and electronic apparatus
US10615237B2 (en) 2013-09-12 2020-04-07 Sony Corporation Display device, method of manufacturing the same, and electronic apparatus
CN110060626B (zh) * 2013-09-12 2020-08-25 索尼公司 显示装置、制造显示装置的方法，和电子设备
CN104701254A (zh) * 2015-03-16 2015-06-10 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管阵列基板的制作方法
CN104701254B (zh) * 2015-03-16 2017-10-03 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管阵列基板的制作方法
CN111863842A (zh) * 2020-07-31 2020-10-30 Oppo广东移动通信有限公司 电子设备、显示模组及其显示面板
CN111863842B (zh) * 2020-07-31 2022-08-05 Oppo广东移动通信有限公司 电子设备、显示模组及其显示面板

Also Published As

Publication number Publication date
WO2011161910A1 (ja) 2011-12-29
CN102473737B (zh) 2014-07-23
US20120138942A1 (en) 2012-06-07
JPWO2011161910A1 (ja) 2013-08-19
JP5443588B2 (ja) 2014-03-19
US8575611B2 (en) 2013-11-05

Similar Documents

Publication Publication Date Title
CN102473737B (zh) 发光显示装置及其制造方法
US10672849B2 (en) Organic light emitting display device comprising multi-type thin film transistor
US8212247B2 (en) Organic light emitting display device and fabricating method thereof
KR100906964B1 (ko) 유기 전계발광 구동 소자와 이를 갖는 유기 전계발광 표시패널
JP6330207B2 (ja) 表示装置及び薄膜トランジスタ基板
KR100778514B1 (ko) 유기 발광 표시 장치
JP2018077474A (ja) ピクセル回路およびピクセル回路を形成するための方法
TWI430441B (zh) 影像顯示系統及其製造方法
US8963157B2 (en) Thin film transistor, array substrate, and manufacturing method thereof
US20190280070A1 (en) Light emitting circuit and driving method thereof, electronic device, thin film transistor and manufacture method thereof
US9905588B2 (en) Organic light emitting display panel and method of manufacturing the same
CN101414638A (zh) 显示装置和显示装置的制造方法
US20170352711A1 (en) Manufacturing method of tft backplane and tft backplane
US7432138B2 (en) Thin film transistor substrate and manufacturing method for the same
JP2010224033A (ja) 表示装置及び表示装置の駆動方法
US20240194152A1 (en) Thin film transistors for circuits for use in display devices
JPH11223831A (ja) 表示装置およびその製造方法
JP2006032630A (ja) 半導体装置およびその製造方法
KR20050068232A (ko) 액티브 매트릭스형 유기전계발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150812

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150812

Address after: Tokyo, Japan

Patentee after: JOLED Inc.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231130

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.