JP3433101B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP3433101B2 JP3433101B2 JP15483598A JP15483598A JP3433101B2 JP 3433101 B2 JP3433101 B2 JP 3433101B2 JP 15483598 A JP15483598 A JP 15483598A JP 15483598 A JP15483598 A JP 15483598A JP 3433101 B2 JP3433101 B2 JP 3433101B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- voltage
- tft
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010408 film Substances 0.000 claims description 42
- 108091006146 Channels Proteins 0.000 claims description 25
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 25
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims description 24
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000012528 membrane Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 14
- 239000010410 layer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
た薄膜トランジスタ(Thin Film Transistor、以下、
「TFT」と称する。)及びそのTFTをスイッチング
素子として用いた表示装置に関する。 【0002】 【従来の技術】近年、アクティブマトリクス型液晶表示
装置(Liquid Crystal Display、以下、「LCD」と称
する。)や有機EL(Electro Luminescence)表示装置
の駆動ドライバ素子あるいは画素駆動素子として多結晶
シリコン膜を能動層として用いたTFTの開発が進めら
れている。 【0003】以下に従来のTFTについて説明する。 【0004】図8に一般的なLCDのブロック構成図を
示す。 【0005】同図に示すようにLCDは、表示画素を駆
動するTFTを備えた表示部と、その表示部のTFTを
駆動する走査側駆動回路10と水平側駆動回路20から
なっている。 【0006】一方の走査側駆動回路10は垂直側シフト
レジスタ11とバッファ12からなっており、他方の水
平側駆動回路20は水平側シフトレジスタ21、バッフ
ァ22及びソースラインスイッチ23からなっている。 【0007】図9に従来の水平側駆動回路を構成するバ
ッファのTFT平面図を示し、図10に図9中のB−B
線に沿った断面図を示す。 【0008】図10に従ってバッファのTFTの構造に
ついて説明する。 【0009】石英ガラス、無アルカリガラス等からなる
絶縁性基板510上に、クロム(Cr)、モリブデン
(Mo)などの高融点金属からなるゲート電極511、
ゲート絶縁膜512、及び多結晶シリコン膜からなる能
動層513を順に形成する。 【0010】その能動層513には、ゲート電極511
上のチャネル515,516と、チャネル515,51
6の両側に、チャネル515,516上のストッパ51
7をマスクにしてイオン注入されて形成されるソース5
18,521及びドレイン519,520が設けられて
いる。このとき、図中右側のTFTはソース518及び
ドレイン519にリン(P)等の不純物イオンが注入さ
れたn型チャネルTFTであり、図中左側のTFTはソ
ース521及びドレイン520にボロン(B)等の不純
物イオンが注入されたp型チャネルTFTである。 【0011】そして、ゲート絶縁膜512、能動層51
3及びストッパ517上の全面に、SiO2膜、SiN
膜及びSiO2膜を積層させた層間絶縁膜522を形成
し、ソース518,521及びドレイン519,520
に対応して設けたコンタクトホールにAl等の金属を充
填してソース電極523,525及びドレイン電極52
4を形成する。このとき、ドレイン519,520に接
続されたドレイン電極524はn型チャネルTFTとp
型チャネルTFTとで共通である。更に全面に例えば有
機樹脂から成り表面を平坦にする平坦化絶縁膜526を
形成する。こうしてn型チャネルTFT及びp型チャネ
ルTFTからなるインバータ500が形成される。他方
のインバータ400も同様の構造である。こうしたイン
バータ400,500を含む水平側駆動回路、垂直側駆
動回路及び表示画素を備えた基板と、それらに対向して
設けた基板間に液晶を充填することによってLCDを得
ることができる。 【0012】 【発明が解決しようとする課題】ところが、従来のTF
Tにおいては、その両基板を接着して硬化する際に発生
するシール接着剤からの不純物、あるいはTFT製造過
程における不純物イオン等がTFTの平坦化絶縁膜上部
または下部に付着し電荷を帯びるため、TFTにバック
チャネルが形成されてしまいTFTの閾値電圧が変化し
ていた。それによって消費電流も増大するという欠点が
あった。 【0013】そこで本発明は、上記の従来の欠点に鑑み
て為されたものであり、TFT上の平坦化絶縁膜上部ま
たは下部への不純物等の付着を防止することによって、
閾値電圧の安定したTFT、及び消費電流の増大を抑制
した表示装置を提供することを目的とする。 【0014】 【課題を解決するための手段】本発明のTFTは、絶縁
性基板上に、ゲート電極、ゲート絶縁膜、n型チャネル
及びソース並びにドレインを備えた半導体膜、層間絶縁
膜、前記半導体膜のソースに接続される第1の電極並び
に該第1電極に印加される電圧以上の電圧が印加され前
記ドレインに接続される第2の電極、及び平坦化絶縁膜
を備え、前記第1の電極は少なくとも前記n型チャネル
と重畳して設けられているものである。 【0015】また、前記ゲート電極には主として相対的
に低電圧が印加されているものである。 【0016】更に、絶縁性基板上に、ゲート電極、ゲー
ト絶縁膜、p型チャネル及びソース並びにドレインを備
えた半導体膜、層間絶縁膜、前記半導体膜のドレインに
接続される第1の電極並びに該第1電極に印加される電
圧以上の電圧が印加され前記ソースに接続される第2の
電極、及び平坦化絶縁膜を備え、前記第2の電極は少な
くとも前記p型チャネルと重畳して設けられているもの
である。 【0017】更にまた、前記ゲート電極には主として相
対的に高電圧が印加されているTFTである。 【0018】また、本発明の表示装置は、上述のTFT
を備えたものである。 【0019】 【発明の実施の形態】以下に本発明のTFTについて説
明する。 【0020】図1に本発明の水平側駆動回路を構成する
バッファ(インバータ400,500)のTFT平面図
を示し、図2に図1中のA−A線に沿った断面図を示
す。 【0021】図2に従ってTFTの構造について説明す
る。 【0022】TFTの構造は、石英ガラス、無アルカリ
ガラス等からなる絶縁性基板510上の、Cr、Moな
どの高融点金属からなるゲート電極511の形成から、
層間絶縁膜522の形成までの構造は従来と同じである
ので説明は省略する。なお、符号も従来と同じ箇所には
同じ符号を付している。 【0023】ソース518,521及びドレイン51
9,520に対応して設けた層間絶縁膜522のコンタ
クトホールにAl等の金属を充填してソース電極52
3,525及びドレイン電極524を形成する。ドレイ
ン519,520に接続されたドレイン電極524はn
型チャネルTFTとp型チャネルTFTとで共通であ
る。 【0024】このとき、図中左側のp型チャネルTFT
のソース電極525はチャネル516の上方であって層
間絶縁膜522上に延在して設けられている(図1中の
斜線領域)。即ちp型チャネルTFTのチャネル516
上方に層間絶縁膜522を介してソース電極525が重
畳した構造である。インバータ400についても同じ構
成であるが、インバータ400はn型チャネルTFTの
ソース電極423がチャネル416の上方に延在して設
けられている(図1中の斜線領域)。 【0025】更に全面に例えば有機樹脂から成り表面を
平坦にする平坦化絶縁膜526を形成する。こうしてn
型及びp型チャネルTFTからなるインバータ400,
500が形成される。 【0026】このように、インバータ500のp型チャ
ネル516上方にソース電極525を形成することによ
り、またはインバータ400のn型チャネル416上方
にソース電極423を形成することにより、不純物等の
付着が防止され閾値電圧の変化がなく、それにより消費
電流の増大が防止できる。 【0027】ここで、水平側駆動回路の各信号について
説明する。 【0028】図3に水平側駆動回路の一部等価回路図を
示し、図4に水平側駆動回路の各信号のタイミングチャ
ートを示す。なお、図3中、21はシフトレジスタ、2
2はバッファ、23はソースラインスイッチである。 【0029】まず、スタートパルスST及びクロックφ
(「ファイ」)、*φ(「*φ」は「ファイ」の「バ
ー」であり、クロックφを反転した信号を意味するもの
とする。)によって1番目のシフトレジスタが駆動し、
そのシフトレジスタの出力信号によって順次次段のシフ
トレジスタが駆動する。 【0030】そしてn番目のシフトレジスタ、そのシフ
トレジスタに接続されたバッファ及びソースラインスイ
ッチにおいては、水平側シフトレジスタが、前段の(n
−1)番目のシフトレジスタからのパルスVn2を入力
信号とするクロックドインバータ100と、その出力V
n3を入力信号とする出力インバータ200と、その出
力Vn4を入力信号とする戻りのクロックドインバータ
300とからなっている。出力インバータの出力Vn4
は次段の(n+1)番目のシフトレジスタ及びn番目の
バッファ22にも供給される。そのバッファ22はバッ
ファ入力段インバータ400及びソースラインスイッチ
出力側インバータ500からなっている。インバータ4
00の出力信号Vn5がインバータ500に入力され
る。更にソースラインスイッチ23はバッファ22から
の出力によってスイッチするスイッチ600からなって
おりそれによって映像信号106を表示部のソースライ
ンに供給する。 【0031】ここで、上述のバッファ回路の信号に注目
してみる。 【0032】前述の図1に示すように、バッファ22は
インバータ400及び500からなっており、電圧VDD
がそれぞれのインバータのp型チャネルTFT側のソー
ス電極425,525に供給され、電圧VSSがそれぞれ
のn型チャネルTFT側ソース電極423,523に供
給されている。例えば電圧VDDは15V、電圧VSSは0
Vである。 【0033】シフトレジスタSRからの信号Vn4がn
型チャネルTFT及びp型チャネルTFTからなるイン
バータ400のゲート電極411に入力される。その入
力される信号がロウレベル、即ち低電圧Lの場合にはp
型チャネルTFTがオンし電圧VDDがドレイン電極42
4からインバータ500のゲート電極511に入力さ
れ、入力される信号がハイレベル、即ち高電圧Hの場合
にはn型チャネルTFTがオンし電圧VSSがドレイン電
極424からインバータ500のゲート電極511に出
力される。 【0034】n型チャネルTFT及びp型チャネルTF
Tからなるインバータ500については、インバータ4
00からの入力信号Vn5が電圧VSSの場合、インバー
タ500のp型チャネルTFTがオンし電圧VDDがソー
スラインスイッチ23に出力され、入力信号Vn5が電
圧VDDの場合、インバータ500のn型チャネルTFT
がオンし電圧VSSがソースラインスイッチ23に出力さ
れる。 【0035】ところで、前述の例えばバッファを構成す
る一方のインバータ400に入力される信号、即ち図4
に示すシフトレジスタの出力信号Vn4に注目してみる
と、インバータ400の駆動期間(例えば約64μse
c)中のほとんどがロウレベル即ち低電圧L状態であ
り、ほんの一部(例えば約1μsec)のみがハイレベ
ル即ち高電圧Hである。また、他方のインバータ500
に入力される信号Vn5に注目してみると、インバータ
500の駆動期間中の一部(例えば約1μsec)のみ
が低電圧Lであり、ほとんどが高電圧H状態である。 【0036】このように、インバータ400にはあるわ
ずかな期間のみ高電圧Hが印加される以外はほとんど低
電圧Lが印加されている信号、即ち主として低電圧Lの
信号が印加されている。このような条件下では、インバ
ータのn型チャネルTFTの特性において後述のような
特性変動が特に著しい。 【0037】同様に、インバータ500においてはp型
チャネルTFTにあるわずかな期間のみ低電圧Lが印加
される以外はほとんど高電圧Hが印加されている信号、
即ち主として高電圧Hの信号が印加されているため、n
型チャネルTFT同様、インバータのp型チャネルTF
Tの特性変動が著しい。 【0038】図5にn型及びp型チャネルTFTのVg
−Id特性を示す。図中、点線は初期特性を示し、実線
は通電により特性が変化した状態を示している。 【0039】同図に示すように、初期においてはゲート
電圧Vgが0Vのときにn型及びp型チャネルTFTと
もにリーク電流は流れないが、通電した場合、前述のよ
うに平坦化絶縁膜上部または下部に不純物等が付着し電
荷を帯びることにより、p型チャネルTFTの特性は左
にシフトし、n型チャネルTFTの特性は右にシフト
し、いずれもVg=0Vの際にリーク電流が流れてしま
う。特に、主として高電圧Hが印加される場合にはp型
チャネルTFT、また主として低電圧Lの信号が印加さ
れる場合にはn型チャネルTFTの閾値電圧の変動が著
しく、その変動のため、駆動回路の消費電流が増大する
ことになる。これは、従来のTFTにおいて両基板を接
着して硬化する際に発生するシール接着剤からの不純
物、あるいはTFT製造過程における不純物イオン等が
TFTの平坦化絶縁膜上部または下部に付着し電荷を帯
びるため、TFTにバックチャネルが形成されてしまう
ことに起因している。また、通電時においてソースとド
レインとの間のバイアスに勾配があると不純物イオンが
動きやすくなり上述のように変動が著しく起こる。 【0040】しかしながら本実施の形態のように、チャ
ネルの上方を電極で覆うことにより、LCDの両基板を
接着して硬化する際に発生するシール接着剤からの不純
物、あるいはTFT製造過程における不純物イオン等が
TFTの平坦化膜表面に付着することを抑制することが
できる。 【0041】ここで、チャネルと重畳させる電極の電圧
について説明する。 【0042】このチャネルと重畳させて覆う電極をフロ
ーティング状態としたのでは電圧が定まらないのでTF
Tの特性が変動してしまう。そこで固定した電圧に設定
すればよいが、そうするとこの電極に電圧印加するため
の新たな配線を敷設しなければならない。しかしそうす
ると配線敷設面積が必要となるため、駆動回路面積が大
きくなってしまう。 【0043】そこで、TFTのソース電極で覆う、即ち
ソース電極に印加された電圧を供給するのである。例え
ばn型チャネルTFTの場合ではソース電圧(例えば電
圧VSS)よりも高い電圧をこの電極に印加するとTFT
のバックチャネルが発生してしまうのでリーク電流の増
大を引き起こす。また、p型チャネルTFTの場合では
ソース電圧(例えば電圧VDD)よりも低い電圧を印加す
るとn型チャネルTFTと同様リーク電流が増加するこ
とになってしまう。そのため、それぞれの型のTFTに
おいてチャネルと重畳させてソース電極を設けることに
より、TFTのバックチャネルが発生することが無いの
でリーク電流の増大はなくなる。従って、通電による不
純物付着に起因する特性変動が小さくなりTFTの消費
電力の低減が図れる。 <第2の実施の形態>本発明を水平駆動回路のシフトレ
ジスタに採用した場合について説明する。 【0044】図6に図3に示したn番目のシフトレジス
タの一部回路図を示す。図7に図6中のB−B線に沿っ
た断面図を示す。なお、各信号のタイミングチャートは
図4に示している。 【0045】同図に示すように、シフトレジスタ21
は、クロックドインバータ100,300、インバータ
200よりなり、それらはいずれもn型及びp型チャネ
ルTFTからなっている。クロックドインバータ10
0,300にはクロックφ、*φが入力されている。ま
た、電圧VDDがクロックドインバータ100,300及
びインバータ200のp型チャネルTFTのソース電極
125,325,225に供給され、電圧VSSがそれぞ
れのn型チャネルTFTのソース電極123,323,
223に供給されている。例えば電圧VDDは15V、電
圧VSSは0Vである。 【0046】前段のシフトレジスタからの信号Vn2が
クロックドインバータ100のゲート電極111に入力
される。信号Vn2が高電圧Hになったときに電圧VSS
が選択されてインバータ200のゲート電極211に信
号Vn3として出力される。その信号Vn3によってイ
ンバータ200では電圧VDDが選択されて次段のシフト
レジスタ、バッファ及びクロックドインバータ300の
ゲート電極311へ出力される。 【0047】本実施の形態においては、図7に示すよう
に、主として相対的に低電圧Lである信号Vn2が入力
されているゲート電極111を有するn型チャネルTF
Tと、同じく主として相対的に低電圧Lである信号Vn
4が入力されているゲート電極311を有するn型チャ
ネルTFTのチャネル上方に電圧VSSが印加されている
ソース電極123,323を設ける。 【0048】また、主として相対的に高電圧Hである信
号Vn3が入力されているゲート電極211を有するp
型チャネルTFTのチャネル上方には電圧VDDが印加さ
れているソース電極225を設ける。 【0049】そうすることにより、第1の実施の形態と
同様に、n型及びp型チャネルTFTを備えたインバー
タ及びクロックドインバータの通電による特性の変化が
抑制できることになる。 【0050】従って、TFTの閾値電圧の変化がなくな
り、パルス信号のタイミング変動を起こすことなく表示
領域への各信号を安定して供給できるので、良好な表示
を得ることができるとともに、閾値電圧の変化が抑制で
きるので消費電流が増大することを防止できる。 【0051】また、本発明においては、チャネル上方に
設けるソース電極は、チャネル上方のチャネルに対応し
た領域全部を覆うことが好ましいが、一部を覆った場合
にも本発明の効果を奏することができる。 なお、第1
の実施の形態においては、インバータに入力される主た
る電圧に応じてチャネル上方にソース電極を延在させた
TFTについて説明したが、主たる電圧でない、即ちT
FT特性が変動しやすい条件である電圧がわずかな期間
しか入らない回路においても、わずかながら閾値変動を
起こすこともあるので、本発明は、駆動回路を構成する
すべてのTFTにおいて、ソース電極を延在させること
によっても閾値変動をさらに抑制することができるとい
う効果を奏するものである。 【0052】また、上述の各実施の形態においては、ゲ
ート電極が能動層よりも下、即ち基板側に備えられたい
わゆるボトムゲート型TFTの場合について説明した
が、本発明はそれに限定されるものではなく、ゲート電
極が能動層の上側にあるいわゆるトップゲート型TFT
の場合にも適用は可能であり、ボトムゲート型TFTの
場合と同様の効果が得られるものである。 【0053】更に、上述の各実施の形態においては、本
発明をLCDに採用した場合について説明したが、本発
明はそれに限定されるものではなく、有機EL表示装置
等にも採用が可能であり、それによってLCDに採用し
た場合と同様の効果を奏するものである。 【0054】 【発明の効果】本発明によれば、TFT上の平坦化絶縁
膜上部または下部への不純物等の付着を防止することに
よって、閾値電圧の安定したTFT、及び消費電流の増
大を抑制し良好な表示が得られる表示装置を得ることが
できる。
TFT平面図である。 【図2】本発明の第1実施の形態を示すバッファ回路の
TFTの断面図である。 【図3】本発明の水平側駆動回路の一部等価回路図であ
る。 【図4】本発明の各信号のタイミングチャート図であ
る。 【図5】本発明のn型及びp型チャネルTFTのVg−
Id特性図である。 【図6】本発明の第2実施の形態を示すシフトレジスタ
のTFTの平面図である。 【図7】本発明の第2実施の形態を示すシフトレジスタ
のTFTの断面図である。 【図8】一般的なLCDのブロック図である。 【図9】従来のバッファ回路の平面図である。 【図10】従来のバッファ回路の断面図である。 【符号の説明】 510 絶縁性基板 511 ゲート電極 513,521 能動層 518,521 ソース 519,520 ドレイン 515 n型チャネル 516 p型チャネル 517 ストッパ 522 層間絶縁膜 526 平坦化絶縁膜
Claims (1)
- (57)【特許請求の範囲】 【請求項1】 絶縁性基板上に、ゲート電極、ゲート絶
縁膜、n型チャネル及びソース並びにドレインを備えた
半導体膜、層間絶縁膜、前記半導体膜のソースに接続さ
れたソース電極、該ソース電極に印加される電圧以上の
電圧が印加され前記ドレインと接続されたドレイン電
極、及び該ドレイン電極並びに前記ソース電極上に形成
された平坦化絶縁膜を備えるn型薄膜トランジスタと、
ゲート電極、ゲート絶縁膜、p型チャネル及びソース並
びにドレインを備えた半導体膜、層間絶縁膜、前記半導
体膜のドレインに接続されたドレイン電極、該ドレイン
電極に印加される電圧以上の電圧が印加され前記ソース
と接続されたソース電極、及び該ソース電極並びにドレ
イン電極上に形成された平坦化絶縁膜を備えるp型薄膜
トランジスタと、を有するインバータ回路を備えた表示
装置であって、 前記n型薄膜トランジスタと、前記p型薄膜トランジス
タとは、前記ゲート電極及び前記ドレイン電極をそれぞ
れ共通とし、かつ前記各ソース電極がそれぞれ別電源に
接続されたインバータ回路構成を成し、 前記n型薄膜トランジスタと前記p型薄膜トランジスタ
のうち、少なくとも、共用する前記ゲート電極に印加さ
れる電圧として、前記n型薄膜トランジスタ又は前記p
型薄膜トランジスタがオフ状態となるオフ電圧が、前記
n型薄膜トランジスタ又は前記p型薄膜トランジスタが
オン状態となるオン電圧よりも長期間印加される型の薄
膜トランジスタのソース電極が、対応する薄膜トランジ
スタのチャネルの形成領域と重なるように延在している
ことを特徴とする表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15483598A JP3433101B2 (ja) | 1998-06-03 | 1998-06-03 | 表示装置 |
TW088102516A TW428320B (en) | 1998-06-03 | 1999-02-22 | Thin film transistor and display device |
KR1019990020108A KR100610704B1 (ko) | 1998-06-03 | 1999-06-02 | 박막 트랜지스터 및 표시 장치 |
US09/324,138 US6628363B1 (en) | 1998-06-03 | 1999-06-02 | Thin film transistor having a covered channel and display unit using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15483598A JP3433101B2 (ja) | 1998-06-03 | 1998-06-03 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11354799A JPH11354799A (ja) | 1999-12-24 |
JP3433101B2 true JP3433101B2 (ja) | 2003-08-04 |
Family
ID=15592931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15483598A Expired - Lifetime JP3433101B2 (ja) | 1998-06-03 | 1998-06-03 | 表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6628363B1 (ja) |
JP (1) | JP3433101B2 (ja) |
KR (1) | KR100610704B1 (ja) |
TW (1) | TW428320B (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001109399A (ja) * | 1999-10-04 | 2001-04-20 | Sanyo Electric Co Ltd | カラー表示装置 |
JP2001318627A (ja) * | 2000-02-29 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | 発光装置 |
JP5148032B2 (ja) * | 2000-08-09 | 2013-02-20 | 株式会社ジャパンディスプレイイースト | アクティブマトリクス型表示装置 |
US7030847B2 (en) * | 2000-11-07 | 2006-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic device |
US7061451B2 (en) * | 2001-02-21 | 2006-06-13 | Semiconductor Energy Laboratory Co., Ltd, | Light emitting device and electronic device |
US20020197393A1 (en) * | 2001-06-08 | 2002-12-26 | Hideaki Kuwabara | Process of manufacturing luminescent device |
US6901064B2 (en) * | 2002-01-10 | 2005-05-31 | Harris Corporation | Method and device for establishing communication links and detecting interference between mobile nodes in a communication system |
CN1842745B (zh) * | 2003-08-28 | 2013-03-27 | 株式会社半导体能源研究所 | 薄膜晶体管、薄膜晶体管的制造方法、以及显示器件的制造方法 |
US20050116615A1 (en) * | 2003-09-30 | 2005-06-02 | Shoichiro Matsumoto | Light emissive display device |
US20060068532A1 (en) * | 2004-09-28 | 2006-03-30 | Sharp Laboratories Of America, Inc. | Dual-gate thin-film transistor |
US20060166415A1 (en) * | 2004-06-07 | 2006-07-27 | Sharp Laboratories Of America, Inc. | Two-transistor tri-state inverter |
US7407843B2 (en) * | 2004-04-23 | 2008-08-05 | Sharp Laboratories Of America, Inc. | Four-transistor Schmitt trigger inverter |
US7532187B2 (en) * | 2004-09-28 | 2009-05-12 | Sharp Laboratories Of America, Inc. | Dual-gate transistor display |
US8786793B2 (en) * | 2007-07-27 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
JP5443588B2 (ja) * | 2010-06-22 | 2014-03-19 | パナソニック株式会社 | 発光表示装置及びその製造方法 |
TWI438868B (zh) | 2010-07-30 | 2014-05-21 | Au Optronics Corp | 互補金氧半電晶體及其製作方法 |
KR101952570B1 (ko) * | 2011-05-13 | 2019-02-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
EP2911204A1 (en) | 2014-02-19 | 2015-08-26 | Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO | Bottom gate thin film transistor device and circuit |
US10032924B2 (en) * | 2014-03-31 | 2018-07-24 | The Hong Kong University Of Science And Technology | Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability |
JP2017034060A (ja) * | 2015-07-31 | 2017-02-09 | 株式会社ジャパンディスプレイ | 半導体装置及び表示装置 |
KR20170109182A (ko) * | 2016-03-18 | 2017-09-28 | 삼성디스플레이 주식회사 | 박막트랜지스터와 제조 방법, 및 이를 포함하는 유기 발광 표시 장치 |
CN105742364A (zh) * | 2016-04-12 | 2016-07-06 | 中山大学 | 一种抑制有源沟道区光致漏电流产生的mos管及应用 |
US10504939B2 (en) | 2017-02-21 | 2019-12-10 | The Hong Kong University Of Science And Technology | Integration of silicon thin-film transistors and metal-oxide thin film transistors |
EP3460853A1 (en) * | 2017-09-26 | 2019-03-27 | Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO | High voltage thin-film transistor and method of manufacturing the same |
CN111081639B (zh) * | 2019-12-05 | 2022-05-31 | 深圳市华星光电半导体显示技术有限公司 | Cmos薄膜晶体管及其制备方法、显示面板 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950001360B1 (ko) * | 1990-11-26 | 1995-02-17 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 전기 광학장치와 그 구동방법 |
EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
JPH0572562A (ja) | 1991-09-18 | 1993-03-26 | Seiko Epson Corp | アクテイブマトリクス型表示装置 |
US5576857A (en) * | 1992-04-02 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device with transistors and capacitors method of driving the same |
JP2924506B2 (ja) | 1992-10-27 | 1999-07-26 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置の画素構造 |
JP3281700B2 (ja) | 1993-12-22 | 2002-05-13 | 三菱電機株式会社 | 半導体装置 |
JP3029531B2 (ja) * | 1994-03-02 | 2000-04-04 | シャープ株式会社 | 液晶表示装置 |
JP3377853B2 (ja) | 1994-03-23 | 2003-02-17 | ティーディーケイ株式会社 | 薄膜トランジスタの作製方法 |
JPH07302912A (ja) | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US5796116A (en) | 1994-07-27 | 1998-08-18 | Sharp Kabushiki Kaisha | Thin-film semiconductor device including a semiconductor film with high field-effect mobility |
JPH08122768A (ja) | 1994-10-19 | 1996-05-17 | Sony Corp | 表示装置 |
JPH08264790A (ja) * | 1995-03-22 | 1996-10-11 | Toshiba Corp | 薄膜電解効果トランジスタ及び液晶表示装置 |
JP3604106B2 (ja) | 1995-09-27 | 2004-12-22 | シャープ株式会社 | 液晶表示装置 |
JP3409542B2 (ja) | 1995-11-21 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
KR100186548B1 (ko) | 1996-01-15 | 1999-05-01 | 구자홍 | 액정표시장치의 구조 |
JP3535307B2 (ja) | 1996-03-15 | 2004-06-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP3708637B2 (ja) | 1996-07-15 | 2005-10-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US5879959A (en) | 1997-01-17 | 1999-03-09 | Industrial Technology Research Institute | Thin-film transistor structure for liquid crystal display |
JP3587040B2 (ja) * | 1997-12-18 | 2004-11-10 | ソニー株式会社 | 薄膜半導体装置及び表示装置 |
-
1998
- 1998-06-03 JP JP15483598A patent/JP3433101B2/ja not_active Expired - Lifetime
-
1999
- 1999-02-22 TW TW088102516A patent/TW428320B/zh not_active IP Right Cessation
- 1999-06-02 US US09/324,138 patent/US6628363B1/en not_active Expired - Lifetime
- 1999-06-02 KR KR1019990020108A patent/KR100610704B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100610704B1 (ko) | 2006-08-09 |
TW428320B (en) | 2001-04-01 |
US6628363B1 (en) | 2003-09-30 |
KR20000005816A (ko) | 2000-01-25 |
JPH11354799A (ja) | 1999-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3433101B2 (ja) | 表示装置 | |
KR100815064B1 (ko) | 박막 반도체 장치 및 그의 구동 방법 | |
JP3402400B2 (ja) | 半導体集積回路の作製方法 | |
KR100743103B1 (ko) | 일렉트로 루미네센스 패널 | |
US6771247B2 (en) | Display and method of driving display | |
US7499121B2 (en) | Display capable of inhibiting instable operation of a transitor resulting from fluctuation of the potential of a corresponding shielding film | |
KR100602982B1 (ko) | 박막 트랜지스터 및 표시 장치 | |
US8674908B2 (en) | Display device | |
WO1999035678A1 (fr) | Dispositif semi-conducteur, substrat pour dispositif optronique, dispositif optronique, dispositif electronique et ecran de projection | |
US6531993B1 (en) | Active matrix type display device | |
JPH11282012A (ja) | アクティブマトリクス基板および液晶表示装置 | |
US6611300B1 (en) | Semiconductor element and liquid crystal display device using the same | |
TW499607B (en) | Thin film transistor and liquid display device | |
US6940483B2 (en) | Method for driving display device having digital memory for each pixel | |
KR101127824B1 (ko) | 액정표시장치용 트랜지스터 및 이의 제조방법 | |
JP3207760B2 (ja) | 半導体装置およびこれを用いた画像表示装置 | |
JP3457278B2 (ja) | アクティブマトリクス装置およびそれを用いた電子装置 | |
JPH11223831A (ja) | 表示装置およびその製造方法 | |
JP2004061774A (ja) | 有機elパネル | |
JP2005070629A (ja) | 電気光学装置およびそれを用いた電子機器 | |
KR20090123222A (ko) | 박막트랜지스터 및 그 제조 방법 그리고 구동회로 | |
JP2008277656A (ja) | 薄膜トランジスタ、薄膜トランジスタの駆動方法および表示装置 | |
JPH11271802A (ja) | 薄膜トランジスタ及び液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |