JP2004061774A - 有機ｅｌパネル - Google Patents

有機ｅｌパネル Download PDF

Info

Publication number
JP2004061774A
JP2004061774A JP2002218862A JP2002218862A JP2004061774A JP 2004061774 A JP2004061774 A JP 2004061774A JP 2002218862 A JP2002218862 A JP 2002218862A JP 2002218862 A JP2002218862 A JP 2002218862A JP 2004061774 A JP2004061774 A JP 2004061774A
Authority
JP
Japan
Prior art keywords
organic
tft
gate
gate length
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002218862A
Other languages
English (en)
Other versions
JP4128045B2 (ja
Inventor
Shoichiro Matsumoto
松本　昭一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002218862A priority Critical patent/JP4128045B2/ja
Priority to TW092116761A priority patent/TW591568B/zh
Priority to CNA031503276A priority patent/CN1479558A/zh
Priority to KR1020030051278A priority patent/KR20040010385A/ko
Priority to US10/627,148 priority patent/US7049637B2/en
Publication of JP2004061774A publication Critical patent/JP2004061774A/ja
Application granted granted Critical
Publication of JP4128045B2 publication Critical patent/JP4128045B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】第２ＴＦＴによるＥＬ素子駆動電流制御を効果的に行う。
【解決手段】第２ＴＦＴ２１のゲート長Ｌを周辺ＴＦＴのゲート長Ｌに比べ大きくする。これによって、第２ＴＦＴ２１により小さな電流まで精度よく制御することができる。
【選択図】　　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、有機ＥＬ素子を複数マトリクス状に配置した有機ＥＬパネルに関する。
【０００２】
【従来の技術】
従来より、フラットディスプレイパネルの１つとして、有機ＥＬディスプレイパネルが知られている。この有機ＥＬディスプレイパネルは、液晶ディスプレイパネル（ＬＣＤ）とは異なり、自発光であり、明るく見やすいフラットディスプレイパネルとしてその普及が期待されている。
【０００３】
この有機ＥＬディスプレイは、有機ＥＬ素子を画素として、これを多数マトリクス状に配置して構成される。また、この有機ＥＬ素子の駆動方法としては、ＬＣＤと同様にパッシブ方式とアクティブ方式があるが、ＬＣＤと同様にアクティブマトリクス方式が好ましいとされている。すなわち、画素毎にスイッチ素子を設け、そのスイッチ素子のオンオフを制御して、各画素の表示をコントロールするアクティブマトリクス方式の方が画素毎のスイッチ素子のないパッシブ方式より高精細の画面を実現でき好ましい。
【０００４】
図４に、従来の薄膜トランジスタ（ＴＦＴ）を利用した有機ＥＬパネルにおける画素回路の構成例を示す。有機ＥＬパネルは、このような画素をマトリクス配置して構成される。
【０００５】
行方向に伸びるゲートラインＧＬには、ゲートラインＧＬによって選択されるｎチャンネル薄膜トランジスタである第１ＴＦＴ１０のゲートが接続されている。この第１ＴＦＴ１０のドレインには列方向に伸びるデータラインＤＬが接続されており、そのソースには他端が容量ラインＳＬに接続された補助容量ＣＳが接続されている。また、第１ＴＦＴ１０のソースと補助容量ＣＳの接続点は、ｐチャンネル薄膜トランジスタである第２ＴＦＴ２１のゲートに接続されている。そして、この第２ＴＦＴ２１のソースが電源ＶＬに接続され、ドレインが有機ＥＬ素子ＥＬに接続されている。なお、有機ＥＬ素子ＥＬの他端はカソード電源ＶＣに接続されている。
【０００６】
そして、垂直ドライバ回路６０によって、ゲートラインＧＬがハイレベルにセットされる。すなわち、ゲートラインＧＬは画素の水平ライン毎に設けられており、これが順次Ｈレベルにセットされる。これによって、ＨレベルにセットされたゲートラインＧＬにゲートが接続されている第１ＴＦＴ１０がすべてオンする。
【０００７】
一方、データラインＤＬは、水平ドライバ回路６２が接続されており、この水平ドライバ６２は表示すべきビデオ信号（データ）がビデオ信号ラインに供給されるタイミングで、ビデオ信号ラインとデータラインＤＬを接続する。
【０００８】
従って、ゲートラインＧＬがＨレベルの時に第１ＴＦＴ１０がオンとなり、そのときのデータラインＤＬのデータが補助容量ＣＳに保持される。そして、この補助容量ＣＳに維持されているデータ（電位）に応じて第２ＴＦＴ２１がオンされ、第２ＴＦＴ２１がオンしている場合に有機ＥＬ素子ＥＬに電流が流れ、発光する。
【０００９】
また、図５に示すように、ゲートラインＧＬを制御する垂直ドライバ回路６０およびデータラインＤＬを制御する水平ドライバ回路６２は、有機ＥＬ素子がマトリクス配置される表示領域の周辺に配置されている。なお、有機ＥＬパネルで必要な電源、各種信号などは表示領域の周辺に配置されたインタフェース６４を介し供給される。
【００１０】
ここで、第２ＴＦＴ２１は、容量に保持された電圧に応じた電流を広範囲に安定して流すことが要求される。また、電流量をなるべく抑え、低消費電力を実現したいという要求がある。
【００１１】
このため、この第２ＴＦＴ２１についての電源電圧を低く設定することが考えられる。これによって、第２ＴＦＴに流す電流を小さくでき、かつ電流量の調整の範囲を維持することができる。
【００１２】
【発明が解決しようとする課題】
しかし、第２ＴＦＴ２１の電源電圧を低くすると、有機ＥＬ素子のバラツキや第２ＴＦＴ２１のバラツキに基づいて発光量制御がうまくいかなくなるという問題もあった。
【００１３】
本発明は、上記課題に鑑みなされたものであり、第２ＴＦＴの動作を十分なものに維持することができる有機ＥＬパネルを提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、有機ＥＬ素子を複数マトリクス状に配置した有機ＥＬパネルであって、各有機ＥＬ素子に対応して設けられ、対応する有機ＥＬ素子へ供給する駆動電流を制御する駆動トランジスタと、有機ＥＬ素子が配置される表示領域の周辺に配置され、有機ＥＬ素子の駆動トランジスタを制御するための信号を出力する周辺トランジスタと、を有し、前記駆動トランジスタのゲート長を前記周辺トランジスタのゲート長に比べ大きくすることを特徴とする。
【００１５】
このように、本発明によれば、駆動トランジスタのゲート長が大きく設定されている。そこで、駆動トランジスタから有機ＥＬ素子に供給する電流量を小さくすることができ、かつ広範囲で確実な電流量制御が行える。
【００１６】
また、有機ＥＬ素子を複数マトリクス状に配置した有機ＥＬパネルであって、各有機ＥＬ素子に対応して設けられ、対応する有機ＥＬ素子へ供給する駆動電流を制御する駆動トランジスタと、有機ＥＬ素子が配置される表示領域の周辺に配置され、有機ＥＬ素子の駆動トランジスタを制御するための信号を出力する周辺トランジスタと、を有し、前記駆動トランジスタのゲート長Ｌ／ゲート幅Ｗを前記周辺トランジスタのゲート長Ｌ／ゲート幅Ｗに比べ大きくすることを特徴とする。
【００１７】
これによっても、駆動トランジスタのゲート長が大きく設定されている。そこで、電流量を小さくすることができ、かつ広範囲で確実な電流量制御が行える。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。図１は、本実施形態に係る回路における画素部分の概略構成を示す平面図である。なお、この回路構成は、上述の図４と同一である。
【００１９】
列（垂直）方向にはデータラインＤＬおよび電源ラインＶＬが所定間隔で配置され、行（水平）方向にはゲートラインＧＬが所定間隔で配置され、これらデータラインＤＬと、ゲートラインＧＬ、電源ラインＶＬで区画された画素エリアに第１、第２ＴＦＴ（駆動トランジスタ）１０、２１、容量ＣＳ、有機ＥＬ素子５０が設けられている。
【００２０】
データラインＤＬは、例えば、アルミから構成され、これに第１ＴＦＴ１０のドレインがコンタクト１２によって接続されている。ここで、データラインＤＬの画素領域の右上に当たる部分には内側に向けて突出する突出部１２ａが設けられており、ここにコンタクト１２が形成されている。
【００２１】
第１ＴＦＴ１０は、ガラス基板上に設けられたポリシリコンからなる半導体層１４を有しており、データラインＤＬの突出部１２ａの下方に半導体層１４の一端が延びここが厚み方向に延びるコンタクト１２によって突出部１２ａに接続されている。
【００２２】
第１ＴＦＴ１０は、このコンタクト１２がドレイン領域になっている。そして、この半導体層１４は、水平方向に延び、その上方にはゲート絶縁膜を介し、２つのゲート電極１６が配置されている。このゲート電極１６は例えばＭｏ、Ｃｒなどで形成されるゲートラインＧＬから下方（内側）に向けて突出形成されている。半導体層１４は、ゲート電極１６の下方の半導体層１４がチャネル領域になっており、ドレイン領域と反対側の端部がソース領域になっている。
【００２３】
半導体層１４はそのまま延び容量ＣＳの一方側の電極となっている。この容量ＣＳは、半導体層１４と、これに誘電体層を介し対向する容量電極からなっており、この容量電極は容量ラインＳＬの一部として形成されている。容量ラインも例えばＭｏ、Ｃｒなどで形成される。
【００２４】
ポリシリコンからなる半導体層１４は、容量ＣＳの電極の部分からそのまま下方に延びアルミで接続された一対のコンタクト１８ａ、１８ｂを介し第２ＴＦＴ２１のゲート電極２０に接続される。なお、ゲート電極２０は、例えばＭｏで形成される。ここで、第２ＴＦＴ２１は、半導体層２２を有しており、この半導体層２２の両端部が電源ラインＶＬに接続されるドレイン領域、中央部が有機ＥＬ素子５０に接続されるソース領域、ドレイン領域とソース領域の間であってその上方にゲート絶縁膜を介しゲート電極２０が配置される部分がチャネル領域になっている。
【００２５】
また、第２ＴＦＴ２１を構成する半導体層２２は、電源ラインＶＬに沿って延びる細長い形状をしている。そして、その上下端の一対のドレイン領域の厚み方向の上方に電源ラインＶＬの一部が突出して一対の突出部２４ａ、２４ｂが形成され、ここにコンタクト２６ａ、２６ｂがそれぞれ形成されて電源ラインＶＬと第２ＴＦＴ２１の一対のドレイン領域との接続が行われる。
【００２６】
ここで、本実施形態においては、図２に模式的に示すように、第２ＴＦＴ２１のゲート長Ｌは、周辺ドライバ回路に用いる周辺ＴＦＴ（周辺トランジスタ）に比べ長くしている。ここで、この周辺ＴＦＴとしては、ゲートラインＧＬや、データラインＤＬの選択を制御するための垂直ドライバ回路や水平ドライバ回路のシフトレジスタを構成するＴＦＴが挙げられる。なお、周辺ドライバ回路には、各種のＴＦＴが利用されるが、これらは基本的にすべて同一のプロセスで形成され、そのサイズも基本的には同一である。
【００２７】
周辺ＴＦＴは、スイッチング動作を行うものであり、第２ＴＦＴとは異なる電源（Ｖｄｄ）により高速動作する。従って、そのゲート長Ｌは、小さいものが好適である。
【００２８】
一方、第２ＴＦＴ２１は、そのゲート電圧の制御により、有機ＥＬ素子５１への電流量を制御して表示輝度の制御を行うものである。従って、所定の範囲の電流量を正確に制御できる必要がある。本実施形態の第２ＴＦＴ２１では、ゲート長Ｌが長くなっている。そこで、低電流領域においても、ゲート電圧による電流量制御を確実に行えるという効果が得られる。このようにゲート長Ｌを大きくすると、ＴＦＴの動作が遅くなる。しかし、第２ＴＦＴは、補助容量ＣＳに保持される電圧によって、通常１フレームの期間同一の電流を流し続ける。従って、スイッチのオンオフ動作が高速である必要がなく、ゲート長Ｌを大きくすることで、好適な特性を得ることができる。
【００２９】
なお、図２において第２ＴＦＴ２１は、並列接続される２つのトランジスタの内、１つのトランジスタのみを示している。
【００３０】
ここで、第２ＴＦＴ２１のゲート長Ｌを設定する場合、次の条件を満足する必要がある。
【００３１】
（ｉ）画素の第２ＴＦＴに流れる電流Ｉｄｓは、周辺ＴＦＴに比べ微小な電流であり、有機材料に応じたオン電流（Ｉｏｎ：白表示）と、オフ電流（Ｉｏｆｆ：黒表示）が存在し、適切な階調表示の場合、Ｉｏｎ／Ｉｏｆｆ≧１００を満足する必要がある。
【００３２】
（ｉｉ）そして、このような広範囲の電流制御を現在開発されている有機材料で形成される有機ＥＬ素子を駆動する第２ＴＦＴ２１において実現するには、バラツキや劣化特性を考慮し、電源ラインＶＬの電圧として所定の最低電源電圧ＰＶｄｄｍｉｎと、最短ゲート長Ｌｍｉｎが必要である。また、オン電流Ｉｏｎを流せる最大電源電圧ＰＶｄｄｍａｘと最長ゲート長Ｌｍａｘも存在する。
【００３３】
上述のような条件を満足するためには、図３に斜線で示すように、第２ＴＦＴ２１を有効な動作範囲内で動作させるために、適切なゲート長Ｌの許容範囲が存在する。そして、このゲート長Ｌは、周辺トランジスタにおいて適切なゲート長と比べ必ず長くなる。従って、本実施形態に係る第２ＴＦＴ２１により、好適な階調制御が行え、かつ周辺トランジスタにおいて、十分な高速動作を維持することができる。また、周辺トランジスタは、電源をＶｄｄとし、ゲート電圧で決まる最大駆動電流Ｉｄｓｍａｘで動作する。
【００３４】
さらに、周辺トランジスタにおいて、十分な電流を得、また第２駆動ＴＦＴ２１においてＩｏｎを確保するためには、ゲート幅Ｗとしてほぼ同一のものが必要であり、第２ＴＦＴ２１のゲート長Ｌ／ゲート幅Ｗを周辺回路におけるＴＦＴのゲート長Ｌ／ゲート幅Ｗに比べ大きくすることが必要になる。
【００３５】
なお、周辺トランジスタのゲート幅Ｗ／ゲート長Ｌは５〜５００μｍ／１〜１０μｍ，第２駆動ＴＦＴのゲート幅Ｗ／ゲート長Ｌは５〜１０μｍ／１０〜１００μｍ程度が好ましい。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、駆動トランジスタのゲート長を大きくまたはゲート幅／ゲート長比を小さく設定する。そこで、電流量を小さくすることができ、かつ広範囲で確実な電流量制御が行える。
【図面の簡単な説明】
【図１】実施形態に係る第２ＴＦＴを含む画素の構成を示す図である。
【図２】第２ＴＦＴと周辺ＴＦＴの構成を示す図である。
【図３】適切なゲート長の示す図である。
【図４】画素回路の構成を示す図である。
【図５】有機ＥＬパネルの全体構成を示す図である。
【符号の説明】
２１　第２ＴＦＴ、６０　垂直ドライバ回路、６２　水平ドライバ回路。

Claims (2)

  1. 有機ＥＬ素子を複数マトリクス状に配置した有機ＥＬパネルであって、
    各有機ＥＬ素子に対応して設けられ、対応する有機ＥＬ素子へ供給する駆動電流を制御する駆動トランジスタと、
    有機ＥＬ素子が配置される表示領域の周辺に配置され、有機ＥＬ素子の駆動トランジスタを制御するための信号を出力する周辺トランジスタと、
    を有し、
    前記駆動トランジスタのゲート長を前記周辺トランジスタのゲート長に比べ大きくすることを特徴とする有機ＥＬパネル。
  2. 有機ＥＬ素子を複数マトリクス状に配置した有機ＥＬパネルであって、
    各有機ＥＬ素子に対応して設けられ、対応する有機ＥＬ素子へ供給する駆動電流を制御する駆動トランジスタと、
    有機ＥＬ素子が配置される表示領域の周辺に配置され、有機ＥＬ素子の駆動トランジスタを制御するための信号を出力する周辺トランジスタと、
    を有し、
    前記駆動トランジスタのゲート長Ｌ／ゲート幅Ｗを前記周辺トランジスタのゲート長Ｌ／ゲート幅Ｗに比べ大きくすることを特徴とする有機ＥＬパネル。
JP2002218862A 2002-07-26 2002-07-26 有機ｅｌパネル Expired - Lifetime JP4128045B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002218862A JP4128045B2 (ja) 2002-07-26 2002-07-26 有機ｅｌパネル
TW092116761A TW591568B (en) 2002-07-26 2003-06-20 Organic EL panel
CNA031503276A CN1479558A (zh) 2002-07-26 2003-07-24 有机电致发光面板
KR1020030051278A KR20040010385A (ko) 2002-07-26 2003-07-25 유기 ｅｌ 패널
US10/627,148 US7049637B2 (en) 2002-07-26 2003-07-25 Organic EL panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002218862A JP4128045B2 (ja) 2002-07-26 2002-07-26 有機ｅｌパネル

Publications (2)

Publication Number Publication Date
JP2004061774A true JP2004061774A (ja) 2004-02-26
JP4128045B2 JP4128045B2 (ja) 2008-07-30

Family

ID=31939945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002218862A Expired - Lifetime JP4128045B2 (ja) 2002-07-26 2002-07-26 有機ｅｌパネル

Country Status (5)

Country Link
US (1) US7049637B2 (ja)
JP (1) JP4128045B2 (ja)
KR (1) KR20040010385A (ja)
CN (1) CN1479558A (ja)
TW (1) TW591568B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4031901B2 (ja) * 2000-07-19 2008-01-09 株式会社東芝 固体撮像装置
JP4086550B2 (ja) * 2002-05-30 2008-05-14 三洋電機株式会社 表示装置
KR101950473B1 (ko) 2012-10-05 2019-02-21 삼성디스플레이 주식회사 플렉서블 디스플레이 패널
CN113936601A (zh) * 2016-04-22 2022-01-14 索尼公司 显示装置与电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005426A (ja) * 1999-06-23 2001-01-12 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置及び電子装置
JP2001111053A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
JP2001222240A (ja) * 1999-11-29 2001-08-17 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置及び電気器具
JP2002006777A (ja) * 2000-04-17 2002-01-11 Semiconductor Energy Lab Co Ltd 発光装置及びそれを用いた電気器具
JP2002190390A (ja) * 2000-10-10 2002-07-05 Semiconductor Energy Lab Co Ltd 発光装置の修理方法及び作製方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005426A (ja) * 1999-06-23 2001-01-12 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置及び電子装置
JP2001111053A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
JP2001222240A (ja) * 1999-11-29 2001-08-17 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置及び電気器具
JP2002006777A (ja) * 2000-04-17 2002-01-11 Semiconductor Energy Lab Co Ltd 発光装置及びそれを用いた電気器具
JP2002190390A (ja) * 2000-10-10 2002-07-05 Semiconductor Energy Lab Co Ltd 発光装置の修理方法及び作製方法

Also Published As

Publication number Publication date
TW200405228A (en) 2004-04-01
US7049637B2 (en) 2006-05-23
CN1479558A (zh) 2004-03-03
JP4128045B2 (ja) 2008-07-30
TW591568B (en) 2004-06-11
US20040159845A1 (en) 2004-08-19
KR20040010385A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
JP3800404B2 (ja) 画像表示装置
JP3819760B2 (ja) 画像表示装置
US6542137B2 (en) Display device
JP4893707B2 (ja) 発光装置及びその駆動方法
JP3877049B2 (ja) 画像表示装置及びその駆動方法
US20170213506A1 (en) Display device
US8035596B2 (en) Liquid crystal display device
US6693383B2 (en) Electro-luminescence panel
US7324075B2 (en) Pixel circuit and display device
US6873378B2 (en) Liquid crystal display panel
KR101219049B1 (ko) 전압기입방식의 능동구동 유기발광소자를 위한 화소 구조
JP2004126106A (ja) エレクトロルミネッセンス表示装置
KR100672628B1 (ko) 액티브 매트릭스 유기 전계발광 디스플레이 장치
JP4128045B2 (ja) 有機ｅｌパネル
US9035855B2 (en) Display device and driving method thereof
KR100560777B1 (ko) 유기 발광 소자 구동용 티에프티 화소부
KR20050036238A (ko) 유기전계발광 패널과, 이를 갖는 표시 장치
JP2000315797A (ja) 薄膜半導体装置及び液晶表示装置
KR100522904B1 (ko) 능동 매트릭스 ｏｌｅｄ 디스플레이 디바이스에서 균일한영상을 발생시키기 위한 방법 및 장치
JP4192690B2 (ja) 発光表示装置
JP4311455B2 (ja) 発光装置
KR101245879B1 (ko) 액정표시장치
KR100637430B1 (ko) 다결정 실리콘 박막 트랜지스터를 이용한 평판 표시 장치및 그 제조 방법
JP2004054260A (ja) 発光表示装置及びその製造方法
JP2004111356A (ja) 発光装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4128045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term