상기한 본 발명의 목적을 실현하기 위한 유기전계발광 패널은, 데이터 신호를 전달하는 데이터 라인; 주사 신호를 전달하는 주사 라인; 제1 방향으로 신장되어, 일단을 통해 인가되는 바이어스 전압을 전달하는 전류 공급 라인; 상기 데이터 라인, 주사 라인 및 전류 공급 라인에 연결되어, 상기 주사 신호를 근거로 상기 데이터 신호에 대응하는 광을 발광하는 유기전계발광 화소; 및 제2 방향으로 신장되어, 상기 바이어스 전압을 최종 유기전계발광 화소에 공급하는 제2 전류 공급 라인을 포함한다.
또한, 본 발명의 다른 목적을 실현하기 위한 표시 장치는, 화상 신호와 제1 타이밍 신호를 제공받아 데이터 신호를 출력하는 컬럼 구동부; 제2 타이밍 신호를 제공받아 주사 신호를 출력하는 로우 구동부; 전원전압 제어 신호를 제공받아 바이어스 전압을 출력하는 전원전압 공급부; 및 상기 데이터 신호를 전달하는 다수의 데이터 라인과, 상기 주사 신호를 전달하는 다수의 주사 라인과, 상기 바이어스 전압을 전달하는 제1 전류 공급 라인에 의해 정의되는 영역에 형성되어 광을 발광하는 유기전계발광 화소와, 최종 유기전계발광 화소에 상기 바이어스 전압을 공급하는 제2 전류 공급 라인을 포함하여, 상기 주사 신호가 제공됨에 따라 상기 데이터 신호에 대응하여 상기 바이어스 전압에 따른 전류의 양을 조절하여 광을 발광하는 유기전계발광 패널을 포함한다.
이러한 유기전계발광 패널과 이를 갖는 표시 장치에 의하면, 바이어스 전압을 공급하는 전류 공급 라인 외에 별도의 전류 공급 라인을 더 형성하므로써 상기 바이어스 전압의 강하를 최소화하여 크로스토크를 줄일 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 4는 본 발명의 일실시예에 따른 유기전계발광 표시 장치를 설명하기 위한 도면이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 유기전계발광 표시 장치는 타이밍 제어부(100), 컬럼 구동부(200), 로우 구동부(300), 전원 공급부(400) 및 유기전계발광 패널(또는 OLED 패널)(500)을 포함한다. 상기 타이밍 제어부(100), 컬럼 구동부(200), 로우 구동부(300) 및 전원 공급부(400)는 상기 유기전계발광 패널(500)의 구동 장치로 동작한다.
타이밍 제어부(100)는 외부의 그래픽 콘트롤러(미도시) 등으로부터 화상 신호와 이의 제어 신호를 제공받아, 제1 및 제2 타이밍 신호(110, 120)를 생성하고, 생성된 제1 타이밍 신호(110)를 데이터 신호와 함께 컬럼 구동부(200)에 출력하고, 생성된 제2 타이밍 신호(120)를 로우 구동부(300)에 출력하며, 전원 제어 신호(130)를 전원 공급부(400)에 출력한다.
컬럼 구동부(200)는 타이밍 제어부(100)로부터 화상 신호와 제1 타이밍 신호(110)를 제공받아 데이터 신호(D1, D2, D3, ..., Dm-1, Dm)를 유기전계발광 패널(500)에 출력한다.
로우 구동부(300)는 타이밍 제어부(100)로부터 제2 타이밍 신호(120)를 제공받아 주사 신호(G1, G2, G3, ..., Gn-1, Gn)를 유기전계발광 패널(500)에 출력한다.
전원 공급부(400)는 전원 제어 신호(130)를 제공받아 바이어스 전압을 유기전계발광 패널(500)에 구비되는 복수의 전류 공급 라인들의 일단에 각각 출력한다.
유기전계발광 패널(500)은 제1 스테이션(510), 제2 스테이션(520), 제1 스테이션(510)과 제2 스테이션(520)의 연결을 위한 브리지 라인(530)을 구비한다.
유기전계발광 패널(500)은 데이터 신호를 전달하는 m개의 데이터 라인과, 바이어스 전압을 전달하는 m개의 제1 전류 공급 라인(VDL1)과, 주사 신호를 전달하는 n개의 주사 라인에 의해 정의되는 영역에 형성된 유기전계발광 화소를 포함하여, 상기 주사 신호가 제공됨에 따라 상기 데이터 신호에 대응하여 상기 바이어스 전압에 따른 전류의 양을 조절하여 광을 발광한다.
상기 유기전계발광 화소는 상기한 도 1에서 설명한 바와 같이, 스위칭 트랜지스터(QS), 구동 트랜지스터(QD), 유기전계발광 소자(OLED) 및 스토리지 캐패시터(Cst)를 구비하여, 로우 구동부(300)로부터 제공되는 주사 신호를 근거로 컬럼 구동부(200)로부터 제공되는 화상 신호를 디스플레이한다.
보다 상세히는, 스위칭 트랜지스터(QS)는 제1단이 데이터 라인에 연결되고, 제2단이 주사 라인에 연결되며, 주사 신호에 응답하여 제3단을 통해 데이터 신호를 온/오프 출력한다.
유기전계발광 소자(OLED)는 일단이 극성단에 연결되며, 인가되는 전류의 양에 대응하는 광을 발광한다.
구동 트랜지스터(QD)는 제1단이 유기전계발광 소자(OLED)의 타단에 연결되고, 제2단이 전류 공급 라인에 연결되며, 스위칭 트랜지스터(QS)의 제3단을 통해 입력되는 데이터 신호의 온/오프에 응답하여 제1단에서 제2단으로 또는 제2단에서 제1단으로 전류 흐름을 제어하여 유기전계발광 소자(OLED)의 발광을 제어한다.
스토리지 캐패시터(Cst)는 일단이 스위칭 트랜지스터(QS)의 제3단에 연결되고, 타단이 전류 공급 라인에 연결되어 구동 전압을 제공받아 축적한다.
또한, 유기전계발광 패널(500)은 비유효 디스플레이 영역에 제1 전류 공급 라인(VDL1)과는 별도로 제2 전류 공급 라인(VDL2)을 구비한다. 즉, 상기 데이터 라인, 주사 라인 및 전류공급 라인은 매트릭스 타입으로 배치되어 유효 디스플레이 영역을 정의하고, 상기 비유효 디스플레이 영역은 상기 유효 디스플레이 영역의 외곽으로 정의하면서 상기 제2 전류 공급 라인을 구비한다.
도면상에는 제2 전류 공급 라인을 데이터 라인의 신장 방향과 평행하게 배치시켜 유기전계발광 화소들 중 최종의 유기전계발광 화소에 상기 바이어스 전압을 공급하는데, 상기 최종 유기전계발광 화소는 일단을 통해 상기 데이터 신호를 제공받는 데이터 라인에 연결된 마지막번째 유기전계발광 화소이다.
또한, 당업자라면 제2 전류 공급 라인을 주사 라인의 신장 방향과 평행하게 배치시켜 유기전계발광 화소들중 최종의 유기전계발광 화소에 상기 바이어스 전압을 공급할 수도 있는데, 여기서 최종 유기전계발광 화소는 일단을 통해 상기 주사 신호를 제공받는 주사 라인에 연결된 마지막번째 유기전계발광 화소이다.
한편, 전원 공급부(400)로부터 공급된 바이어스 전압은 유기전계발광 패널(500)상의 제1 및 제2 스테이션(Station)(510, 520)에 각각 제공되고, 각각의 스테이션에 제공된 전원은 브리지 라인(530)을 통해 분기되어 유기전계발광 패널(500)의 유효 디스플레이 영역에 구비되는 제1 전류 공급 라인(VDL1)들에 인가되며, 유기전계발광 패널(500)의 비유효 디스플레이 영역에 구비되는 제2 전류 공급 라인(VDL2)에 인가된다.
도면상에서는 2개의 스테이션을 구비하는 것을 도시하였으나, 외부로부터 인가되는 전원이 고르게 유기전계발광 패널(500)에 인가되도록 복수의 스테이션을 구비할 수도 있다.
그러면, 유기전계발광 패널의 비유효 디스플레이 영역에 제2 전류 공급 라인을 구비하므로써 매화소에서 최소화된 전압 강하에 대해서 등가 회로를 통해 설명한다.
도 5는 상기한 도 4의 유기전계발광 패널의 등가 회로를 설명하기 위한 도면이다.
도 5를 참조하면, 본 발명에 따른 유기전계발광 패널은 데이터 신호를 전달하는 m개의 데이터 라인과, 바이어스 전압을 전달하는 m개의 제1 전류 공급 라인(VDL1)과, 주사 신호를 전달하는 n개의 주사 라인에 의해 매트릭스 타입으로 정의되는 영역에 m*n개의 유기전계발광 화소(ELP)들이 유효 디스플레이 영역에 형성되고, 하나의 제2 전류 공급 라인(VDL2)이 비유효 디스플레이 영역에 형성된다.
구동시, 각 유기전계발광 화소(ELP)에서의 발광으로 인해 흐르는 전류의 영향(또는 화소 로드)과 제1 전류 공급 라인의 저항(또는 라인 로드)에 의해 바이어스 전압의 강하가 발생한다.
하지만, 최종단의 유기전계발광 화소들에는 제2 전류 공급 라인을 바이어스 전압이 더 공급되므로 상기한 바이어스 전압 강하를 보상할 수 있다.
이에 따라, 매 유기전계발광 화소는 일단을 통해 제1 전류 공급 라인에 연결되고, 타단을 통해 제2 전류 공급 라인에 연결되므로 어느 한쪽에서 전압 강하된 바이어스 전압을 공급받더라도 다른 한쪽에서 전압 강하되지 않은 바이어스 전압을 공급받으므로 실질적으로 전압 강하를 느끼지 못하게 되므로 크로스토크 발생을 억제할 수 있다.
이상의 본 발명의 일실시예에서는 유기전계발광 패널의 비유효 디스플레이 영역에 제2 전류 공급 라인을 형성하는 것을 도시하였으나, 상기한 비유효 디스플레이 영역에는 상기 유기전계발광 패널(500)의 구동 장치로 동작하는 상기 타이밍 제어부(100), 컬럼 구동부(200), 로우 구동부(300) 및 전원 공급부(400)를 더 형성시킬 수도 있다. 이에 대한 실시예는 하기하는 도 6을 통해 설명한다.
도 6은 본 발명의 다른 실시예에 따른 유기전계발광 표시 장치를 설명하기 위한 도면으로, 특히 휴대폰과 같이 중소형 표시 장치에 채용되는 유기전계발광 표시 장치를 도시한다.
도 6을 참조하면, 본 발명의 다른 실시예에 의한 액티브 매트릭스형 유기전계발광 표시장치는 영상을 표시하기 위한 화소들이 매트릭스 형태로 형성된 어레이 기판(600)을 포함한다.
상기 어레이 기판(600) 상의 표시 영역(620)에는 복수개의 주사 라인(GL)들과 복수개의 데이터 라인(DL)들이 교차 배열되어 단위 화소부로 정의되는 유기전계발광 화소(625)를 형성한다. 인접한 데이터 라인(DL)들 사이에는 제1 전류 공급 라인(VDL1)이 상기 데이터 라인(DL)과 평행하게 배열된다. 제1 전류 공급 라인(VDL1)에는 디스플레이 신호의 최대 값이 직류 상태로 인가된다.
상기 주사 라인(GL)과 데이터 라인(DL)과의 교차점에는 상기한 도 1에서 설명한 제1 박막 트랜지스터(QS), 스토리지 커패시터(CST), 제2 박막 트랜지스터(QD) 및 유기전계발광 소자(EL)가 형성된다. 상기 제1 및 제2 박막 트랜지스터(QS, QD)는 비정질실리콘 박막 트랜지스터(a-Si TFT)로 형성한다.
또한, 도시되지는 않았지만, 상기 유기전계발광 소자(EL)는 상기 제1 박막 트랜지스터(QD)의 드레인 전극과 접촉되고 양극 전극 또는 음극 전극으로 제공되는 화소 전극, 상기 화소 전극 상에 형성된 유기전계발광층 및 상기 유기전계발광층 상에 형성되고 음극 전극 또는 양극 전극으로 제공되는 금속 전극을 포함한다.
동작시, 상기 제1 박막 트랜지스터(QS)가 턴-온(turn-on)되면 데이터 라인(Vdata)의 디스플레이 신호 값에 따라 제2 박막 트랜지스터(QD)가 턴-온되고, 제1 전류 공급 라인(VDL1)을 통해 전달되는 바이어스 전압과, 제2 전류 공급 라인(VDL2)을 통해 전달되는 바이어스 전압에 의해 유기전계발광 소자(EL)가 구동된다.
상기 표시 영역(620)의 타측 주변 영역(또는 비유효 디스플레이 영역) 상에는 제1 및 제2 전류 공급 라인(VDL1, VDL2)에 바이어스 전압을 공급하는 전원 공급부(650), 데이터 라인(DL)을 구동하기 위한 컬러 구동부(640) 및 주사 라인(GL)을 구동하기 위한 로우 구동부(645)도 함께 실장된다.
한편, 상기한 제1 전류 공급 라인(VDL1)이나 제2 전류 공급 라인(VDL2)의 두께나 폭에 따라 해당 전류 공급 라인의 저항값이 달라지고, 이에 따라 전압 강하되는 비율도 달라진다.
그러면, 하기하는 표 1을 통해 전류 공급 라인들(VDL1, VDL2)의 두께나 폭을 언급하고, 이에 따른 시뮬레이션 결과를 도 6을 통해 설명한다.
|
제1 및 제2 전류 라인의 두께
[Å]
|
제1 전류공급 라인(VDL1)의폭
[㎛]
|
제2 전류 공급 라인(VDL2의폭
[㎛]
|
저항값[Ω]
|
저항값[Ω]
|
일반적인
|
3,000
|
300
|
없음
|
0.11
|
없음
|
제1 실시예
|
3,000
|
300
|
1,000
|
0.11
|
10.73
|
제2 실시예
|
3,000
|
1,000
|
300
|
0.03
|
35.75
|
제3 실시예
|
3,000
|
1,000
|
1,000
|
0.03
|
10.73
|
도 7은 유기전계발광 패널에서 발생되는 전압 강하 시뮬레이션 결과를 설명하기 위한 도면이다. 특히 320개의 유기전계발광 화소에 연결된 전류 공급 라인(VDL) 또는 제1 및 제2 전류 공급 라인(VDL1, VDL2)에 5V의 바이어스 전압(Vdd)을 인가함에 따라, 강하되는 바이어스 전압(Vdd)을 설명하기 위한 도면이다.
도면상에서 ◆은 일반적인 유기전계발광 패널에서 발생되는 바이어스 전압 강하를 도시하고, ■는 제1 실시예에 따른 바이어스 전압 강하를 도시하며, △는 제2 실시예에 따른 바이어스 전압 강하를 도시하고, ×은 제3 실시예에 따른 바이어스 전압 강하를 도시한다.
구동 트랜지스터(QD)의 게이트-소오스 전압(Vgs)에 영향을 끼쳐 크로스토크의 주원인이 되는 바이어스 전압(Vdd) 강하를 줄이기 위해서 상기한 표 1에 나타낸 조건을 시뮬레이션한 결과, 제2 전류 공급 라인(VDL2)을 구비하지 않았을 때에는 320번째 유기전계발광 화소에 3.70V가 인가되어 1.3V만큼의 전압 강하가 발생하는 것을 확인할 수 있다.
한편, 제1 실시예의 조건을 적용하면 320번째 유기전계발광 화소에 4.22V가 인가되어 0.78V만큼의 전압 강하가 발생되고, 로드가 많이 걸리는 제1 전류 공급 라인(VDL1)의 폭을 제2 실시예의 조건과 같이 확장하면 320번째 유기전계발광 화소에 4.44V가 인가되어 0.56V만큼의 전압 강하가 발생됨을 확인할 수 있다.
한편, 제3 실시예의 조건인 제2 전류 공급 라인(VDL2)과 제1 전류 공급 라인(VDL1)의 폭 모두를 1mm로 적용했을 경우 320번째 유기전계발광 화소에 4.56V가 인가되어 0.44V 만큼의 전압 강하만이 발생함을 확인할 수 있다.
이처럼, 본 발명에 따라 매 유기전계발광 화소에 연결된 제1 전류 공급 라인(VDL1)외에 별도의 제2 전류 공급 라인(VDL2)을 형성하므로써, 매 유기전계발광 화소가 느끼는 바이어스 전압(Vdd) 강하는 일반적인 방법에 비해 바이어스 전압(Vdd) 강하가 33% 수준으로 크게 향상되는 것을 시뮬레이션 결과를 통해 알 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.