CN108028283B - 薄膜晶体管的制造方法和薄膜晶体管 - Google Patents

薄膜晶体管的制造方法和薄膜晶体管 Download PDF

Info

Publication number
CN108028283B
CN108028283B CN201580083210.4A CN201580083210A CN108028283B CN 108028283 B CN108028283 B CN 108028283B CN 201580083210 A CN201580083210 A CN 201580083210A CN 108028283 B CN108028283 B CN 108028283B
Authority
CN
China
Prior art keywords
silicon layer
region
layer
photoresist
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580083210.4A
Other languages
English (en)
Other versions
CN108028283A (zh
Inventor
宇津木觉
石田茂
高仓良平
松岛吉明
野寺伸武
松本隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Publication of CN108028283A publication Critical patent/CN108028283A/zh
Application granted granted Critical
Publication of CN108028283B publication Critical patent/CN108028283B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供能够使特性的波动减小的薄膜晶体管的制造方法和薄膜晶体管。形成由非晶硅构成的第1硅层14，从成为TFT(薄膜晶体管)的构成物的规定区域内的一部分或全部到规定区域的外部照射能量束，使照射了能量束的部分变化为多晶硅。另外，以使规定区域残留的方式蚀刻第1硅层14，以覆盖蚀刻后的第1硅层14的方式形成由非晶硅构成的第2硅层15。第1硅层14和第2硅层15成为TFT的沟道层。多晶硅的位置不会由于照射位置的波动而波动，减小沟道层内的多晶硅的位置的波动，减小TFT的特性的波动。

Description

薄膜晶体管的制造方法和薄膜晶体管
技术领域
本发明涉及薄膜晶体管的制造方法和薄膜晶体管。
背景技术
在液晶显示器面板中，作为驱动用于显示像素的像素电极的有源元件，多使用了薄膜晶体管(TFT：Thin Film Transistor)。在TFT中有将非晶硅用于半导体的TFT和将多晶硅用于半导体的TFT。多晶硅与非晶硅相比，迁移率大。因此，使用了多晶硅的TFT可以高速动作。相反，使用了非晶硅的TFT由于迁移率更小，因此能够使非动作时的漏电流减小。
专利文献1中公开了利用了非晶硅和多晶硅这两者的特性的TFT。该TFT中，在绝缘性的基板上形成栅极，形成覆盖基板和栅极的绝缘层，在绝缘层上形成多晶硅层，在多晶硅层上形成非晶硅层，在非晶硅层上形成了源极和漏极。多晶硅层通过暂时形成非晶硅层，对非晶硅层照射激光，使非晶硅变化为多晶硅而形成。多晶硅层和非晶硅层作为沟道层发挥功能。迁移率等TFT的特性成为沟道层为多晶硅层时与沟道层为非晶硅层时的中间的特性。
另外，开发了如下技术：不是使非晶硅层的全体变化为多晶硅，而是部分地对非晶硅层照射激光，使非晶硅层的一部分变化为多晶硅。通过控制使非晶硅层的一部分变化为多晶硅的量，从而能够适当地调整TFT的特性。
现有技术文献
专利文献
专利文献1：日本特开2012-114131号公报
发明内容
发明要解决的课题
在通过激光的照射使非晶硅层的一部分变化为多晶硅的技术中，在照射激光的位置上产生波动。因此，在非晶硅层内产生多晶硅的位置波动，TFT中的迁移率和漏电流等特性波动。作为特性变化的原因，认为将多晶硅的区域与源极和漏极投影于基板的区域重叠的部分的面积变化，该部分的寄生容量变化。另外，也认为由于将多晶硅的区域与源极和漏极各自投影于基板的区域重叠的部分的面积和形状变化，因此各电极的电位变化，迁移率变化。
本发明鉴于该实际情况而完成，其目的在于提供通过减小沟道层内的多晶硅的位置的波动从而能够减小特性的波动的薄膜晶体管的制造方法和薄膜晶体管。
用于解决课题的手段
本发明涉及的薄膜晶体管的制造方法，其特征在于，包含：在基板的表面形成栅极的工序、在形成了栅极的上述基板的表面形成绝缘膜的工序、在形成了上述绝缘膜后形成由非晶硅构成的第1硅层的工序、在上述第1硅层上从具有规定面积的规定区域内的一部分或全部到上述规定区域的外部照射能量束而使上述第1硅层中的照射了上述能量束的部分变化为多晶硅的工序、以使上述规定区域残留的方式将上述第1硅层蚀刻的第1蚀刻工序、覆盖蚀刻后的第1硅层而在比上述第1硅层宽广的范围形成由非晶硅构成的第2硅层的工序、以将覆盖上述第1硅层且比上述第1硅层宽广的部分残留的方式将上述第2硅层蚀刻的第2蚀刻工序、和形成使上述第1硅层和上述第2硅层成为了沟道层的源极和漏极的电极形成工序。
本发明涉及的薄膜晶体管的制造方法，其特征在于，上述电极形成工序以将上述第1硅层中的多晶硅的部分与上述源极和上述漏极中的至少一者投影于上述基板的区域重叠的方式形成上述源极和上述漏极。
本发明涉及的薄膜晶体管的制造方法，其特征在于，上述第1蚀刻工序包含：使用多灰度等级的光掩模形成光致抗蚀剂的工序，该光致抗蚀剂保护上述第1硅层上的上述规定的区域和与上述规定的区域邻接的区域，该光致抗蚀剂的保护与上述规定的区域邻接的区域的部分的厚度变得比保护上述规定的区域的部分的厚度薄；通过灰化从上述光致抗蚀剂将保护与上述规定的区域邻接的区域的部分除去的工序；从上述第1硅层将没有被上述光致抗蚀剂的残存部分保护的部分除去的工序，上述第2蚀刻工序包含：使用与上述第1蚀刻工序相同的光掩模形成光致抗蚀剂的工序，该光致抗蚀剂保护上述第2硅层上的覆盖上述第1硅层的区域和与该区域邻接的区域；从上述第2硅层将没有被上述光致抗蚀剂保护的部分除去的工序。
本发明涉及的薄膜晶体管的制造方法，其特征在于，上述第1蚀刻工序和上述第2蚀刻工序包含使用相同的光掩模形成光致抗蚀剂的工序，使蚀刻的条件不同以使蚀刻后的第2硅层的面积变得比蚀刻后的第1硅层的面积大。
本发明涉及的薄膜晶体管，具有：基板、在该基板的表面形成的栅极、在该栅极的上侧形成的第1硅层、在该第1硅层的上侧形成的第2硅层和一部分在该第2硅层的上侧形成的源极和漏极，其特征在于，上述第1硅层的一部分或全部由通过对非晶硅的能量束照射所生成的多晶硅构成，上述第2硅层由非晶硅构成、覆盖上述第1硅层的表面和侧面并且在比上述第1硅层宽广的范围形成。
本发明涉及的薄膜晶体管，其特征在于，将上述第1硅层中的多晶硅的部分以及上述源极和上述漏极中的至少一者投影于上述基板的区域重叠。
本发明中，TFT(薄膜晶体管)含有第1硅层和第2硅层。在TFT的制造方法中，形成由非晶硅构成的第1硅层，在第1硅层内从成为TFT的构成物的规定区域内的一部分或全部到规定区域的外部照射能量束，使照射了能量束的部分变化为多晶硅。另外，以使规定区域残留的方式对第1硅层进行蚀刻，比第1硅层宽广地形成由非晶硅构成的第2硅层以致覆盖蚀刻后的第1硅层。第1硅层和第2硅层成为TFT的沟道层。沟道层内的多晶硅的部分的位置对迁移率等TFT的特性产生影响。在第1硅层中通过能量束的照射而生成的多晶硅的部分内必要的部分以外被蚀刻除去，因此多晶硅的位置不是由能量束的照射决定，而是由蚀刻决定。因此，多晶硅的位置不会由于能量束的照射位置的波动而波动，使TFT的沟道层内的多晶硅的位置的波动减小。
另外，本发明中，将第1硅层中的多晶硅的部分与源极和漏极中的至少一者投影于基板的区域重叠。将多晶硅的部分与源极和漏极各自投影于基板的区域重叠的面积和形状对TFT的特性产生影响。使该面积和形状的波动减小，使TFT的特性的波动减小。
另外，本发明中，形成用于第1硅层的蚀刻的光致抗蚀剂时，使用多灰度等级的光掩模，形成厚度部分地变薄的光致抗蚀剂，从光致抗蚀剂将厚度薄的部分除去。在形成用于第2硅层的蚀刻的光掩模时，使用相同的光掩模形成光致抗蚀剂，没有进行厚度薄的部分的除去。能够使用相同的光掩模形成保护第1硅层的规定区域的光致抗蚀剂和保护第2硅层的比第1硅层宽广的区域的光致抗蚀剂。
另外，本发明中，在第1硅层的蚀刻和第2硅层的蚀刻中，通过调整光刻中的曝光量等蚀刻的条件，从而形成第1硅层和尺寸更大的第2硅层。由此，即使在使用了二元光掩模的情况下，也能够采用相同的光掩模形成第1硅层和第2硅层。
发明的效果
本发明中，减小TFT的沟道层中的多晶硅的位置的波动，减小TFT的特性的波动。因此，可高精度地调整TFT的特性等，本发明发挥优异的效果。
附图说明
图1为现有的TFT的主要部分的截面示意图。
图2为现有的TFT的主要部分的平面示意图。
图3为表示现有的TFT的制造工序的截面示意图。
图4为实施方式1涉及的TFT的主要部分的截面示意图。
图5为实施方式1涉及的TFT的主要部分的平面示意图。
图6为表示实施方式1涉及的TFT的制造方法的工序图。
图7A为表示实施方式1涉及的TFT的制造工序的一部分的截面示意图。
图7B为表示实施方式1涉及的TFT的制造工序的一部分的截面示意图。
图7C为表示实施方式1涉及的TFT的制造工序的一部分的截面示意图。
图7D为表示实施方式1涉及的TFT的制造工序的一部分的截面示意图。
图7E为表示实施方式1涉及的TFT的制造工序的一部分的截面示意图。
图7F为表示实施方式1涉及的TFT的制造工序的一部分的截面示意图。
图7G为表示实施方式1涉及的TFT的制造工序的一部分的截面示意图。
图7H为表示实施方式1涉及的TFT的制造工序的一部分的截面示意图。
图8A为表示实施方式1涉及的TFT的制造工序的一部分的平面示意图。
图8B为表示实施方式1涉及的TFT的制造工序的一部分的平面示意图。
图8C为表示实施方式1涉及的TFT的制造工序的一部分的平面示意图。
图8D为表示实施方式1涉及的TFT的制造工序的一部分的平面示意图。
图8E为表示实施方式1涉及的TFT的制造工序的一部分的平面示意图。
图8F为表示实施方式1涉及的TFT的制造工序的一部分的平面示意图。
图9为表示实施方式2涉及的TFT的制造方法的工序图。
图10A为表示实施方式2涉及的TFT的制造工序的一部分的截面示意图。
图10B为表示实施方式2涉及的TFT的制造工序的一部分的截面示意图。
图11为实施方式3涉及的TFT的主要部分的平面示意图。
图12为沿着图11中所示的XII-XII线的TFT的截面示意图。
图13A为表示实施方式3涉及的TFT的制造工序的一部分的平面示意图。
图13B为表示实施方式3涉及的TFT的制造工序的一部分的平面示意图。
图14为表示实施方式3涉及的TFT的另一例的平面示意图。
图15A为表示实施方式3涉及的TFT的另一例的制造工序的一部分的平面示意图。
图15B为表示实施方式3涉及的TFT的另一例的制造工序的一部分的平面示意图。
具体实施方式
以下参照表示其实施方式的附图对本发明具体地说明。
＜实施方式1＞
首先，对现有的TFT及其制造方法进行说明。图1为现有的TFT的主要部分的截面示意图。在玻璃基板等绝缘性的基板51的表面形成栅极52，覆盖栅极52在基板51上形成了栅绝缘膜53。在栅绝缘膜53的表面内在栅极52的上侧形成了第1半导体层54。第1半导体层54包含由多晶硅构成的多晶硅部541和由非晶硅构成的非晶硅部542。将非晶硅部542配置在多晶硅部541的周围。在第1半导体层54的表面形成了由非晶硅构成的第2半导体层55。
在第2半导体层55的表面的所需位置形成了n+Si层56。n+Si层56由含有杂质的n型的硅构成。在n+Si层56的表面、第1半导体层54和第2半导体层55的侧面以及栅绝缘膜53的表面形成了具有所需图案的源极57和漏极58。n+Si层56为与源极57和漏极58的接触层。另外，第1半导体层54和第2半导体层55为沟道层。
图2为现有的TFT的主要部分的平面示意图。在图2中示出了第1半导体层54、源极57和漏极58的平面视图中的位置关系，省略了TFT的其他结构。在平面视图中，将多晶硅部541形成为矩形，在多晶硅部541的周围形成了非晶硅部542。如图2中所示那样，将源极57和多晶硅部541的一部分投影于基板51的表面的区域重叠，同样地，将漏极58和多晶硅部541的一部分投影于基板51的表面的区域重叠。
图3为表示现有的TFT的制造工序的截面示意图。如图3的第一个图中所示那样，在基板51上形成栅极52，覆盖栅极52在基板51的表面形成栅绝缘膜53，在栅绝缘膜53的表面形成第1半导体层54。在该阶段中，第1半导体层54全部为非晶硅部542。接下来，如图3的第二个图中所示那样，使第1半导体层54的一部分变化为多晶硅部541。在该工序中，进行如下的退火处理：对第1半导体层54的一部分照射激光，利用激光的热使硅的温度上升，停止激光的照射而使其放热。通过退火处理，在照射了激光的部分，非晶硅变化为多晶硅，生成多晶硅部541。没有照射激光的部分为非晶硅部542。接下来，如图3的第三个图中所示那样，覆盖第1半导体层54而形成第2半导体层55，在第2半导体层55的表面形成n+Si层56。接下来，如图3的第四个图中所示那样，在n+Si层56中形成所需的图案，按照形成的图案将第1半导体层54、第2半导体层55和n+Si层56蚀刻。接下来，如图1中所示那样，在蚀刻后的n+Si层56上形成源极57和漏极58。
将多晶硅部541形成于第1半导体层54上的照射了激光的位置。由于照射激光的位置产生波动，因此多晶硅部541的位置也产生波动。因此，在以往的TFT中，将多晶硅部541与源极57和漏极58各自投影于基板51的表面的区域重叠的面积和形状产生波动，TFT的特性波动。
以下对本实施方式涉及的TFT进行说明。图4为实施方式1涉及的TFT的主要部分的截面示意图。在玻璃基板等绝缘性的基板11的表面形成栅极12，覆盖栅极12在基板11上形成了栅绝缘膜13。栅绝缘膜13例如为氮化硅的层。在栅绝缘膜13的表面内在栅极12的上侧形成了第1硅层14。第1硅层14由多晶硅构成。进而，覆盖第1硅层14形成了第2硅层15。第2硅层15由非晶硅构成。第2硅层15除了第1硅层14以外，也将第1硅层14的周围的栅绝缘膜13的一部分覆盖。即，第2硅层15覆盖第1硅层14的表面和侧面。
在第2硅层15的表面的所需位置形成了n+Si层16。n+Si层16由磷或砷等杂质浓度高的n型的硅构成。在n+Si层16的表面、第2硅层15的侧面和栅绝缘膜13的表面形成了具有所需的图案的源极17和漏极18。n+Si层16为与源极17和漏极18的接触层。另外，第1硅层14和第2硅层15为沟道层。
图5为实施方式1涉及的TFT的主要部分的平面示意图。图5中示出了第1硅层14、第2硅层15、源极17和漏极18的平面视图中的位置关系，省略了TFT的其他结构。平面视图中，将第1硅层14形成为矩形，被第2硅层15覆盖。图5中，用虚线示出了被第2硅层15覆盖的第1硅层14。如图5中所示那样，将源极17和第1硅层14的一部分投影于基板11的表面的区域重叠，同样地，将漏极18和第1硅层14的一部分投影于基板11的表面的区域重叠。利用由多晶硅构成的第1硅层14，迁移率上升，利用由非晶硅构成的第2硅层15，使漏电流减小。
图6为表示实施方式1涉及的TFT的制造方法的工序图。图7A～图7H为表示实施方式1涉及的TFT的制造工序的一部分的截面示意图。图8A～图8F为表示实施方式1涉及的TFT的制造工序的一部分的平面示意图。如图7A中所示那样，在基板11上形成栅极12(S101)，覆盖栅极12在基板11的表面形成栅绝缘膜13(S102)，在栅绝缘膜13的表面形成由非晶硅构成的第1硅层14(S103)。
接下来，通过退火处理，使第1硅层14的一部分变化为多晶硅(S104)。S104的退火处理中，对第1硅层14的一部分照射激光(能量束)，利用激光的热使硅的温度上升，停止激光的照射使其放热。通过退火处理，在照射了激光的部分，非晶硅变化为多晶硅。图7B和图8A表示第1硅层14的一部分已变化为多晶硅的状态。在形成了的第1硅层14内，将成为完成的TFT的构成物的区域称为第1区域141。第1区域141位于栅极12的上侧，具有规定的面积。在图7B和图8A中用虚线示出了第1区域141。例如，将第1区域141投影于基板11的形状为矩形。
在S104的退火处理中，在第1硅层14上，对包含第1区域141且比第1区域141宽广的范围照射激光。即，在第1硅层14上从第1区域141内到第1区域141的外部照射激光。例如，对第1硅层14上的包含第1区域141的所需部位经由多透镜阵列照射激光。对于激光，例如能够使用非晶硅的吸收大的紫外光的受激准分子激光。在第1硅层14内的照射了激光的部分中，非晶硅变化为多晶硅，生成多晶硅部142。如图7B和图8A中所示那样，第1区域141成为了多晶硅部142，与第1区域141邻接的部分也成为了多晶硅部142。
接下来，通过光刻，形成将第1硅层14的所需部分保护的光致抗蚀剂2(S105)。图7C和图8B表示形成了光致抗蚀剂2的状态。在S105的工序中，使用半色调的光掩模，形成具有二种厚度的光致抗蚀剂2。如图7C中所示那样，光掩模2在第1硅层14内形成于将第1区域141和与第1区域141邻接的区域保护的位置。光掩模2由保护第1区域141的中央部分21和保护与第1区域141邻接的区域的周缘部分22构成。周缘部分22的厚度变得比中央部分21的厚度要薄。
接下来，进行从光致抗蚀剂2将周缘部分22除去的灰化(S106)。S106的工序中，调整灰化的条件以致将光致抗蚀剂2内比较薄的周缘部分22除去，使比较厚的中央部分21残存。图7D和图8C表示灰化后的状态。通过灰化，得到保护第1硅层14的第1区域141的光致抗蚀剂3。接下来，通过湿蚀刻或干蚀刻将第1硅层14内用光致抗蚀剂3保护的第1区域141以外的部分除去(S107)。S105～S107的工序对应于第1蚀刻工序。蚀刻后将光致抗蚀剂3除去，进行清洗。图7E和图8D表示蚀刻后的状态。在栅绝缘膜13上，第1硅层14的、成为TFT的构成物的部分残存。残存的第1硅层14由多晶硅构成。
接下来，覆盖第1硅层14形成由非晶硅构成的第2硅层15(S108)。在S108的工序中，将第2硅层15形成于比第1硅层14宽广的范围。接下来，在第2硅层15的表面形成n+Si层16(S109)。图7F表示形成了n+Si层16的状态。第2硅层15和n+Si层16覆盖第1硅层14。
接下来，通过光刻，形成保护第2硅层15和n+Si层16的所需部分的光致抗蚀剂23(S110)。图7G和图8E表示形成了光致抗蚀剂23的状态。在S110的工序中，使用与S105的工序相同的光掩模，在相同的位置形成光致抗蚀剂23。通过使用与S105的工序相同的光掩模，能够将S105的工序中使用的对准标记再次利用。光致抗蚀剂23保护第2硅层15和n+Si层16内覆盖第1硅层14的区域和与该区域邻接的区域。将第2硅层15和n+Si层16内被光致抗蚀剂23保护的部分设为第2区域151。图7G中用虚线示出第2区域151。第2硅层15的第2区域151位于栅极12的上侧，覆盖第1硅层14，在基板11投影的面积变得比第1硅层14(第1区域141)宽广。第2硅层15的第2区域151是成为完成的TFT的构成物的区域。
接下来，通过湿蚀刻或干蚀刻，将第2硅层15和n+Si层16内被光致抗蚀剂23保护的第2区域151以外的部分除去(S111)。S110～S111的工序对应于第2蚀刻工序。蚀刻后，将光致抗蚀剂23除去，进行清洗。图7H和图8F表示蚀刻后的状态。在栅绝缘膜13上形成了第1硅层14、覆盖第1硅层14并且也将栅绝缘膜13内第1硅层14的周围的一部分覆盖的第2硅层15和覆盖第2硅层15的n+Si层16。图8F中示出第1硅层14和第2硅层15的平面视图中的位置关系，省略了n+Si层16，用虚线示出第1硅层14。
接下来，在n+Si层16上通过光刻形成源极17和漏极18的图案，将形成的图案作为掩模，通过将平面视图中位于源极17与漏极18之间的n+Si层16和第2硅层15的一部分蚀刻，从而如图4中所示那样形成源极17和漏极18(S112)。
如以上详述那样，本实施方式中，对比由非晶硅构成的第1硅层14的第1区域141宽广的范围照射激光，进行退火处理，通过蚀刻将第1区域141以外的部分除去，从而生成由多晶硅构成的第1硅层14。通过在照射了激光的部分内采用蚀刻将必要的部分以外除去，从而生成第1硅层14，因此由多晶硅构成的第1硅层14的位置不是由激光的照射决定，而是由蚀刻决定。因此，不会起因于照射激光的位置的波动而使第1硅层14的位置波动。由于第1硅层14的位置波动的原因之一不复存在，因此减小TFT的沟道层内的多晶硅的位置的波动。因此，减小将沟道层内的多晶硅的部分(第1硅层14)与源极17和漏极18各自投影于基板11的区域重叠的面积和形状的波动，减小迁移率等TFT的特性的波动。由于减小TFT的特性的波动，因此通过使用本实施方式涉及的制造方法，从而可以与以往相比高精度地调整TFT的特性。
另外，本实施方式中，通过使用半色调的光掩模，能够采用相同的光掩模形成保护第1硅层14的第1区域141的光致抗蚀剂3和保护更宽广的第2硅层15的第2区域151的光致抗蚀剂23。光掩模的数目没有增加，抑制制造成本的增大。另外，通过使用相同的光掩模，在形成保护第1区域141的光致抗蚀剂3和保护第2区域151的光致抗蚀剂23时能够利用相同的对准标记。因此，在TFT内尽可能地抑制相对于第1硅层14的第2硅层15的位置的波动。再有，本实施方式中，可使用灰度等级数比半色调的光掩模多的光掩模。
另外，在图1中所示的现有的TFT中，第1半导体层54和第2半导体层55之间的界面将源极57与漏极58之间连接，产生通过了该界面的漏电流。本实施方式涉及的TFT中，如图4中所示那样，由于第2硅层15将第1硅层14的表面和侧面覆盖，因此第1硅层14与第2硅层15之间的界面没有将源极17与漏极18之间连接。因此，没有产生通过了第1硅层14与第2硅层15之间的界面的漏电流。因此，本实施方式涉及的TFT使漏电流减小。
＜实施方式2＞
实施方式2涉及的TFT的结构与实施方式1相同。图9为表示实施方式2涉及的TFT的制造方法的工序图。图10A和图10B是表示实施方式2涉及的TFT的制造工序的一部分的截面示意图。与实施方式1同样地，如图7A中所示那样，在基板11上形成栅极12(S201)，覆盖栅极12在基板11的表面形成栅绝缘膜13(S202)，在栅绝缘膜13的表面形成由非晶硅构成的第1硅层14(S203)。接下来，与实施方式1同样地，如图7B中所示那样，通过退火处理，在第1硅层14内使包含第1区域141且比第1区域141宽广的范围变化为多晶硅，生成多晶硅部142(S204)。
接下来，通过光刻，形成保护第1硅层14的第1区域141的光致抗蚀剂41(S205)。图10A表示形成了光致抗蚀剂41的状态。S205的工序中，使用二元光掩模形成光致抗蚀剂41。接下来，通过湿蚀刻或干蚀刻，将第1硅层14内用光致抗蚀剂41保护的第1区域141以外的部分除去(S206)。S205～S206的工序对应于第1蚀刻工序。蚀刻后，将光致抗蚀剂41除去，进行清洗。蚀刻后，与实施方式1同样地，成为图7E中所示的状态，残存的第1硅层14由多晶硅构成。接下来，与实施方式1同样地，如图7F中所示那样，覆盖第1硅层14，形成由非晶硅构成的第2硅层15(S207)，形成n+Si层16(S208)。
接下来，通过光刻，形成保护第2硅层15和n+Si层16的第2区域151的光致抗蚀剂42(S209)。图10B表示形成了光致抗蚀剂42的状态。第2硅层15的第2区域151覆盖第1硅层14，在基板11投影的面积变得比第1硅层14(第1区域141)宽广。S209的工序中，使用与S205的工序相同的光掩模，在相同的位置形成光致抗蚀剂42。不过，使光刻的条件在S205和S209中不同，使得对于投影于基板11的面积而言，光致抗蚀剂42变得比光致抗蚀剂41宽广。例如，在S205的工序中，使用正型的光致抗蚀剂和光掩模，通过过度曝光形成稍小的光致抗蚀剂41，在S209的工序中，使用相同的光掩模，通过不足曝光形成稍大的光致抗蚀剂42。
接下来，通过湿蚀刻或干蚀刻，将第2硅层15和n+Si层16内被光致抗蚀剂42保护的第2区域151以外的部分除去(S210)。S209～S210的工序对应于第2蚀刻工序。蚀刻后，将光致抗蚀剂42除去，进行清洗。蚀刻后，与实施方式1同样地成为图7H中所示的状态。接下来，与实施方式1同样地，在n+Si层16上通过光刻形成源极17和漏极18的图案，将形成的图案作为掩模，将平面视图中位于源极17与漏极18之间的n+Si层16和第2硅层15的一部分蚀刻，从而如图4中所示那样形成源极17和漏极18(S211)。
再有，本实施方式中，可使光刻的条件以外的蚀刻的条件在S206与S210中不同，使得S210中残存的第2硅层15的投影于基板11的面积变得比第1硅层14宽广。例如，在S205和S209中使光致抗蚀剂的大小相同，在S206中使蚀刻的时间稍长，第1硅层14的残存的区域变得比光致抗蚀剂小，在S210中使蚀刻的时间稍短，第2硅层15的残存的区域变得更大。采用该方法，也能够使用相同的光掩模，使得蚀刻后的第2硅层15的面积变得比蚀刻后的第1硅层14大。
如以上详述那样，本实施方式中，由多晶硅构成的第1硅层14的位置不是由激光的照射决定，而是由蚀刻决定。因此，第1硅层14的位置不会因为照射激光的位置的波动而波动，使TFT的沟道层内的多晶硅的位置的波动减小。因此，使迁移率等TFT的特性的波动减小，采用本实施方式涉及的制造方法高精度地调整TFT的特性成为可能。
另外，本实施方式中，通过调整光刻的条件等蚀刻的条件，从而能够采用相同的光掩模形成第1硅层14和尺寸更大的第2硅层15。因此，与实施方式1同样地，光掩模的数目不会增加，抑制制造成本的增大。另外，通过使用相同的光掩模，能够在光致抗蚀剂的形成时利用相同的对准标记，抑制相对于第1硅层14的第2硅层15的位置的波动。
＜实施方式3＞
实施方式1和2中，示出了TFT中的第1硅层14由多晶硅构成的形态，但实施方式3中，示出在第1硅层14中非晶硅和多晶硅混在一起的形态。
图11为实施方式3涉及的TFT的主要部分的平面示意图。图12为沿着图11中所示的XII-XII线的TFT的截面示意图。另外，沿着图11中所示的IV-IV线的TFT的截面示意图与图4中所示的实施方式1相同。与实施方式1和2同样地，TFT包含基板11、栅极12、栅绝缘膜13、第1硅层14、第2硅层15、n+Si层16、源极17和漏极18。图11中示出第1硅层14、第2硅层15、源极17和漏极18的平面视图中的位置关系，省略了TFT的其他结构。平面视图中，将第1硅层14形成为矩形，被第2硅层15覆盖。图11中，用虚线示出了被第2硅层15覆盖的第1硅层14。本实施方式中，第1硅层14包含由多晶硅构成的多晶硅部142和由非晶硅构成的非晶硅部143。
如图11中所示那样，在平面视图中，多晶硅部142在源极17和漏极18并列的方向上具有与第1硅层14全体相同的长度。另外，在与源极17和漏极18并列的方向交叉的方向上，多晶硅部142的长度比第1硅层14全体短。另外，将源极17和多晶硅部142的一部分投影于基板11的表面的区域重叠，同样地，将漏极18和多晶硅部142的一部分投影于基板11的表面的区域重叠。第1硅层14的其他部分成为了非晶硅部143。
TFT采用与实施方式1或2同样的制造方法制造。图13A和图13B是表示实施方式3涉及的TFT的制造工序的一部分的平面示意图。与实施方式1和2同样地，在基板11上形成栅极12，形成栅绝缘膜13，在栅绝缘膜13的表面形成由非晶硅构成的第1硅层14。接下来，通过退火处理，使第1硅层14的一部分变化为多晶硅。在退火处理中，在第1硅层14内从第1区域141的一部分到第1区域141的外部照射激光。此时，对第1区域141内的应成为多晶硅部142的部分照射激光，对于应成为非晶硅部143的部分不照射激光。在照射了激光的部分中，非晶硅变化成多晶硅，生成多晶硅部142。在图13A中示出第1硅层14的一部分已变化为多晶硅的状态。第1区域141内的一部分和第1区域141外的一部分成为了多晶硅部142，多晶硅部142在第1区域141的内部和外部连续。
接下来，采用与实施方式1或2同样的方法对第1硅层14进行蚀刻。图13B表示蚀刻后的状态。在栅绝缘膜13上残存着第1硅层14的、成为TFT的构成物的部分。残存的第1硅层14包含多晶硅部142和非晶硅部143。TFT的以后的制造工序与实施方式1或2同样。
再有，图11中所示的TFT为一例，只要第1硅层14包含多晶硅部142和非晶硅部143，多晶硅部142的在第1硅层14内的位置、形状和尺寸可呈图11中所示的例子以外的形态。图14是表示实施方式3涉及的TFT的另一例的平面示意图。示出了第1硅层14、第2硅层15、源极17和漏极18的平面视图中的位置关系，省略了TFT的其他结构。在平面视图中，非晶硅部143在与源极17和漏极18并列的方向交叉的方向上具有与第1硅层14全体相同的长度。另外，在源极17和漏极18并列的方向上，非晶硅部143的长度比第1硅层14全体短。另外，将源极17和漏极18与非晶硅部143投影于基板11的表面的区域不重叠。第1硅层14的其他部分成为了多晶硅部142。即，多晶硅部142被位于源极17与漏极18的中间的非晶硅部143截断。将源极17和漏极18与多晶硅部142的一部分投影于基板11的表面的区域重叠。
图15A和图15B为表示实施方式3涉及的TFT的另一例的制造工序的一部分的平面示意图。图15A表示通过退火处理而使第1硅层14的一部分已变化为多晶硅的状态。第1区域141内的一部分与第1区域141外的一部分成为了多晶硅部142，多晶硅部142在第1区域141的内部和外部连续。图15B表示蚀刻后的第1硅层14。蚀刻后的第1硅层14包含多晶硅部142和非晶硅部143。最终制造图14中所示的TFT。
如以上详述那样，本实施方式中，在TFT的沟道层中所含的第1硅层14中含有多晶硅部142和非晶硅部143。通过使第1硅层14的一部分成为多晶硅部142，与第1硅层14的全部成为了多晶硅的情况相比，能够更细微地调整迁移率等TFT的特性。本实施方式中，第1硅层14的位置不是由激光的照射决定，而是由蚀刻决定，多晶硅部142的位置也由蚀刻决定。因此，多晶硅部142的位置不会因为照射激光的位置的波动而波动，使TFT的沟道层内的多晶硅的位置的波动减小。因此，将沟道层内的多晶硅部142与源极17和漏极18各自投影于基板11的区域重叠的面积和形状的波动减小，使TFT的特性的波动减小。通过使用本实施方式涉及的制造方法，从而可以高精度地调整TFT的特性。
再有，本实施方式中，示出了将多晶硅部142与源极17和漏极18各自投影于基板11的区域重叠的形态，但TFT也可以是将多晶硅部142与源极17和漏极18投影于基板11的区域不重叠的形态。另外，TFT也可以是将源极17和漏极18中的一者与多晶硅部142投影于基板11的区域重叠并且将源极17和漏极18中的另一者与多晶硅部142投影于基板11的区域不重叠的形态。另外，在以上的实施方式1～3中，示出了在退火处理中使用激光的例子，但本发明中，在退火处理中可使用激光以外的能量束。
附图标记的说明
11 基板
12 栅极
13 栅绝缘膜
14 第1硅层
141 第1区域
142 多晶硅部
143 非晶硅部
15 第2硅层
151 第2区域
16 n+Si层
17 源极
18 漏极
2、23、3、41、42 光致抗蚀剂。

Claims (4)

1.薄膜晶体管的制造方法，其特征在于，包含：
在基板的表面形成栅极的工序；
在形成了栅极的所述基板的表面形成绝缘膜的工序；
在形成了所述绝缘膜后形成由非晶硅构成的第1硅层的工序；
在所述第1硅层中从第1区域内的一部分或全部区域向所述第1区域的外部照射能量束而使所述第1硅层中的照射了所述能量束的部分变化为多晶硅并且将所述第1硅层作为第2硅层的工序，所述第1区域是作为所述薄膜晶体管的多晶硅层的区域；
对所述第2硅层进行蚀刻以使所述第1区域残留来形成所述多晶硅层的第1蚀刻工序；
覆盖所述多晶硅层并且形成由非晶硅构成的第3硅层的工序；
对所述第3硅层进行蚀刻来形成非晶硅层以使比所述第1区域宽的第2区域残留的第2蚀刻工序，所述第2区域是作为所述薄膜晶体管的所述非晶硅层的区域；和
形成使所述多晶硅层和所述非晶硅层成为了沟道层的源极和漏极的电极形成工序。
2.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述电极形成工序形成所述源极和所述漏极，以使所述多晶硅层的一部分投影于所述基板的位置以及所述源极和所述漏极中的至少一者的一部分投影于所述基板的位置重叠。
3.根据权利要求1或2所述的薄膜晶体管的制造方法，其特征在于，所述第1蚀刻工序包含：
使用多灰度等级的光掩模形成光致抗蚀剂的工序，该光致抗蚀剂保护所述第2硅层的所述第1区域和与所述第1区域邻接的区域，该光致抗蚀剂保护与所述第1区域邻接的区域的部分的厚度变得比保护所述第1区域的部分的厚度薄；
通过灰化从所述光致抗蚀剂将保护与所述第1区域邻接的区域的部分除去的工序；
从所述第2硅层将没有被所述光致抗蚀剂的残存部分保护的部分除去的工序，
所述第2蚀刻工序包含：
使用与所述第1蚀刻工序相同的光掩模形成光致抗蚀剂的工序，该光致抗蚀剂保护所述第3硅层的所述第2区域；
从所述第3硅层将没有被所述光致抗蚀剂保护的部分除去的工序。
4.根据权利要求1或2所述的薄膜晶体管的制造方法，其特征在于，所述第1蚀刻工序和所述第2蚀刻工序包含使用相同的光掩模形成光致抗蚀剂的工序，使蚀刻的条件不同以使所述非晶硅层的面积变得比所述多晶硅层的面积大。
CN201580083210.4A 2015-09-18 2015-09-18 薄膜晶体管的制造方法和薄膜晶体管 Active CN108028283B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/076705 WO2017046948A1 (ja) 2015-09-18 2015-09-18 薄膜トランジスタの製造方法及び薄膜トランジスタ

Publications (2)

Publication Number Publication Date
CN108028283A CN108028283A (zh) 2018-05-11
CN108028283B true CN108028283B (zh) 2021-03-02

Family

ID=58288480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580083210.4A Active CN108028283B (zh) 2015-09-18 2015-09-18 薄膜晶体管的制造方法和薄膜晶体管

Country Status (4)

Country Link
US (1) US10256350B2 (zh)
JP (1) JP6480593B2 (zh)
CN (1) CN108028283B (zh)
WO (1) WO2017046948A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
CN102405527A (zh) * 2010-05-11 2012-04-04 松下电器产业株式会社 显示装置用薄膜半导体器件及其制造方法
JP2012114131A (ja) * 2010-11-22 2012-06-14 Panasonic Corp 薄膜トランジスタ、その製造方法、および表示装置
CN102576733A (zh) * 2009-07-24 2012-07-11 株式会社V技术 薄膜晶体管、其制造方法及液晶显示装置
CN102842619A (zh) * 2012-09-03 2012-12-26 南京中电熊猫液晶显示科技有限公司 一种半导体装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473988A1 (en) * 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
JP5226259B2 (ja) * 2007-08-21 2013-07-03 株式会社ジャパンディスプレイイースト 液晶表示装置
WO2011161910A1 (ja) 2010-06-22 2011-12-29 パナソニック株式会社 発光表示装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
CN102576733A (zh) * 2009-07-24 2012-07-11 株式会社V技术 薄膜晶体管、其制造方法及液晶显示装置
CN102405527A (zh) * 2010-05-11 2012-04-04 松下电器产业株式会社 显示装置用薄膜半导体器件及其制造方法
JP2012114131A (ja) * 2010-11-22 2012-06-14 Panasonic Corp 薄膜トランジスタ、その製造方法、および表示装置
CN102842619A (zh) * 2012-09-03 2012-12-26 南京中电熊猫液晶显示科技有限公司 一种半导体装置及其制造方法

Also Published As

Publication number Publication date
CN108028283A (zh) 2018-05-11
JP6480593B2 (ja) 2019-03-13
JPWO2017046948A1 (ja) 2018-08-02
US20180204957A1 (en) 2018-07-19
US10256350B2 (en) 2019-04-09
WO2017046948A1 (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
KR100708240B1 (ko) 박막 트랜지스터, 이를 사용한 액정 표시장치, 및 이를제조하는 방법
CN107533979B (zh) 薄膜晶体管的制造方法和显示面板
JP5323604B2 (ja) 表示装置及びその製造方法
CN106847703B (zh) 低温多晶硅薄膜晶体管的制造方法和显示装置
US7041540B1 (en) Thin film transistor and method for fabricating the same
JP2005072135A (ja) 液晶表示装置及び薄膜トランジスタの製造方法
US8377766B2 (en) Method of making thin film transistor
CN109065551B (zh) Tft阵列基板的制造方法及tft阵列基板
WO2015161596A1 (zh) 多晶硅薄膜晶体管及其制备方法、阵列基板及其制备方法、显示装置
US7176491B2 (en) Semiconductor device
KR100330165B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
US6902961B2 (en) Method of forming a CMOS thin film transistor device
JP2004200651A (ja) トップゲート型薄膜トランジスタの形成方法
CN107438903B (zh) 薄膜晶体管制造方法
WO2019200835A1 (zh) Cmos型ltps tft基板的制作方法
CN108028283B (zh) 薄膜晶体管的制造方法和薄膜晶体管
WO2016078134A1 (zh) 薄膜晶体管的制造方法
US20130078787A1 (en) Method for manufacturing semiconductor device
KR100663294B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
KR101338103B1 (ko) 광투과 마스크 및 이를 이용한 액정표시소자의 박막트랜지스터 형성방법
KR100243912B1 (ko) 액정표시장치 및 그 제조방법
KR102303957B1 (ko) 산화물 반도체 박막 트랜지스터 및 그 제조 방법
JP2007201076A (ja) 半導体装置及びその製造方法
KR20070109195A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100612987B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant