JP6480593B2 - 薄膜トランジスタの製造方法及び薄膜トランジスタ - Google Patents

薄膜トランジスタの製造方法及び薄膜トランジスタ Download PDF

Info

Publication number
JP6480593B2
JP6480593B2 JP2017540438A JP2017540438A JP6480593B2 JP 6480593 B2 JP6480593 B2 JP 6480593B2 JP 2017540438 A JP2017540438 A JP 2017540438A JP 2017540438 A JP2017540438 A JP 2017540438A JP 6480593 B2 JP6480593 B2 JP 6480593B2
Authority
JP
Japan
Prior art keywords
silicon layer
silicon
layer
etching
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017540438A
Other languages
English (en)
Other versions
JPWO2017046948A1 (ja
Inventor
覚 宇津木
覚 宇津木
石田　茂
茂 石田
良平 高倉
良平 高倉
吉明 松島
吉明 松島
伸武 野寺
伸武 野寺
隆夫 松本
隆夫 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Publication of JPWO2017046948A1 publication Critical patent/JPWO2017046948A1/ja
Application granted granted Critical
Publication of JP6480593B2 publication Critical patent/JP6480593B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、薄膜トランジスタの製造方法及び薄膜トランジスタに関する。
液晶ディスプレイパネルには、画素を表示するための画素電極を駆動させるアクティブ素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が使用されていることが多い。ＴＦＴには、半導体に非晶質シリコンを用いたものと、多結晶シリコンを用いたものとがある。多結晶シリコンは、非晶質シリコンに比べて移動度が大きい。このため、多結晶シリコンを用いたＴＦＴは高速動作が可能である。逆に、非晶質シリコンを用いたＴＦＴは、移動度がより小さいので、非動作時の漏れ電流を低減させることができる。
特許文献１には、非晶質シリコン及び多結晶シリコンの両方の特性を利用したＴＦＴが開示されている。このＴＦＴでは、絶縁性の基板上にゲート電極が形成され、基板及びゲート電極を覆う絶縁層が形成され、絶縁層上に多結晶シリコン層が形成され、多結晶シリコン層上に非晶質シリコン層が形成され、非晶質シリコン層上にソース電極及びドレイン電極が形成されている。多結晶シリコン層は、非晶質シリコン層を一旦形成し、非晶質シリコン層にレーザ光を照射して非晶質シリコンを多結晶シリコンへ変化させることにより形成する。多結晶シリコン層及び非晶質シリコン層がチャネル層として機能する。移動度等のＴＦＴの特性は、チャネル層が多結晶シリコン層である場合とチャネル層が非晶質シリコン層である場合との中間の特性となる。
また、非晶質シリコン層の全体を多結晶シリコンへ変化させるのではなく、非晶質シリコン層に部分的にレーザ光を照射して、非晶質シリコン層の一部を多結晶シリコンへ変化させる技術が開発されている。非晶質シリコン層の一部を多結晶シリコンへ変化させる量を制御することにより、ＴＦＴの特性を適切に調整することができる。
特開２０１２−１１４１３１号公報
レーザ光の照射により非晶質シリコン層の一部を多結晶シリコンへ変化させる技術では、レーザ光を照射する位置にばらつきが生じる。このため、非晶質シリコン層内に多結晶シリコンが生じる位置がばらつき、ＴＦＴでの移動度及び漏れ電流等の特性がばらつくことになる。特性が変化する原因として、多結晶シリコンの領域とソース電極及びドレイン電極とを基板に射影した位置が重なる部分の面積が変化し、この部分の寄生容量が変化することが考えられる。また、多結晶シリコンの領域とソース電極及びドレイン電極の夫々とを基板に射影した位置が重なる部分の面積及び形状が変化することで、各電極の電位が変化し、移動度が変化することも考えられる。
本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、チャネル層内の多結晶シリコンの位置のばらつきを低減することにより、特性のばらつきを低減させることができる薄膜トランジスタの製造方法、及び薄膜トランジスタを提供することにある。
本発明に係る薄膜トランジスタの製造方法は、基板の表面にゲート電極を形成する工程と、ゲート電極が形成された前記基板の表面に絶縁膜を形成する工程と、前記絶縁膜を形成した後に、非晶質シリコンからなる第１シリコン層を形成する工程と、前記第１シリコン層上で、所定の面積を有する所定領域内の一部又は全部から前記所定領域の外部にかけてエネルギービームを照射して、前記第１シリコン層中の前記エネルギービームを照射した部分を多結晶シリコンに変化させる工程と、前記所定領域を残すように前記第１シリコン層をエッチングする第１エッチング工程と、エッチング後の第１シリコン層を覆って、非晶質シリコンからなる第２シリコン層を、前記第１シリコン層よりも広い範囲に形成する工程と、前記第１シリコン層を覆っており前記第１シリコン層よりも広い部分を残すように、前記第２シリコン層をエッチングする第２エッチング工程と、前記第１シリコン層及び前記第２シリコン層をチャネル層にしたソース電極及びドレイン電極を形成する電極形成工程とを含むことを特徴とする。
本発明に係る薄膜トランジスタの製造方法は、前記電極形成工程は、前記第１シリコン層中の多結晶シリコンの部分と前記ソース電極及び前記ドレイン電極の少なくとも一方とを前記基板に射影した位置が重なるように、前記ソース電極及び前記ドレイン電極を形成することを特徴とする。
本発明に係る薄膜トランジスタの製造方法は、前記第１エッチング工程は、前記第１シリコン層上の前記所定の領域及び前記所定の領域に隣接する領域を保護し、前記所定の領域に隣接する領域を保護する部分の厚さが前記所定の領域を保護する部分の厚さよりも薄くなっているフォトレジストを、多階調のフォトマスクを用いて形成する工程と、アッシングにより、前記フォトレジストから、前記所定の領域に隣接する領域を保護する部分を除去する工程と、前記第１シリコン層から、前記フォトレジストの残存部分で保護されていない部分を除去する工程とを含み、前記第２エッチング工程は、前記第１エッチング工程と同一のフォトマスクを用いて、前記第２シリコン層上の前記第１シリコン層を覆った領域及び該領域に隣接する領域を保護するフォトレジストを形成する工程と、前記第２シリコン層から、前記フォトレジストで保護されていない部分を除去する工程とを含むことを特徴とする。
本発明に係る薄膜トランジスタの製造方法は、前記第１エッチング工程及び前記第２エッチング工程は、同一のフォトマスクを用いてフォトレジストを形成する工程を含んでおり、エッチング後の第１シリコン層の面積よりもエッチング後の第２シリコン層の面積の方が広くなるように、エッチングの条件を異ならせてあることを特徴とする。
本発明に係る薄膜トランジスタは、基板と、該基板の表面に形成されたゲート電極と、該ゲート電極の上側に形成された第１シリコン層と、該第１シリコン層の上側に形成された第２シリコン層と、該第２シリコン層の上側に一部が形成されたソース電極及びドレイン電極とを備える薄膜トランジスタにおいて、前記第１シリコン層の一部又は全部は、非晶質シリコンへのエネルギービームの照射により生成された多結晶シリコンで構成されており、前記第２シリコン層は、非晶質シリコンで構成され、前記第１シリコン層の表面及び側面を覆っており、前記第１シリコン層よりも広い範囲に形成されていることを特徴とする。
本発明に係る薄膜トランジスタは、前記第１シリコン層中の多結晶シリコンの部分と前記ソース電極及び前記ドレイン電極の少なくとも一方とを前記基板に射影した位置が重なっていることを特徴とする。
本発明においては、ＴＦＴ（薄膜トランジスタ）は、第１シリコン層及び第２シリコン層を含んでいる。ＴＦＴの製造方法では、非晶質シリコンでなる第１シリコン層を形成し、第１シリコン層の内でＴＦＴの構成物となる所定領域内の一部又は全部から所定領域の外部にかけてエネルギービームを照射して、エネルギービームを照射した部分を多結晶シリコンに変化させる。また、所定領域を残すように第１シリコン層をエッチングし、エッチング後の第１シリコン層を覆うように、非晶質シリコンでなる第２シリコン層を第１シリコン層よりも広く形成する。第１シリコン層及び第２シリコン層は、ＴＦＴのチャネル層となる。チャネル層内の多結晶シリコンの部分の位置が移動度等のＴＦＴの特性に影響する。第１シリコン層中でエネルギービームの照射により生成した多結晶シリコンの部分の内、必要な部分以外がエッチングで除去されるので、多結晶シリコンの位置は、エネルギービームの照射によって決定されることなく、エッチングによって決定される。このため、エネルギービームの照射位置のばらつきに起因して多結晶シリコンの位置がばらつくことが無く、ＴＦＴのチャネル層内での多結晶シリコンの位置のばらつきが低減される。
また、本発明においては、第１シリコン層中の多結晶シリコンの部分とソース電極及びドレイン電極の少なくとも一方とを基板に射影した位置が重なる。多結晶シリコンの部分とソース電極及びドレイン電極の夫々とを基板に射影した位置が重なる面積及び形状は、ＴＦＴの特性に影響する。この面積及び形状のばらつきが低減され、ＴＦＴの特性のばらつきが低減される。
また、本発明においては、第１シリコン層のエッチングのためのフォトレジストを形成する際に、多階調のフォトマスクを用いて、部分的に厚さが薄くなっているフォトレジストを形成し、フォトレジストから厚さの薄い部分を除去する。第２シリコン層のエッチングのためのフォトマスクを形成する際には、同一のフォトマスクを用いてフォトレジストを形成し、厚さの薄い部分の除去は行わない。第１シリコン層の所定領域を保護するフォトレジストと、第２シリコン層の第１シリコン層よりも広い領域を保護するフォトレジストとを同一のフォトマスクを用いて形成することができる。
また、本発明においては、第１シリコン層のエッチングと第２シリコン層のエッチングとで、フォトリソグラフィでの露光量等のエッチングの条件を調整することにより、第１シリコン層とよりサイズの大きい第２シリコン層とを形成する。これにより、バイナリのフォトマスクを用いた場合でも、第１シリコン層及び第２シリコン層を同一のフォトマスクにより形成することができる。
本発明にあっては、ＴＦＴのチャネル層中の多結晶シリコンの位置のばらつきが低減され、ＴＦＴの特性のばらつきが低減される。従って、ＴＦＴの特性を精度良く調整することが可能となる等、本発明は優れた効果を奏する。
従来のＴＦＴの要部の模式的断面図である。 従来のＴＦＴの要部の模式的平面図である。 従来のＴＦＴの製造工程を示す模式的断面図である。 実施形態１に係るＴＦＴの要部の模式的断面図である。 実施形態１に係るＴＦＴの要部の模式的平面図である。 実施形態１に係るＴＦＴの製造方法を示す工程図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的断面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的断面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的断面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的断面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的断面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的断面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的断面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的断面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的平面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的平面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的平面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的平面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的平面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的平面図である。 実施形態２に係るＴＦＴの製造方法を示す工程図である。 実施形態２に係るＴＦＴの製造工程の一部を示す模式的断面図である。 実施形態２に係るＴＦＴの製造工程の一部を示す模式的断面図である。 実施形態３に係るＴＦＴの要部の模式的平面図である。 図１１に示すＸＩＩ−ＸＩＩ線に沿ったＴＦＴの模式的断面図である。 実施形態３に係るＴＦＴの製造工程の一部を示す模式的平面図である。 実施形態３に係るＴＦＴの製造工程の一部を示す模式的平面図である。 実施形態３に係るＴＦＴの他の例を示す模式的平面図である。 実施形態３に係るＴＦＴの他の例の製造工程の一部を示す模式的平面図である。 実施形態３に係るＴＦＴの他の例の製造工程の一部を示す模式的平面図である。
以下本発明をその実施の形態を示す図面に基づき具体的に説明する。
＜実施形態１＞
まず、従来のＴＦＴ及びその製造方法について説明する。図１は、従来のＴＦＴの要部の模式的断面図である。ガラス基板等の絶縁性の基板５１の表面にゲート電極５２が形成されており、ゲート電極５２を覆って基板５１上にゲート絶縁膜５３が形成されている。ゲート絶縁膜５３の表面の内でゲート電極５２の上側には、第１の半導体層５４が形成されている。第１の半導体層５４は、多結晶シリコンでなる多結晶シリコン部５４１と非晶質シリコンでなる非晶質シリコン部５４２とを含んでいる。非晶質シリコン部５４２は、多結晶シリコン部５４１の周囲に配置されている。第１の半導体層５４の表面には、非晶質シリコンでなる第２の半導体層５５が形成されている。
第２の半導体層５５の表面の所要位置には、ｎ＋Ｓｉ層５６が形成されている。ｎ＋Ｓｉ層５６は、不純物を含んだｎ型のシリコンで構成されている。ｎ＋Ｓｉ層５６の表面、第１の半導体層５４及び第２の半導体層５５の側面、並びにゲート絶縁膜５３の表面には、所要のパターンを有するソース電極５７及びドレイン電極５８が形成されている。ｎ＋Ｓｉ層５６は、ソース電極５７及びドレイン電極５８とのコンタクト層である。また、第１の半導体層５４及び第２の半導体層５５はチャネル層である。
図２は、従来のＴＦＴの要部の模式的平面図である。図２には、第１の半導体層５４、ソース電極５７及びドレイン電極５８の平面視における位置関係を示しており、ＴＦＴのその他の構造は省略している。平面視で、多結晶シリコン部５４１は矩形に形成されており、多結晶シリコン部５４１の周囲に非晶質シリコン部５４２が形成されている。図２に示すように、ソース電極５７及び多結晶シリコン部５４１の一部を基板５１の表面に射影した位置が重なっており、同様に、ドレイン電極５８及び多結晶シリコン部５４１の一部を基板５１の表面に射影した位置が重なっている。
図３は、従来のＴＦＴの製造工程を示す模式的断面図である。図３の一番目の図に示すように、基板５１上にゲート電極５２を形成し、ゲート電極５２を覆って基板５１の表面にゲート絶縁膜５３を形成し、ゲート絶縁膜５３の表面に第１の半導体層５４を形成する。この段階では、第１の半導体層５４は全て非晶質シリコン部５４２である。次に、図３の二番目の図に示すように、第１の半導体層５４の一部を多結晶シリコン部５４１へ変化させる。この工程では、第１の半導体層５４の一部へレーザ光を照射し、レーザ光の熱によってシリコンの温度を上昇させ、レーザ光の照射を停止して放熱させるアニール処理を行う。アニール処理によって、レーザ光を照射した部分で非晶質シリコンが多結晶シリコンへ変化し、多結晶シリコン部５４１が生成される。レーザ光を照射していない部分は、非晶質シリコン部５４２である。次に、図３の三番目の図に示すように、第１の半導体層５４を覆って第２の半導体層５５を形成し、第２の半導体層５５の表面にｎ＋Ｓｉ層５６を形成する。次に、図３の四番目の図に示すように、ｎ＋Ｓｉ層５６に所要のパターンを形成し、形成したパターンに従って第１の半導体層５４、第２の半導体層５５及びｎ＋Ｓｉ層５６をエッチングする。次に、図１に示すように、エッチング後のｎ＋Ｓｉ層５６上にソース電極５７及びドレイン電極５８を形成する。
多結晶シリコン部５４１は、第１の半導体層５４上のレーザ光を照射された位置に形成される。レーザ光を照射する位置にはばらつきが生じるので、多結晶シリコン部５４１の位置にもばらつきが生じる。このため、従来のＴＦＴでは、多結晶シリコン部５４１とソース電極５７及びドレイン電極５８の夫々とを基板５１の表面に射影した位置が重なる面積及び形状にばらつきが生じ、ＴＦＴの特性がばらつくことになる。
以下、本実施形態に係るＴＦＴを説明する。図４は、実施形態１に係るＴＦＴの要部の模式的断面図である。ガラス基板等の絶縁性の基板１１の表面にゲート電極１２が形成されており、ゲート電極１２を覆って基板１１上にゲート絶縁膜１３が形成されている。ゲート絶縁膜１３は、例えば窒化シリコンの層である。ゲート絶縁膜１３の表面の内でゲート電極１２の上側には、第１シリコン層１４が形成されている。第１シリコン層１４は、多結晶シリコンで構成されている。更に、第１シリコン層１４を覆って第２シリコン層１５が形成されている。第２シリコン層１５は非晶質シリコンで構成されている。第２シリコン層１５は、第１シリコン層１４に加えて、第１シリコン層１４の周囲のゲート絶縁膜１３の一部をも覆っている。即ち、第２シリコン層１５は、第１シリコン層１４の表面及び側面を覆っている。
第２シリコン層１５の表面の所要位置には、ｎ＋Ｓｉ層１６が形成されている。ｎ＋Ｓｉ層１６は、リン又はヒ素等の不純物濃度が高いｎ型のシリコンで構成されている。ｎ＋Ｓｉ層１６の表面、第２シリコン層１５の側面、及びゲート絶縁膜１３の表面には、所要のパターンを有するソース電極１７及びドレイン電極１８が形成されている。ｎ＋Ｓｉ層１６は、ソース電極１７及びドレイン電極１８とのコンタクト層である。また、第１シリコン層１４及び第２シリコン層１５はチャネル層である。
図５は、実施形態１に係るＴＦＴの要部の模式的平面図である。図５には、第１シリコン層１４、第２シリコン層１５、ソース電極１７及びドレイン電極１８の平面視における位置関係を示しており、ＴＦＴのその他の構造は省略している。平面視で、第１シリコン層１４は矩形に形成されており、第２シリコン層１５に覆われている。図５中では、第２シリコン層１５に覆われた第１シリコン層１４を破線で示している。図５に示すように、ソース電極１７及び第１シリコン層１４の一部を基板１１の表面に射影した位置が重なっており、同様に、ドレイン電極１８及び第１シリコン層１４の一部を基板１１の表面に射影した位置が重なっている。多結晶シリコンでなる第１シリコン層１４によって移動度が上昇し、非晶質シリコンでなる第２シリコン層１５によって漏れ電流が低減される。
図６は、実施形態１に係るＴＦＴの製造方法を示す工程図である。図７Ａ〜図７Ｈは、実施形態１に係るＴＦＴの製造工程の一部を示す模式的断面図である。図８Ａ〜図８Ｆは、実施形態１に係るＴＦＴの製造工程の一部を示す模式的平面図である。図７Ａに示すように、基板１１上にゲート電極１２を形成し（Ｓ１０１）、ゲート電極１２を覆って基板１１の表面にゲート絶縁膜１３を形成し（Ｓ１０２）、ゲート絶縁膜１３の表面に非晶質シリコンからなる第１シリコン層１４を形成する（Ｓ１０３）。
次に、アニール処理により、第１シリコン層１４の一部を多結晶シリコンへ変化させる（Ｓ１０４）。Ｓ１０４のアニール処理では、第１シリコン層１４の一部へレーザ光（エネルギービーム）を照射し、レーザ光の熱によってシリコンの温度を上昇させ、レーザ光の照射を停止して放熱させる。アニール処理によって、レーザ光を照射した部分で非晶質シリコンが多結晶シリコンへ変化する。図７Ｂ及び図８Ａは、第１シリコン層１４の一部が多結晶シリコンへ変化した状態を示す。形成された第１シリコン層１４の内、完成したＴＦＴの構成物となる領域を第１領域１４１とする。第１領域１４１は、ゲート電極１２の上側にあり、所定の面積を有している。図７Ｂ及び図８Ａには、第１領域１４１を破線で示している。例えば、第１領域１４１を基板１１へ射影した形状は矩形である。
Ｓ１０４のアニール処理では、第１シリコン層１４上で、第１領域１４１を含み第１領域１４１よりも広い範囲にレーザ光を照射する。即ち、第１シリコン層１４上で、第１領域１４１内から第１領域１４１の外部へかけてレーザ光を照射する。例えば、第１シリコン層１４上の第１領域１４１を含む所要箇所へ、マルチレンズアレイを介してレーザ光を照射する。レーザには、例えば、非晶質シリコンの吸収の大きい紫外光のエキシマレーザを用いることができる。第１シリコン層１４内のレーザ光を照射された部分では、非晶質シリコンが多結晶シリコンへ変化し、多結晶シリコン部１４２が生成される。図７Ｂ及び図８Ａに示すように、第１領域１４１は多結晶シリコン部１４２となっており、第１領域１４１に隣接する部分も多結晶シリコン部１４２となっている。
次に、フォトリソグラフィにより、第１シリコン層１４の所要部分を保護するフォトレジスト２を形成する（Ｓ１０５）。図７Ｃ及び図８Ｂは、フォトレジスト２を形成した状態を示す。Ｓ１０５の工程では、ハーフトーンのフォトマスクを用いて、二種類の厚さを有するフォトレジスト２を形成する。図７Ｃに示すように、フォトマスク２は、第１シリコン層１４の内、第１領域１４１と第１領域１４１に隣接する領域とを保護する位置に形成される。フォトマスク２は、第１領域１４１を保護する中央部分２１と、第１領域１４１に隣接する領域を保護する周縁部分２２とからなる。周縁部分２２の厚さは、中央部分２１の厚さよりも薄くなっている。
次に、フォトレジスト２から周縁部分２２を除去するアッシングを行う（Ｓ１０６）。Ｓ１０６の工程では、フォトレジスト２の内、比較的薄い周縁部分２２が除去され、比較的厚い中央部分２１が残存するようにアッシングの条件を調整する。図７Ｄ及び図８Ｃは、アッシング後の状態を示す。アッシングにより、第１シリコン層１４の第１領域１４１を保護するフォトレジスト３が得られる。次に、ウェットエッチング又はドライエッチングにより、第１シリコン層１４の内、フォトレジスト３で保護された第１領域１４１以外の部分を除去する（Ｓ１０７）。Ｓ１０５〜Ｓ１０７の工程は、第１エッチング工程に対応する。エッチングの後、フォトレジスト３を除去し、洗浄を行う。図７Ｅ及び図８Ｄは、エッチング後の状態を示す。ゲート絶縁膜１３上には、第１シリコン層１４の、ＴＦＴの構成物となる部分が残存している。残存した第１シリコン層１４は多結晶シリコンで構成されている。
次に、第１シリコン層１４を覆って、非晶質シリコンからなる第２シリコン層１５を形成する（Ｓ１０８）。Ｓ１０８の工程では、第２シリコン層１５を第１シリコン層１４よりも広い範囲に形成する。次に、第２シリコン層１５の表面にｎ＋Ｓｉ層１６を形成する（Ｓ１０９）。図７Ｆは、ｎ＋Ｓｉ層１６を形成した状態を示す。第２シリコン層１５及びｎ＋Ｓｉ層１６が第１シリコン層１４を覆っている。
次に、フォトリソグラフィにより、第２シリコン層１５及びｎ＋Ｓｉ層１６の所要部分を保護するフォトレジスト２３を形成する（Ｓ１１０）。図７Ｇ及び図８Ｅは、フォトレジスト２３を形成した状態を示す。Ｓ１１０の工程では、Ｓ１０５の工程と同じフォトマスクを用いて、同じ位置にフォトレジスト２３を形成する。Ｓ１０５の工程と同じフォトマスクを用いることで、Ｓ１０５の工程中に使用したアライメントマークを再度利用することができる。フォトレジスト２３は、第２シリコン層１５及びｎ＋Ｓｉ層１６の内、第１シリコン層１４を覆った領域とこの領域に隣接する領域とを保護する。第２シリコン層１５及びｎ＋Ｓｉ層１６の内でフォトレジスト２３に保護される部分を第２領域１５１とする。図７Ｇには、第２領域１５１を破線で示している。第２シリコン層１５の第２領域１５１は、ゲート電極１２の上側にあり、第１シリコン層１４を覆っており、基板１１に射影した面積は第１シリコン層１４（第１領域１４１）よりも広くなっている。第２シリコン層１５の第２領域１５１は、完成したＴＦＴの構成物となる領域である。
次に、ウェットエッチング又はドライエッチングにより、第２シリコン層１５及びｎ＋Ｓｉ層１６の内、フォトレジスト２３で保護された第２領域１５１以外の部分を除去する（Ｓ１１１）。Ｓ１１０〜Ｓ１１１の工程は、第２エッチング工程に対応する。エッチングの後、フォトレジスト２３を除去し、洗浄を行う。図７Ｈ及び図８Ｆは、エッチング後の状態を示す。ゲート絶縁膜１３上には、第１シリコン層１４と、第１シリコン層１４を覆い、ゲート絶縁膜１３の内で第１シリコン層１４の周囲の一部分をも覆う第２シリコン層１５と、第２シリコン層１５を覆うｎ＋Ｓｉ層１６が形成されている。図８Ｆには、第１シリコン層１４及び第２シリコン層１５の平面視における位置関係を示し、ｎ＋Ｓｉ層１６は省略しており、第１シリコン層１４を破線で示している。
次に、ｎ＋Ｓｉ層１６上にフォトリソグラフィによりソース電極１７及びドレイン電極１８のパターンを形成し、形成したパターンをマスクにして、平面視でソース電極１７とドレイン電極１８との間に位置するｎ＋Ｓｉ層１６及び第２シリコン層１５の一部をエッチングすることにより、図４に示す如きソース電極１７及びドレイン電極１８を形成する（Ｓ１１２）。
以上詳述した如く、本実施形態においては、非晶質シリコンでなる第１シリコン層１４の第１領域１４１よりも広い範囲にレーザ光を照射してアニール処理を行い、エッチングで第１領域１４１以外の部分を除去することにより、多結晶シリコンでなる第１シリコン層１４を生成する。レーザ光が照射された部分の内でエッチングにより必要な部分以外が除去されることで第１シリコン層１４が生成されるので、多結晶シリコンでなる第１シリコン層１４の位置は、レーザ光の照射によって決定されることなく、エッチングによって決定される。このため、レーザ光を照射する位置のばらつきに起因して第１シリコン層１４の位置がばらつくことは無い。第１シリコン層１４の位置がばらつく原因の一つが無くなったので、ＴＦＴのチャネル層内での多結晶シリコンの位置のばらつきが低減される。従って、チャネル層内の多結晶シリコンの部分（第１シリコン層１４）とソース電極１７及びドレイン電極１８の夫々とを基板１１に射影した位置が重なる面積及び形状のばらつきが低減され、移動度等のＴＦＴの特性のばらつきが低減される。ＴＦＴの特性のばらつきが低減されるので、本実施形態に係る製造方法を用いることにより、ＴＦＴの特性を従来よりも精度良く調整することが可能となる。
また、本実施形態においては、ハーフトーンのフォトマスクを用いることにより、第１シリコン層１４の第１領域１４１を保護するフォトレジスト３と、より広い第２シリコン層１５の第２領域１５１を保護するフォトレジスト２３とを、同一のフォトマスクにより形成することができる。フォトマスクの数が増えることが無く、製造コストの増大が抑制される。また、同一のフォトマスクを用いることにより、第１領域１４１を保護するフォトレジスト３と第２領域１５１を保護するフォトレジスト２３とを形成する際に同一のアライメントマークを利用することができる。このため、ＴＦＴ内で第１シリコン層１４に対する第２シリコン層１５の位置のばらつきが可及的に抑制される。なお、本実施形態では、ハーフトーンのフォトマスクよりも階調数の多いフォトマスクを用いてもよい。
また、図１に示す従来のＴＦＴでは、第１の半導体層５４及び第２の半導体層５５の間の界面がソース電極５７及びドレイン電極５８の間を繋いでおり、この界面を通じた漏れ電流が発生する。本実施形態に係るＴＦＴでは、図４に示すように、第２シリコン層１５が第１シリコン層１４の表面及び側面を覆っているので、第１シリコン層１４及び第２シリコン層１５の間の界面はソース電極１７及びドレイン電極１８の間を繋いではいない。このため、第１シリコン層１４及び第２シリコン層１５の間の界面を通じた漏れ電流は発生しない。従って、本実施形態に係るＴＦＴは、漏れ電流を低減される。
＜実施形態２＞
実施形態２に係るＴＦＴの構造は、実施形態１と同様である。図９は、実施形態２に係るＴＦＴの製造方法を示す工程図である。図１０Ａ及び図１０Ｂは、実施形態２に係るＴＦＴの製造工程の一部を示す模式的断面図である。実施形態１と同様、図７Ａに示すように、基板１１上にゲート電極１２を形成し（Ｓ２０１）、ゲート電極１２を覆って基板１１の表面にゲート絶縁膜１３を形成し（Ｓ２０２）、ゲート絶縁膜１３の表面に非晶質シリコンからなる第１シリコン層１４を形成する（Ｓ２０３）。次に、実施形態１と同様、図７Ｂに示すように、アニール処理により、第１シリコン層１４の内、第１領域１４１を含み第１領域１４１よりも広い範囲を多結晶シリコンへ変化させ、多結晶シリコン部１４２を生成する（Ｓ２０４）。
次に、フォトリソグラフィにより、第１シリコン層１４の第１領域１４１を保護するフォトレジスト４１を形成する（Ｓ２０５）。図１０Ａは、フォトレジスト４１を形成した状態を示す。Ｓ２０５の工程では、バイナリのフォトマスクを用いてフォトレジスト４１を形成する。次に、ウェットエッチング又はドライエッチングにより、第１シリコン層１４の内、フォトレジスト４１で保護された第１領域１４１以外の部分を除去する（Ｓ２０６）。Ｓ２０５〜Ｓ２０６の工程は、第１エッチング工程に対応する。エッチングの後、フォトレジスト４１を除去し、洗浄を行う。エッチング後は、実施形態１と同様に、図７Ｅに示した状態となり、残存した第１シリコン層１４は多結晶シリコンで構成されている。次に、実施形態１と同様、図７Ｆに示すように、第１シリコン層１４を覆って、非晶質シリコンからなる第２シリコン層１５を形成し（Ｓ２０７）、ｎ＋Ｓｉ層１６を形成する（Ｓ２０８）。
次に、フォトリソグラフィにより、第２シリコン層１５及びｎ＋Ｓｉ層１６の第２領域１５１を保護するフォトレジスト４２を形成する（Ｓ２０９）。図１０Ｂは、フォトレジスト４２を形成した状態を示す。第２シリコン層１５の第２領域１５１は、第１シリコン層１４を覆っており、基板１１に射影した面積は第１シリコン層１４（第１領域１４１）よりも広くなっている。Ｓ２０９の工程では、Ｓ２０５の工程と同じフォトマスクを用いて、同じ位置にフォトレジスト４２を形成する。但し、フォトリソグラフィの条件をＳ２０５とＳ２０９とで異ならせ、基板１１に射影した面積がフォトレジスト４２はフォトレジスト４１よりも広くなるようにしてある。例えば、Ｓ２０５の工程では、ポジ型のフォトレジスト及びフォトマスクを用いて、オーバー露光により小さめのフォトレジスト４１を形成し、Ｓ２０９の工程では、同一のフォトマスクを用いて、アンダー露光により大きめのフォトレジスト４２を形成する。
次に、ウェットエッチング又はドライエッチングにより、第２シリコン層１５及びｎ＋Ｓｉ層１６の内、フォトレジスト４２で保護された第２領域１５１以外の部分を除去する（Ｓ２１０）。Ｓ２０９〜Ｓ２１０の工程は、第２エッチング工程に対応する。エッチングの後、フォトレジスト４２を除去し、洗浄を行う。エッチング後は、実施形態１と同様に、図７Ｈに示した状態となる。次に、実施形態１と同様に、ｎ＋Ｓｉ層１６上にフォトリソグラフィによりソース電極１７及びドレイン電極１８のパターンを形成し、形成したパターンをマスクにして、平面視でソース電極１７とドレイン電極１８との間に位置するｎ＋Ｓｉ層１６及び第２シリコン層１５の一部をエッチングすることにより、図４に示す如きソース電極１７及びドレイン電極１８を形成する（Ｓ２１１）。
なお、本実施形態では、フォトリソグラフィの条件以外のエッチングの条件をＳ２０６とＳ２１０とで異ならせ、Ｓ２１０で残存する第２シリコン層１５の基板１１に射影した面積が第１シリコン層１４よりも広くなるようにしてもよい。例えば、Ｓ２０５とＳ２０９とでフォトレジストの大きさを同一にし、Ｓ２０６ではエッチングの時間を長めにして第１シリコン層１４の残存する領域がフォトレジストよりも小さくなるようにし、Ｓ２１０ではエッチングの時間を短めにして第２シリコン層１５の残存する領域がより大きくなるようにする。この方法によっても、同一のフォトマスクを用いて、エッチング後の第２シリコン層１５の面積がエッチング後の第１シリコン層１４よりも大きくなるようにすることができる。
以上詳述した如く、本実施形態においても、多結晶シリコンでなる第１シリコン層１４の位置は、レーザ光の照射によって決定されることなく、エッチングによって決定される。このため、レーザ光を照射する位置のばらつきに起因して第１シリコン層１４の位置がばらつくことは無く、ＴＦＴのチャネル層内での多結晶シリコンの位置のばらつきが低減される。従って、移動度等のＴＦＴの特性のばらつきが低減され、本実施形態に係る製造方法によってＴＦＴの特性を精度良く調整することが可能となる。
また、本実施形態においては、フォトリソグラフィの条件等のエッチングの条件を調整することにより、第１シリコン層１４とよりサイズの大きい第２シリコン層１５とを同一のフォトマスクにより形成することができる。従って、実施形態１と同様に、フォトマスクの数が増えることが無く、製造コストの増大が抑制される。また、同一のフォトマスクを用いることにより、フォトレジストの形成時に同一のアライメントマークを利用することができ、第１シリコン層１４に対する第２シリコン層１５の位置のばらつきが抑制される。
＜実施形態３＞
実施形態１及び２では、ＴＦＴ中の第１シリコン層１４が多結晶シリコンで構成された形態を示したが、実施形態３では、第１シリコン層１４中に非晶質シリコン及び多結晶シリコンが混在した形態を示す。
図１１は、実施形態３に係るＴＦＴの要部の模式的平面図である。図１２は、図１１に示すＸＩＩ−ＸＩＩ線に沿ったＴＦＴの模式的断面図である。また、図１１に示すＩＶ−ＩＶ線に沿ったＴＦＴの模式的断面図は、図４に示す実施形態１と同様である。実施形態１及び２と同様に、ＴＦＴは、基板１１、ゲート電極１２、ゲート絶縁膜１３、第１シリコン層１４、第２シリコン層１５、ｎ＋Ｓｉ層１６、ソース電極１７及びドレイン電極１８を含んでいる。図１１には、第１シリコン層１４、第２シリコン層１５、ソース電極１７及びドレイン電極１８の平面視における位置関係を示しており、ＴＦＴのその他の構造は省略している。平面視で、第１シリコン層１４は矩形に形成されており、第２シリコン層１５に覆われている。図１１中では、第２シリコン層１５に覆われた第１シリコン層１４を破線で示している。本実施形態では、第１シリコン層１４は、多結晶シリコンでなる多結晶シリコン部１４２と、非晶質シリコンでなる非晶質シリコン部１４３とを含んでいる。
図１１に示すように、平面視で、多結晶シリコン部１４２は、ソース電極１７及びドレイン電極１８が並んだ方向に、第１シリコン層１４全体と同じ長さを有する。また、ソース電極１７及びドレイン電極１８が並んだ方向と交差する方向には、多結晶シリコン部１４２の長さは第１シリコン層１４全体よりも短い。また、ソース電極１７及び多結晶シリコン部１４２の一部を基板１１の表面に射影した位置が重なっており、同様に、ドレイン電極１８及び多結晶シリコン部１４２の一部を基板１１の表面に射影した位置が重なっている。第１シリコン層１４の他の部分は非晶質シリコン部１４３になっている。
ＴＦＴは、実施形態１又は２と同様の製造方法で製造される。図１３Ａ及び図１３Ｂは、実施形態３に係るＴＦＴの製造工程の一部を示す模式的平面図である。実施形態１及び２と同様に、基板１１上にゲート電極１２を形成し、ゲート絶縁膜１３を形成し、ゲート絶縁膜１３の表面に非晶質シリコンからなる第１シリコン層１４を形成する。次に、アニール処理により、第１シリコン層１４の一部を多結晶シリコンへ変化させる。アニール処理では、第１シリコン層１４の内、第１領域１４１の一部から第１領域１４１の外部にかけてレーザ光を照射する。このとき、第１領域１４１内の多結晶シリコン部１４２にすべき部分にレーザ光を照射し、非晶質シリコン部１４３にすべき部分にはレーザ光を照射しない。レーザ光を照射された部分では、非晶質シリコンが多結晶シリコンへ変化し、多結晶シリコン部１４２が生成される。図１３Ａには、第１シリコン層１４の一部が多結晶シリコンへ変化した状態を示す。第１領域１４１内の一部と、第１領域１４１外の一部とが多結晶シリコン部１４２になっており、多結晶シリコン部１４２は第１領域１４１の内部と外部とで連続している。
次に、実施形態１又は２と同様の方法で、第１シリコン層１４をエッチングする。図１３Ｂは、エッチング後の状態を示す。ゲート絶縁膜１３上には、第１シリコン層１４の、ＴＦＴの構成物となる部分が残存している。残存した第１シリコン層１４は、多結晶シリコン部１４２及び非晶質シリコン部１４３を含んでいる。ＴＦＴの以降の製造工程は、実施形態１又は２と同様である。
なお、図１１に示したＴＦＴは一例であり、第１シリコン層１４が多結晶シリコン部１４２及び非晶質シリコン部１４３を含んでいるのであれば、多結晶シリコン部１４２の第１シリコン層１４内での位置、形状及びサイズは図１１に示した例以外の形態をとり得る。図１４は、実施形態３に係るＴＦＴの他の例を示す模式的平面図である。第１シリコン層１４、第２シリコン層１５、ソース電極１７及びドレイン電極１８の平面視における位置関係を示しており、ＴＦＴのその他の構造は省略している。平面視で、非晶質シリコン部１４３は、ソース電極１７及びドレイン電極１８が並んだ方向と交差する方向に、第１シリコン層１４全体と同じ長さを有する。また、ソース電極１７及びドレイン電極１８が並んだ方向には、非晶質シリコン部１４３の長さは第１シリコン層１４全体よりも短い。また、ソース電極１７及びドレイン電極１８と非晶質シリコン部１４３とを基板１１の表面に射影した位置は重なっていない。第１シリコン層１４の他の部分は多結晶シリコン部１４２になっている。即ち、多結晶シリコン部１４２は、ソース電極１７及びドレイン電極１８の中間に位置する非晶質シリコン部１４３によって分断されている。ソース電極１７及びドレイン電極１８と多結晶シリコン部１４２との一部を基板１１の表面に射影した位置が重なっている。
図１５Ａ及び図１５Ｂは、実施形態３に係るＴＦＴの他の例の製造工程の一部を示す模式的平面図である。図１５Ａは、アニール処理により第１シリコン層１４の一部が多結晶シリコンへ変化した状態を示す。第１領域１４１内の一部と、第１領域１４１外の一部とが多結晶シリコン部１４２になっており、多結晶シリコン部１４２は第１領域１４１の内部と外部とで連続している。図１５Ｂは、エッチング後の第１シリコン層１４を示す。エッチング後の第１シリコン層１４は、多結晶シリコン部１４２及び非晶質シリコン部１４３を含んでいる。最終的に、図１４に示すＴＦＴが製造される。
以上詳述した如く、本実施の形態においては、ＴＦＴのチャネル層に含まれる第１シリコン層１４には、多結晶シリコン部１４２及び非晶質シリコン部１４３が含まれている。第１シリコン層１４の一部を多結晶シリコン部１４２とすることにより、第１シリコン層１４の全てが多結晶シリコンになっている場合に比べて、移動度等のＴＦＴの特性をより細かく調整することができる。本実施の形態では、第１シリコン層１４の位置は、レーザ光の照射によって決定されることなく、エッチングによって決定され、多結晶シリコン部１４２の位置もエッチングによって決定される。このため、レーザ光を照射する位置のばらつきに起因して多結晶シリコン部１４２の位置がばらつくことは無く、ＴＦＴのチャネル層内での多結晶シリコンの位置のばらつきが低減される。従って、チャネル層内の多結晶シリコン部１４２とソース電極１７及びドレイン電極１８の夫々とを基板１１に射影した位置が重なる面積及び形状のばらつきが低減され、ＴＦＴの特性のばらつきが低減される。本実施形態に係る製造方法を用いることにより、ＴＦＴの特性を精度良く調整することが可能となる。
なお、本実施の形態においては、多結晶シリコン部１４２とソース電極１７及びドレイン電極１８の夫々とを基板１１に射影した位置が重なる形態を示したが、ＴＦＴは、多結晶シリコン部１４２とソース電極１７及びドレイン電極１８とを基板１１に射影した位置が重ならない形態であってもよい。また、ＴＦＴは、ソース電極１７及びドレイン電極１８の一方と多結晶シリコン部１４２とを基板１１に射影した位置が重なっており、ソース電極１７及びドレイン電極１８の他方と多結晶シリコン部１４２とを基板１１に射影した位置は重なっていない形態であってもよい。また、以上の実施形態１〜３においては、アニール処理においてレーザ光を用いる例を示したが、本発明では、アニール処理においてレーザ光以外のエネルギービームを用いてもよい。
１１ 基板
１２ ゲート電極
１３ ゲート絶縁膜
１４ 第１シリコン層
１４１ 第１領域
１４２ 多結晶シリコン部
１４３ 非晶質シリコン部
１５ 第２シリコン層
１５１ 第２領域
１６ ｎ＋Ｓｉ層
１７ ソース電極
１８ ドレイン電極
２、２３、３、４１、４２ フォトレジスト

Claims (4)

  1. 薄膜トランジスタの製造方法において、
    基板の表面にゲート電極を形成する工程と、
    ゲート電極が形成された前記基板の表面に絶縁膜を形成する工程と、
    前記絶縁膜を形成した後に、非晶質シリコンからなる第１シリコン層を形成する工程と、
    前記第１シリコン層上で、所定の面積を有する所定領域内の一部又は全部から前記所定領域の外部にかけてエネルギービームを照射して、前記第１シリコン層中の前記エネルギービームを照射した部分を多結晶シリコンに変化させる工程と、
    前記所定領域を残すように前記第１シリコン層をエッチングする第１エッチング工程と、
    前記第１シリコン層の前記所定領域を覆って、非晶質シリコンからなる第２シリコン層を、前記第１シリコン層の前記所定領域よりも広い範囲に形成する工程と、
    前記第１シリコン層の前記所定領域を覆っており前記第１シリコン層の前記所定領域よりも広い部分を残すように、前記第２シリコン層をエッチングする第２エッチング工程と、
    エッチング後の前記第１シリコン層及び前記第２シリコン層をチャネル層にしたソース電極及びドレイン電極を形成する電極形成工程とを含むこと
    を特徴とする薄膜トランジスタの製造方法。
  2. 前記電極形成工程は、前記第１シリコン層中の多結晶シリコンの部分と前記ソース電極及び前記ドレイン電極の少なくとも一方とを前記基板に射影した位置が重なるように、前記ソース電極及び前記ドレイン電極を形成すること
    を特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記第１エッチング工程は、
    前記第１シリコン層の前記所定領域及び前記所定領域に隣接する領域を保護し、前記所定領域に隣接する領域を保護する部分の厚さが前記所定領域を保護する部分の厚さよりも薄くなっている第１フォトレジストを、多階調のフォトマスクを用いて形成する工程と、
    アッシングにより、前記第１フォトレジストから、前記所定領域に隣接する領域を保護する部分を除去する工程と、
    前記第１シリコン層から、前記第１フォトレジストの残存部分で保護されていない部分を除去する工程とを含み、
    前記第２エッチング工程は、
    前記第１エッチング工程と同一のフォトマスクを用いて、前記第２シリコン層上の前記第１シリコン層の前記所定領域を覆った領域及び該領域に隣接する領域を保護する第２フォトレジストを形成する工程と、
    前記第２シリコン層から、前記第２フォトレジストで保護されていない部分を除去する工程とを含むこと
    を特徴とする請求項１又は２に記載の薄膜トランジスタの製造方法。
  4. 前記第１エッチング工程及び前記第２エッチング工程は、
    同一のフォトマスクを用いてフォトレジストを形成する工程を含んでおり、
    エッチング後の第１シリコン層の面積よりもエッチング後の第２シリコン層の面積の方が広くなるように、エッチングの条件を異ならせてあること
    を特徴とする請求項１又は２に記載の薄膜トランジスタの製造方法。
JP2017540438A 2015-09-18 2015-09-18 薄膜トランジスタの製造方法及び薄膜トランジスタ Expired - Fee Related JP6480593B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/076705 WO2017046948A1 (ja) 2015-09-18 2015-09-18 薄膜トランジスタの製造方法及び薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2017046948A1 JPWO2017046948A1 (ja) 2018-08-02
JP6480593B2 true JP6480593B2 (ja) 2019-03-13

Family

ID=58288480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017540438A Expired - Fee Related JP6480593B2 (ja) 2015-09-18 2015-09-18 薄膜トランジスタの製造方法及び薄膜トランジスタ

Country Status (4)

Country Link
US (1) US10256350B2 (ja)
JP (1) JP6480593B2 (ja)
CN (1) CN108028283B (ja)
WO (1) WO2017046948A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473988A1 (en) * 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP5226259B2 (ja) * 2007-08-21 2013-07-03 株式会社ジャパンディスプレイイースト 液晶表示装置
JP5470519B2 (ja) * 2009-07-24 2014-04-16 株式会社ブイ・テクノロジー 薄膜トランジスタ、その製造方法及び液晶表示装置
JP5421357B2 (ja) * 2010-05-11 2014-02-19 パナソニック株式会社 表示装置用薄膜半導体装置及びその製造方法
CN102473737B (zh) * 2010-06-22 2014-07-23 松下电器产业株式会社 发光显示装置及其制造方法
JP2012114131A (ja) * 2010-11-22 2012-06-14 Panasonic Corp 薄膜トランジスタ、その製造方法、および表示装置
CN102842619B (zh) * 2012-09-03 2016-08-03 南京中电熊猫液晶显示科技有限公司 一种半导体装置及其制造方法

Also Published As

Publication number Publication date
US10256350B2 (en) 2019-04-09
WO2017046948A1 (ja) 2017-03-23
CN108028283A (zh) 2018-05-11
CN108028283B (zh) 2021-03-02
US20180204957A1 (en) 2018-07-19
JPWO2017046948A1 (ja) 2018-08-02

Similar Documents

Publication Publication Date Title
JP6503458B2 (ja) 薄膜トランジスタの製造方法及び表示パネル
KR100540947B1 (ko) 표시장치와그제조방법
US7387920B2 (en) Method of manufacturing thin film transistor array panel
WO2017020358A1 (zh) 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
JP6503459B2 (ja) 半導体装置及びその製造方法
JP2005072135A (ja) 液晶表示装置及び薄膜トランジスタの製造方法
JP2007298947A (ja) 液晶表示装置及びその製造方法
WO2015161596A1 (zh) 多晶硅薄膜晶体管及其制备方法、阵列基板及其制备方法、显示装置
JP2011033703A (ja) 表示装置及びその製造方法
JP2005228826A (ja) 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
US6902961B2 (en) Method of forming a CMOS thin film transistor device
KR100330165B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
US10263121B2 (en) Thin film transistor and method of manufacturing thin film transistor
JP2004200651A (ja) トップゲート型薄膜トランジスタの形成方法
JP6542897B2 (ja) Ｌｔｐｓ ｔｆｔ画素ユニット及びその製造方法
JP2004014622A (ja) 薄膜半導体装置の製造方法及びそのレジストパターン形成方法
JP6480593B2 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JPH07211912A (ja) 薄膜トランジスタ及びその製造方法
US20130078787A1 (en) Method for manufacturing semiconductor device
US8441051B2 (en) Semiconductor device and manufacturing method thereof
US11081507B2 (en) Semiconductor device and method for manufacturing same
KR20070109195A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2005191212A (ja) 半導体装置及びその作製方法
CN110870077A (zh) 半导体装置以及其制造方法
JP2010113151A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180316

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190207

R150 Certificate of patent or registration of utility model

Ref document number: 6480593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees