CN102842619B - 一种半导体装置及其制造方法 - Google Patents
一种半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN102842619B CN102842619B CN201210322385.4A CN201210322385A CN102842619B CN 102842619 B CN102842619 B CN 102842619B CN 201210322385 A CN201210322385 A CN 201210322385A CN 102842619 B CN102842619 B CN 102842619B
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous silicon
- drain electrode
- source electrode
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种半导体装置,包括一基板,所述基板上设有栅极、栅极绝缘层、有源层、源极以及漏极,其中有源层包括金属氧化物半导体层、非晶硅层以及多晶硅层,金属氧化物半导体层位于与栅极绝缘层接触的一侧,非晶硅层位于与源极和漏极之间,多晶硅层位于源极和漏极下方且与非晶硅层的两侧接触。本发明还公开了该半导体装置的制造方法。本发明能降低设备投资,缩短生产周期,保证氧化物半导体层的结构不受到破坏,避免源极和漏极的金属成分渗入氧化物半导体层。
Description
技术领域
本发明涉及光电显示领域,特别涉及一种半导体装置及其制造方法,用于驱动平板显示器的薄膜晶体管。
背景技术
非晶硅薄膜晶体管(a-SiTFT)由于性能稳定、工艺温度低和生产成本低而获得大规模的应用。然而,以a-SiTFT现有的0.3~1cm2/Vs程度的迁移率水平,很难以120Hz、240Hz甚至480Hz驱动新一代高精细度(4K×2K)的大尺寸面板。若要进一步支持下一代“超高清(SuperHi-Vision)”平板显示,TFT的迁移率需要达到10cm2/Vs左右,如图1所示。因此,平板显示领域,特别是液晶显示领域需要新一代TFT来取代现有的a-SiTFT。
低温多晶硅薄膜晶体管(LTPSTFT)的迁移率虽然可以做到比a-SiTFT的迁移率高出2个数量级,但制作工艺复杂,将来若不能像a-SiTFT一样支持大型基板,就难以确保成本竞争力,大型化程度将是成败关键。
用非晶态金属氧化物半导体制成的薄膜晶体管(简称氧化物TFT),迁移率可以做到比a-SiTFT的迁移率高出1个数量级,基本满足高精细度大尺寸面板的高频驱动要求。此外,氧化物TFT的导入无需大幅改变现有的面板生产线。鉴于上述优点,世界主要平板显示厂商纷纷加大氧化物TFT的开发力度。a-IGZO(InGaZnO4)作为非晶态金属氧化物半导体的代表,其迁移率高,均一性好,可以更好地满足大尺寸高解析度面板的驱动要求。氧化物TFT,特别是目前的IGZO(IndiumGalliumZincOxide,铟镓锌氧化物)技术的发展,已不仅仅局限在如高解析度、高刷新率、大尺寸面板上,其已延伸应用到内置扫描电路、触控、柔性显示、蓝相液晶等新型显示。
目前,氧化物TFT的结构主要有刻蚀阻挡型(EtchStopType,简称ESL,需要6次光刻)、背沟道刻蚀型(BackChannelEtchType,简称BCE,需要5次光刻)和共面型(CoplanarType,需要5次光刻)三种类型,如图2(A)、图2(B)和图2(C)所示。氧化物TFT器件面临的问题,如电压应力导致的劣化、可见光及UV(紫外线)导致的劣化,导入基于SiO2之类的有氧绝缘层的刻蚀阻挡层(ESL)是解决这些问题的最可靠手段。
但是,ESL的导入需要增加一道光刻工艺,设备投入成本更高,生产周期更长。所以,降低生产线投资,缩短生产周期,使氧化物TFT器件工艺与现有的a-SiTFT器件工艺兼容,是氧化物TFT制造技术的一个重要发展方向。
为了获得稳定的半导体特性,氧化物TFT的有源层在形成图案后需要进行高温退火处理。如果这个处理工艺在源极和漏极形成后进行,源极和漏极金属成分就会进入氧化物半导体层,降低配线电导率的同时也影响氧化物半导体层的特性。图3给出了非晶态IGZO有源层和Cu-Mn源极或漏极在高温处理后,出现的金属成分渗入a-IGZO层的示意图。对于目前源极和漏极普遍使用的Al金属,渗入更加明显。此外,在器件形成的最后还会进行一次300℃左右的高温退火处理,也会引起金属渗入氧化物半导体层的现象。
总结现有技术的不足:
BCE结构在TFT沟道刻蚀时,氧化物半导体层的结构受到破坏,影响沟道特性;
ESL结构需要6次光刻工艺,设备投资大,生产周期长;
在TFT器件进行高温退火处理时,源极和漏极的金属成分会渗入氧化物半导体层,降低配线电导率的同时也影响氧化物半导体层的特性。
发明内容
发明目的:针对上述现有技术存在的问题和不足,本发明的目的是提供一种半导体装置及其制造方法,采用BCE结构,不需要像ESL结构那样多出一次光刻工艺,降低设备投资,缩短生产周期;在TFT沟道刻蚀时,保证氧化物半导体层的结构不受到破坏;在TFT器件进行高温退火处理时,避免源极和漏极的金属成分渗入氧化物半导体层。
技术方案:为实现上述发明目的,本发明采用的第一种技术方案为一种半导体装置,包括一基板,所述基板上设有栅极、栅极绝缘层、有源层、源极以及漏极,其中所述有源层包括金属氧化物半导体层、非晶硅层以及多晶硅层,所述金属氧化物半导体层位于与所述栅极绝缘层接触的一侧,所述非晶硅层位于与所述源极和所述漏极之间,所述多晶硅层位于所述源极和所述漏极下方且与所述非晶硅层的两侧接触,所述多晶硅层是由所述非晶硅层通过金属横向诱导法工艺转化成的,所述源极和所述漏极之间沟道处的所述非晶硅层被刻蚀掉一部分。
进一步地,在所述源极、所述漏极和所述非晶硅层的上方还形成保护绝缘层。
进一步地,所述源极和所述漏极的材料为Cu与Ni的合金或Al与Ni的合金。
进一步地,所述源极和所述漏极为上层和下层的叠层结构,其中上层的材料为Cu或Al,下层的材料为Ni。
进一步地,所述金属氧化物半导体层为非晶态金属氧化物半导体层。
本发明采用的第二种技术方案为一种半导体装置的制造方法,包括如下步骤:
(1)提供一基板,在所述基板上进行第一金属层成膜,通过第一次光刻工艺形成栅极图案;
(2)在形成所述栅极图案的基础上形成栅极绝缘层;
(3)在形成所述栅极绝缘层的基础上形成非晶态金属氧化物半导体层和非晶硅层的成膜,通过第二次光刻工艺形成有源层图案;
(4)在所述有源层图案上进行第二金属层成膜,通过第三次光刻工艺形成源极和漏极,对所述源极和所述漏极之间的沟道处的所述非晶硅层进行过刻蚀,沟道处的所述非晶硅层被刻蚀掉一定的深度,但不刻断所述非晶硅层;
(5)通过金属横向诱导法工艺,把所述源极和所述漏极下方的所述非晶硅层诱导成多晶硅层。
进一步地,还包括步骤(6):在有所述漏极和非晶硅层的上方进行保护绝缘层成膜,形成保护绝缘层。
进一步地,所述的金属横向诱导的退火温度不高于500℃。
进一步地,所述非晶硅的厚度不高于
本发明在源极和漏极刻蚀过程的后期,对非晶硅层形成一定深度的刻蚀,但不至于刻断非晶硅层,所以非晶硅层的厚度不需要太厚。采用本发明的半导体装置,只需要进行三次光刻工艺:第一次光刻工艺形成栅极,第二次光刻形成有源层,第三次光刻形成源极和漏极。
附图说明
图1为不同解析度面板所需要的TFT迁移率对比图;
图2(A)为刻蚀阻挡型氧化物TFT的结构示意图,图2(B)为背沟道刻蚀型氧化物TFT的结构示意图,图2(C)为共面型氧化物TFT的结构示意图;
图3为Cu-Mn金属渗入a-IGZO层的示意图;
图4为本发明的半导体装置的结构示意图;
图5为形成栅极和栅极绝缘层的结构示意图;
图6为形成有源层图案的结构示意图;
图7为形成源极和漏极图案的结构示意图;
图8为形成多晶硅的结构示意图。
图中,1、基板,2、栅极,3、栅极绝缘层,4、非晶态金属氧化物半导体层,5、非晶硅层,6、多晶硅层,7、源极,8、漏极,9、保护绝缘层,10、金属氧化物层。
具体实施方式
下面结合附图和具体实施例,进一步阐明本发明,应理解这些实施例仅用于说明本发明而不用于限制本发明的范围,在阅读了本发明之后,本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
在图2(C)所示的氧化物TFT的结构示意图中,BCE结构对于沟道有源层的刻蚀,如果有源层是a-Si,影响不明显;如果有源层是IGZO之类的金属氧化物半导体,影响很大。为了在与现有BCE工艺兼容的前提下,保证基于非晶态金属氧化物半导体的沟道有源层不受刻蚀影响,本发明提出了如图4所示的基于非晶态金属氧化物半导体有源层的半导体装置。在材质为玻璃的基板1上方依次为栅极2、栅极绝缘层3、非晶态金属氧化物半导体层4和非晶硅层5的叠层结构的有源层、源极7和漏极8、保护绝缘层9,非晶硅层位于与源极和漏极之间,多晶硅层位于源极和漏极下方且与非晶硅层的两侧接触。沟道处的非晶硅被刻蚀掉一定的深度,源极7和漏极8下方的非晶硅通过金属横向诱导法工艺被转化为多晶硅,从而形成的非晶硅层5位于与源极7和漏极8之间,而多晶硅层6位于源极7和漏极8下方且与非晶硅层5的两侧接触,多晶硅层6也属于有源层。
图4所示的本发明半导体装置的制造方法如下:
使用PVD(PhysicalVaporDeposition,物理气相沉积)工艺,在玻璃材质的基板1上形成第一金属层,并通过光刻工艺,形成晶体管栅极图案,具体结构如图5所示。栅极2形成后,通过CVD(ChemicalVaporDeposition,化学气相沉积)工艺形成一层厚度在左右的栅极绝缘层3。栅极绝缘层3可以是厚的SiNx层,也可以是厚的SiNx和厚的SiO2的叠层结构。
在栅极绝缘层3的基础上,用PVD工艺形成一层厚度在左右的非晶态金属氧化物半导体层4,用CVD工艺形成一层厚度在左右的非晶硅层5,并通过光刻工艺,形成岛状的有源层图案,具体结构如图6所示。除了PVD外,也可以用MOCVD(Metal-organicChemicalVaporDeposition,金属有机化合物化学气相沉积)工艺形成非晶态金属氧化物半导体层。非晶硅层成膜时不进行氢化处理。
使用PVD工艺,在有源层上形成第二金属层,并通过光刻工艺,形成源极7和漏极8等图案,具体结构如图7所示。在源极7和漏极8的刻蚀过程中,沟道处的非晶硅层5被刻蚀掉一定的深度,但是没有被刻断。第二金属层的结构可以是上层为Cu或Al,下层为Ni的叠层结构;也可以是Cu或Al与Ni的合金。
使用不高于500℃的温度进行退火处理,一方面通过金属横向诱导法(MILC)工艺,在源极7和漏极8的下方,把非晶硅诱导成多晶硅;另一方面,使非晶态金属氧化物半导体层4的特性得以稳定,提高非晶态金属氧化物半导体层4的导电能力。退火处理后的结构如图12所示。
最后,用CVD工艺在第二金属层和非晶硅层5的上方形成一层厚度在左右的保护绝缘层9。
这里介绍金属横向诱导法工艺的概况:a-Si中加入Al,Cu,Au,Ag,Ni等金属沉积在a-Si∶H上或离子注入到a-Si∶H薄膜的内部,能够降低a-Si向p-Si转变的相变能量,之后对Ni/a-Si:H进行退火处理以使a-Si薄膜晶化,晶化温度可低于500℃。但由于存在金属污染未能在TFT中应用。
Ni横向诱导晶化可以避免孪晶产生,镍硅化合物的晶格常数与单晶硅相近、低互溶性和适当的相变能量,使用镍金属诱导a-Si薄膜的方法得到了横向结晶的多晶硅薄膜。横向结晶的多晶硅薄膜的表面平滑,具有长晶粒和连续晶界的特征,晶界势垒高度低于SPC多晶硅的晶界势垒高度,因此,MILCTFT具有优良的性能而且不必要进行氢化处理。利用金属如镍等在非晶硅薄膜表面形成诱导层(本发明中即为源极和漏极),金属Ni与a-Si在界面处形成NiSi2的硅化物,利用硅化物释放的潜热及界面处因晶格失错而提供的晶格位置,a-Si原子在界面处重结晶,形成多晶硅晶粒,NiSi2层破坏,Ni原子逐渐向a-Si层的底层迁移,再形成NiSi2硅化物,如此反复直a-Si层基本上全部晶化,其诱导温度一般在500℃,持续时间在10小时左右,退火时间与薄膜厚度有关。
金属诱导非晶硅晶化法制备的多晶硅薄膜均匀性高、成本低。
本发明中,非晶态金属氧化物半导体层与超薄(厚度<100nm)非晶硅层连续成膜,为了保证源极和漏极断开,非晶硅层在沟道处被过刻蚀但不刻断;非晶硅层起到保护非晶态金属氧化物半导体层的作用;源漏极形成后采用金属横向诱导法工艺使源漏极下方的非晶硅成为多晶硅。源漏极金属含Ni成分。从源漏极到多晶硅到非晶态金属氧化物半导体层的电子移动能力依次减弱,有利于电子传输。
Claims (9)
1.一种半导体装置,包括一基板,所述基板上设有栅极、栅极绝缘层、有源层、源极以及漏极,其中所述有源层包括金属氧化物半导体层、非晶硅层以及多晶硅层,所述金属氧化物半导体层位于与所述栅极绝缘层接触的一侧,所述非晶硅层位于与所述源极和所述漏极之间,所述多晶硅层位于所述源极和所述漏极下方且与所述非晶硅层的两侧接触,所述多晶硅层是由所述非晶硅层通过金属横向诱导法工艺转化成的,所述源极和所述漏极之间沟道处的所述非晶硅层被刻蚀掉一部分。
2.根据权利要求1所述的半导体装置,其特征在于:在所述源极、所述漏极和所述非晶硅层的上方还形成保护绝缘层。
3.根据权利要求1所述的半导体装置,其特征在于:所述源极和所述漏极的材料为Cu与Ni的合金或Al与Ni的合金。
4.根据权利要求1所述的半导体装置,其特征在于:所述源极和所述漏极为上层和下层的叠层结构,其中上层的材料为Cu或Al,下层的材料为Ni。
5.根据权利要求1所述的半导体装置,其特征在于:所述金属氧化物半导体层为非晶态金属氧化物半导体层。
6.一种半导体装置的制造方法,包括如下步骤:
(1)提供一基板,在所述基板上进行第一金属层成膜,通过第一次光刻工艺形成栅极图案;
(2)在形成所述栅极图案的基础上形成栅极绝缘层;
(3)在形成所述栅极绝缘层的基础上形成非晶态金属氧化物半导体层和非晶硅层的成膜,通过第二次光刻工艺形成有源层图案;
(4)在所述有源层图案上进行第二金属层成膜,通过第三次光刻工艺形成源极和漏极,对所述源极和所述漏极之间的沟道处的所述非晶硅层进行过刻蚀,沟道处的所述非晶硅层被刻蚀掉一定的深度,但不刻断所述非晶硅层;
(5)通过金属横向诱导法工艺,把所述源极和所述漏极下方的所述非晶硅层诱导成多晶硅层。
7.根据权利要求6所述半导体装置的制造方法,其特征在于:还包括步骤(6):在有所述漏极和非晶硅层的上方进行保护绝缘层成膜,形成保护绝缘层。
8.根据权利要求6或7所述的半导体装置的制造方法,其特征在于:所述的金属横向诱导的退火温度不高于500℃。
9.根据权利要求6或7所述的半导体装置的制造方法,其特征在于:所述非晶硅层的厚度小于100nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210322385.4A CN102842619B (zh) | 2012-09-03 | 2012-09-03 | 一种半导体装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210322385.4A CN102842619B (zh) | 2012-09-03 | 2012-09-03 | 一种半导体装置及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102842619A CN102842619A (zh) | 2012-12-26 |
CN102842619B true CN102842619B (zh) | 2016-08-03 |
Family
ID=47369828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210322385.4A Active CN102842619B (zh) | 2012-09-03 | 2012-09-03 | 一种半导体装置及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102842619B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104143504B (zh) * | 2013-05-06 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
CN103311130B (zh) * | 2013-05-14 | 2014-03-05 | 广州新视界光电科技有限公司 | 一种非晶金属氧化物薄膜晶体管及其制备方法 |
CN103545221B (zh) * | 2013-11-14 | 2018-10-09 | 广州新视界光电科技有限公司 | 金属氧化物薄膜晶体管及其制备方法 |
CN105793969A (zh) * | 2013-12-26 | 2016-07-20 | 旭硝子株式会社 | 半导体装置和半导体装置的制造方法 |
CN104752470B (zh) * | 2013-12-30 | 2018-08-07 | 昆山国显光电有限公司 | 一种有机发光显示装置及其制备方法 |
CN103715269B (zh) * | 2013-12-31 | 2015-06-03 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及显示装置 |
CN103913917B (zh) * | 2014-03-27 | 2017-02-22 | 上海天马微电子有限公司 | 一种tft阵列基板及显示面板 |
CN103985716B (zh) * | 2014-05-06 | 2018-03-27 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板 |
CN105720106B (zh) * | 2014-12-05 | 2019-04-26 | 昆山国显光电有限公司 | 晶体管及其制备方法、有机电致发光装置及其制备方法 |
JP6086394B2 (ja) * | 2015-03-11 | 2017-03-01 | 株式会社ブイ・テクノロジー | 薄膜トランジスタ基板、表示パネル、レーザーアニール方法 |
CN105097944A (zh) * | 2015-06-25 | 2015-11-25 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
JP6480593B2 (ja) * | 2015-09-18 | 2019-03-13 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
CN109411542A (zh) * | 2018-09-10 | 2019-03-01 | 华南理工大学 | 一种背沟道刻蚀型非晶氧化物薄膜晶体管及其制备方法 |
CN109300916A (zh) * | 2018-09-30 | 2019-02-01 | 重庆惠科金渝光电科技有限公司 | 阵列基板及其制备方法和显示器件 |
CN110993697B (zh) * | 2019-11-28 | 2022-08-05 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法、显示面板 |
WO2022120746A1 (zh) * | 2020-12-10 | 2022-06-16 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法和显示面板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101740499A (zh) * | 2008-11-07 | 2010-06-16 | 乐金显示有限公司 | 包括薄膜晶体管的阵列基板及其制造方法 |
CN101901838A (zh) * | 2009-05-29 | 2010-12-01 | 株式会社半导体能源研究所 | 半导体装置及该半导体装置的制造方法 |
CN102176462A (zh) * | 2010-12-24 | 2011-09-07 | 友达光电股份有限公司 | 像素结构 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100539623B1 (ko) * | 2003-06-25 | 2005-12-28 | 엘지.필립스 엘시디 주식회사 | 버텀 게이트형 폴리 실리콘 박막트랜지스터 소자의 제조방법 |
KR100659759B1 (ko) * | 2004-10-06 | 2006-12-19 | 삼성에스디아이 주식회사 | 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법 |
-
2012
- 2012-09-03 CN CN201210322385.4A patent/CN102842619B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101740499A (zh) * | 2008-11-07 | 2010-06-16 | 乐金显示有限公司 | 包括薄膜晶体管的阵列基板及其制造方法 |
CN101901838A (zh) * | 2009-05-29 | 2010-12-01 | 株式会社半导体能源研究所 | 半导体装置及该半导体装置的制造方法 |
CN102176462A (zh) * | 2010-12-24 | 2011-09-07 | 友达光电股份有限公司 | 像素结构 |
Also Published As
Publication number | Publication date |
---|---|
CN102842619A (zh) | 2012-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102842619B (zh) | 一种半导体装置及其制造方法 | |
CN103745978B (zh) | 显示装置、阵列基板及其制作方法 | |
CN105097550A (zh) | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 | |
CN103730414B (zh) | 薄膜晶体管基板的制造方法 | |
CN105006487A (zh) | 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法 | |
CN103208526A (zh) | 一种半导体器件及其制造方法 | |
KR101498136B1 (ko) | 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판 | |
CN103311128A (zh) | 一种自对准金属氧化物薄膜晶体管及其制作方法 | |
CN105789117A (zh) | Tft基板的制作方法及制得的tft基板 | |
CN104599959A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
CN104576399A (zh) | 一种薄膜晶体管及其制造方法 | |
CN104600028A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
WO2014040305A1 (zh) | 薄膜晶体管主动装置 | |
US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
CN106449655A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
CN103236400B (zh) | 低温多晶硅薄膜制作方法、薄膜晶体管制作方法 | |
WO2015188476A1 (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
CN102709185A (zh) | 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板 | |
CN104658898A (zh) | 低温多晶硅薄膜的制作方法 | |
US10629746B2 (en) | Array substrate and manufacturing method thereof | |
CN103022083A (zh) | 一种阵列基板、显示装置及阵列基板的制备方法 | |
CN104409516A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
US9837542B2 (en) | Polycrystalline silicon thin-film transistor | |
CN104617151B (zh) | 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |