CN105097550A - 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 - Google Patents

低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 Download PDF

Info

Publication number
CN105097550A
CN105097550A CN201510471290.2A CN201510471290A CN105097550A CN 105097550 A CN105097550 A CN 105097550A CN 201510471290 A CN201510471290 A CN 201510471290A CN 105097550 A CN105097550 A CN 105097550A
Authority
CN
China
Prior art keywords
region
grid
layer
drain contact
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510471290.2A
Other languages
English (en)
Inventor
周星宇
张晓星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510471290.2A priority Critical patent/CN105097550A/zh
Priority to US14/786,550 priority patent/US9786789B2/en
Priority to PCT/CN2015/087907 priority patent/WO2017020358A1/zh
Publication of CN105097550A publication Critical patent/CN105097550A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Abstract

本发明提供一种低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管，通过先对栅极绝缘层进行蚀刻形成凹槽，然后在该凹槽上形成栅极，使得栅极的宽度略大于凹槽的宽度，再对有源层进行离子植入形成源、漏极接触区、沟道区、及至少位于所述漏极接触区与沟道区之间的一过渡区，所述过渡区上方的栅极绝缘层相比于沟道区处更厚，可以屏蔽部分栅极电场，使得此处的载流子浓度相比于沟道处较低，形成一个过渡，从而抑制由于漏极处的大电场对器件造成的损害；该制作方法简单，省去了LDD的制程，可减少一道光罩，降低生产成本。本发明的低温多晶硅薄膜晶体管，在不减小器件开电流的情况下，大幅度降低器件的关电流。

Description

低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
技术领域
本发明涉及显示技术领域，尤其涉及一种低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管。
背景技术
在平面显示器如液晶显示器(LCD)、有机电致发光显示器或无机电致发光显示器中，薄膜晶体管一般是用作开关元件来控制像素的作业，或是用作驱动元件来驱动像素。薄膜晶体管依其硅薄膜性质通常可分成非晶硅(a-Si)与多晶硅(poly-Si)两种。
由于非晶硅本身自有的缺陷问题，如缺陷太多导致的开态电流低、迁移率低、稳定性差，使它在应用中受到限制，为了弥补非晶硅本身的缺陷，扩大其在相关领域的应用，LTPS(LowTemperaturePoly-Silicon，低温多晶硅)技术应运而生。
低温多晶硅薄膜由于其原子排列规则，载流子迁移率高(10～300cm2/Vs)，应用于薄膜晶体管(ThinFilmTransistor，简称TFT)等电子元器件时，可使TFT具有更高的驱动电流，因此，在TFT的制作工艺中广泛采用LTPS薄膜作为TFT的核心结构之一的有源层的材料。
采用LTPSTFT的液晶显示器具有高分辨率、反应速度快、高亮度、高开口率等优点，加上由于LTPSTFT的硅结晶排列较非晶硅有次序，使得电子移动率相对高100倍以上，可以将外围驱动电路同时制作在玻璃基板上，达到系统整合的目标，节省空间及驱动IC的成本；同时，由于驱动IC线路直接制作于面板上，可以减少组件的对外接点，增加可靠度、维护更简单、缩短组装制程时间，进而减少应用系统设计时程及扩大设计自由度。
然而，随着薄膜晶体管器件尺寸的不断减小，LTPSTFT会出现明显的短沟道效应，主要是由于漏极端处强大的电场造成的，由此引起的诸如热载流子等效应会影响器件的可靠性和稳定性，目前通常所用的办法为引入轻掺杂漏区(LightlyDopedDrain，LDD)或者偏移区(Offset)结构。但是制作LDD结构需要多引入一道黄光制程，而且在对位上也容易出现偏差；Offset结构则可能使器件的开电流变小。
发明内容
本发明的目的在于提供一种低温多晶硅薄膜晶体管的制作方法，通过至少在有源层上的沟道区与漏极接触区之间设置一类似于LDD或Offset结构的过渡区，所述过渡区上方的栅极绝缘层相比于沟道区处更厚，可以减弱沟道区靠近漏极处的电场，抑制热载流子效应以及短沟道效应，提高器件可靠性，并且该制作方法简单，省去了LDD的制程，从而减少一道光罩，降低生产成本。
本发明的目的还在于提供一种低温多晶硅薄膜晶体管，通过至少在有源层上的沟道区与漏极接触区之间设置一类似于LDD或Offset结构的过渡区，所述过渡区上方的栅极绝缘层相比于沟道区处更厚，可以减弱沟道区靠近漏极处的电场，抑制热载流子效应以及短沟道效应，提高器件可靠性，在不减小器件开电流的情况下，大幅度降低器件的关电流。
本发明首先提供一种低温多晶硅薄膜晶体管的制作方法，包括如下步骤：
步骤1、提供一基板，对所述基板进行清洗和预烘烤；
步骤2、在所述基板上沉积一缓冲层；
步骤3、在所述缓冲层上沉积一非晶硅层，采用准分子激光晶化或固相结晶化的方式进行结晶形成多晶硅层，采用一道光刻制程对该多晶硅层进行图案化处理，形成有源层；
步骤4、沉积一栅极绝缘层；
步骤5、通过一道光刻制程对所述栅极绝缘层进行蚀刻，在所述栅极绝缘层上对应所述有源层上方蚀刻出一凹槽；
步骤6、沉积第一金属层，采用一道光刻制程对所述第一金属层进行图案化处理，形成对应于所述凹槽上方的栅极，并且保留位于所述栅极上方的光阻层，所述栅极的宽度大于所述凹槽的宽度，且所述栅极的左、右两侧均超出所述凹槽的左、右两侧一段距离；
步骤7、以覆盖光阻层的栅极为掩模，对所述有源层进行离子植入，形成位于所述有源层两侧的源极接触区与漏极接触区；所述有源层上对应于所述凹槽的区域形成沟道区；所述源极接触区、漏极接触区与沟道区之间分别形成第一过渡区、第二过渡区，所述第一过渡区、第二过渡区分别对应于所述栅极的左、右两侧超出所述凹槽的左、右两侧的部分；
步骤8、去除覆盖于栅极上的光阻层，在所述栅极、及栅极绝缘层上沉积一层间介电层，通过一道光刻制程在所述层间介电层、及栅极绝缘层上对应所述源极接触区、漏极接触区分别形成源极接触孔、漏极接触孔；
步骤9、沉积第二金属层，采用一道光刻制程对所述第二金属层进行图案化处理，形成源极和漏极；所述源极和漏极分别经由所述源极接触孔、漏极接触孔与所述有源层上的源极接触区、漏极接触区相接触。
所述步骤6中，所述栅极的左、右两侧分别超出所述凹槽的左、右两侧的距离为所述凹槽宽度L的1/10～1/5。
所述步骤7对所述有源层进行磷离子植入，从而得到的源极接触区与漏极接触区均为N型掺杂区；
或者，所述步骤7对所述有源层进硼离子植入，从而得到的源极接触区与漏极接触区均为P型掺杂区。
本发明还提供另一种低温多晶硅薄膜晶体管的制作方法，包括如下步骤：
步骤1、提供一基板，对所述基板进行清洗和预烘烤；
步骤2、在所述基板上沉积一缓冲层；
步骤3、在所述缓冲层上沉积一非晶硅层，采用准分子激光晶化或固相结晶化的方式进行结晶形成多晶硅层，采用一道光刻制程对该多晶硅层进行图案化处理，形成有源层；
步骤4、沉积一栅极绝缘层；
步骤5、通过一道光刻制程对所述栅极绝缘层进行蚀刻，在所述栅极绝缘层上对应所述有源层上方蚀刻出一凹槽；
步骤6、沉积第一金属层，采用一道光刻制程对所述第一金属层进行图案化处理，形成对应于所述凹槽上方的栅极，并且保留位于所述栅极上方的光阻层，所述栅极的宽度大于所述凹槽的宽度，且所述栅极的左侧与所述凹槽的左侧对齐，所述栅极的右侧超出所述凹槽右侧一段距离；
步骤7、以覆盖光阻层的栅极为掩模，对所述有源层进行离子植入，形成位于所述有源层两侧的源极接触区与漏极接触区；所述有源层上对应于所述凹槽的区域形成沟道区；所述漏极接触区与沟道区之间形成过渡区，所述过渡区对应于所述栅极的右侧超出所述凹槽的右侧的部分；
步骤8、去除覆盖于栅极上的光阻层，在所述栅极、及栅极绝缘层上沉积一层间介电层，通过一道光刻制程在所述层间介电层、及栅极绝缘层上对应所述源极接触区、漏极接触区分别形成源极接触孔、漏极接触孔；
步骤9、沉积第二金属层，采用一道光刻制程对所述第二金属层进行图案化处理，形成源极和漏极；所述源极和漏极分别经由所述源极接触孔、漏极接触孔与所述有源层上的源极接触区、漏极接触区相接触。
所述步骤6中，所述栅极的右侧超出所述凹槽的右侧的距离为所述凹槽宽度L的1/10～1/5。
所述步骤7对所述有源层进行磷离子植入，从而得到的源极接触区与漏极接触区均为N型掺杂区；
或者，所述步骤7对所述有源层进硼离子植入，从而得到的源极接触区与漏极接触区均为P型掺杂区。
本发明还提供一种低温多晶硅薄膜晶体管，包括：一基板、设于所述基板上的缓冲层、设于所述缓冲层上的有源层、设于所述缓冲层上并覆盖缓冲层和有源层的栅极绝缘层、设于所述栅极绝缘层上的栅极、设于栅极绝缘层上并覆盖栅极的层间介电层、及设于所述层间介电层上的源极与漏极；
所述层间介电层、及栅极绝缘层上设有分别对应于所述源极接触区、漏极接触区的源极接触孔、漏极接触孔；所述源极与漏极分别经由所述源极接触孔、漏极接触孔与所述有源层上的源极接触区、漏极接触区相接触。
所述栅极的宽度大于所述凹槽的宽度，且所述栅极的左、右两侧均超出所述凹槽的左、右两侧一段距离；
所述有源层包括位于中部的沟道区，位于两侧的源极接触区、漏极接触区，以及分别位于所述源极接触区、漏极接触区与沟道区之间的第一过渡区、第二过渡区；所述第一、第二过渡区分别对应于所述栅极的左、右两侧超出所述凹槽的左、右两侧的部分。所述栅极的宽度大于所述凹槽的宽度，且所述栅极的左侧与所述凹槽的左侧对齐，所述栅极的右侧超出所述凹槽右侧一段距离；
所述有源层包括位于中部的沟道区，位于两侧的源极接触区、漏极接触区，以及位于所述漏极接触区与沟道区之间的过渡区；所述过渡区对应于所述栅极的右侧超出所述凹槽的右侧的部分。
所述源极接触区与漏极接触区均为N型掺杂区或者均为P型掺杂区。
本发明的有益效果：本发明的低温多晶硅薄膜晶体管的制作方法，通过先对栅极绝缘层进行蚀刻形成凹槽，然后在该凹槽上形成栅极，使得栅极的宽度略大于凹槽的宽度，再对有源层进行离子植入形成源、漏极接触区、沟道区、及至少位于所述漏极接触区与沟道区之间的一过渡区，所述过渡区上方的栅极绝缘层相比于沟道区处更厚，可以屏蔽部分栅极电场，使得此处的载流子浓度相比于沟道处较低，沟道边缘靠近漏极处受到的横向电场也会有所减弱，形成一个过渡，从而抑制由于漏极处的大电场对器件造成的损害；该制作方法简单，省去了LDD的制程，可减少一道光罩，降低生产成本。本发明的低温多晶硅薄膜晶体管，通过至少在有源层上的沟道区与漏极接触区之间设置一类似于LDD或Offset结构的过渡区，所述过渡区上方的栅极绝缘层相比于沟道区处更厚，可以减弱沟道区靠近漏极处的电场，抑制热载流子效应以及短沟道效应，提高器件可靠性，在不减小器件开电流的情况下，大幅度降低器件的关电流。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为本发明低温多晶硅薄膜晶体管的制作方法的步骤1的示意图；
图2为本发明低温多晶硅薄膜晶体管的制作方法的步骤2的示意图；
图3为本发明低温多晶硅薄膜晶体管的制作方法的步骤3的示意图；
图4为本发明低温多晶硅薄膜晶体管的制作方法的步骤4的示意图；
图5为本发明低温多晶硅薄膜晶体管的制作方法的步骤5的示意图；
图6为本发明低温多晶硅薄膜晶体管的制作方法第一实施例的步骤6的示意图；
图7为本发明低温多晶硅薄膜晶体管的制作方法第一实施例的步骤7的示意图；
图8为本发明低温多晶硅薄膜晶体管的制作方法第一实施例的步骤8的示意图；
图9为本发明低温多晶硅薄膜晶体管的制作方法第一实施例的步骤9的示意图即本发明低温多晶硅薄膜晶体管的第一实施例的结构示意图；
图10为本发明低温多晶硅薄膜晶体管的制作方法第二实施例的步骤6的示意图；
图11为本发明低温多晶硅薄膜晶体管的制作方法第二实施例的步骤7的示意图；
图12为本发明低温多晶硅薄膜晶体管的制作方法第二实施例的步骤8的示意图；
图13为本发明低温多晶硅薄膜晶体管的制作方法第二实施例的步骤9的示意图即本发明低温多晶硅薄膜晶体管的第二实施例的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1-9，本发明首先提供一种低温多晶硅薄膜晶体管的制作方法，包括如下步骤：
步骤1、如图1所示，提供一基板10，对所述基板10进行清洗和预烘烤。
具体的，该步骤1中所述基板10为玻璃基板。
步骤2、如图2所示，在所述基板10上沉积一缓冲层20。
具体的，该步骤2中所述缓冲层20为氧化硅(SiOx)层、氮化硅(SiNx)层、或氧化硅层与氮化硅层的堆叠组合。
具体的，所述缓冲层20的厚度为
步骤3、如图3所示，在所述缓冲层20上沉积一非晶硅(a-Si)层，采用准分子激光晶化(ELA，ExcimerLaserAnnealing)或固相结晶化(SPC，SolidPhaseCrystallization)的方式进行结晶形成多晶硅层，采用一道光刻制程对该多晶硅层进行图案化处理，形成有源层30。
具体的，该步骤3中所述非晶硅层的厚度为
步骤4、如图4所示，沉积一栅极绝缘层40。
具体的，该步骤4中所述栅极绝缘层40为氧化硅层、氮化硅层、或氧化硅层与氮化硅层的堆叠组合。如图4所示，本发明的实施例中，所述栅极绝缘层40为氧化硅层与氮化硅层的堆叠组合。
具体的，所述栅极绝缘层40的厚度为
步骤5、如图5所示，通过一道光刻制程对所述栅极绝缘层40进行蚀刻，在所述栅极绝缘层40上对应所述有源层30上方蚀刻出一凹槽41。
具体的，该步骤5中所述凹槽41的高度为
步骤6、如图6所示，沉积第一金属层，采用一道光刻制程对所述第一金属层进行图案化处理，形成对应于所述凹槽41上方的栅极50，并且保留位于所述栅极50上方的光阻层51，所述栅极50的宽度大于所述凹槽41的宽度，且所述栅极50的左、右两侧均超出所述凹槽41的左、右两侧一段距离。
优选的，所述栅极50的左、右两侧分别超出所述凹槽41的左、右两侧的距离为所述凹槽41宽度L的1/10～1/5。
所述第一金属层为单一的钼(Mo)层、单一的铝(Al)层、或者为两钼层之间夹设一铝层的复合层结构。
具体的，该第一金属层的厚度为
具体的，所述光刻制程包括涂光阻、曝光、显影、及蚀刻过程。
步骤7、如图7所示，以覆盖光阻层51的栅极50为掩模，对所述有源层30进行离子植入，形成位于所述有源层30两侧的源极接触区311与漏极接触区312；所述有源层30上对应于所述凹槽41的区域形成沟道区313；所述源极接触区311、漏极接触区312与沟道区313之间分别形成第一过渡区314、第二过渡区315，所述第一过渡区314、第二过渡区315分别对应于所述栅极50的左、右两侧超出所述凹槽41的左、右两侧的部分。
具体的，所述步骤7可以采用PH3(磷化氢)气体对所述有源层30进行磷离子(P+)植入，从而得到的源极接触区311与漏极接触区312均为N型掺杂区，所述N型掺杂区中掺杂的离子为磷离子。
所述步骤7也可以采用B2H6(乙硼烷)气体对所述有源层30进硼离子(B+)植入，从而得到的源极接触区311与漏极接触区312均为P型掺杂区，所述P型掺杂区中掺杂的离子为硼离子。
通过保留所述栅极50上方的光阻层51，可以防止在离子植入过程中离子注入到栅极50中。
步骤8、如图8所示，去除覆盖于栅极50上的光阻层51，在所述栅极50、及栅极绝缘层40上沉积一层间介电层(ILD)60，通过一道光刻制程在所述层间介电层60、及栅极绝缘层40上对应所述源极接触区311、漏极接触区312分别形成源极接触孔61、漏极接触孔62。
具体的，该步骤8中所述层间介电层60为氧化硅(SiOx)层、氮化硅(SiNx)层、或氧化硅层与氮化硅层的堆叠组合。
具体的，所述层间介电层60的厚度为
步骤9、如图9所示，沉积第二金属层，采用一道光刻制程对所述第二金属层进行图案化处理，形成源极71和漏极72；所述源极71和漏极72分别经由所述源极接触孔61、漏极接触孔62与所述有源层30上的源极接触区311、漏极接触区312相接触。
具体的，该步骤9中所述第二金属层为单一的钼(Mo)层、单一的铝(Al)层、或者为两钼层之间夹设一铝层的复合层结构。
具体的，该第二金属层的厚度为
上述低温多晶硅薄膜晶体管的制作方法，通过先对栅极绝缘层40进行蚀刻形成凹槽41，然后在该凹槽41上形成栅极50，使得栅极50的宽度略大于凹槽41的宽度，且所述栅极50的左、右两侧均超出所述凹槽41的左、右两侧一段距离；再对有源层30进行离子植入形成源、漏极接触区311、312、沟道区313、及分别位于所述源极接触区311、漏极接触区312与沟道区313之间的第一、第二过渡区314、315，所述第一、第二过渡区314、315上方的栅极绝缘层40相比于沟道区313处更厚，可以屏蔽部分栅极电场，使得此处的载流子浓度相比于沟道处较低，沟道边缘靠近漏极处受到的横向电场也会有所减弱，形成一个过渡，从而抑制由于漏极处的大电场对器件造成的损害。
在上述低温多晶硅薄膜晶体管的制作方法的基础上，本发明还提供一种低温多晶硅薄膜晶体管，如图9所示，为本发明低温多晶硅薄膜晶体管的第一实施例，包括：一基板10、设于所述基板10上的缓冲层20、设于所述缓冲层20上的有源层30、设于所述缓冲层20上并覆盖缓冲层20和有源层30的栅极绝缘层40、设于所述栅极绝缘层40上的栅极50、设于栅极绝缘层40上并覆盖栅极50的层间介电层60、及设于所述层间介电层60上的源极71与漏极72。
其中，所述栅极50的宽度大于所述凹槽41的宽度，且所述栅极50的左、右两侧均超出所述凹槽41的左、右两侧一段距离；
所述有源层30包括位于中部的沟道区313，位于两侧的源极接触区311、漏极接触区312，以及分别位于所述源极接触区311、漏极接触区312与沟道区313之间的第一过渡区314、第二过渡区315；所述第一、第二过渡区314、315分别对应于所述栅极50的左、右两侧超出所述凹槽41的左、右两侧的部分。
进一步的，所述层间介电层60、及栅极绝缘层40上设有分别对应于所述源极接触区311、漏极接触区312的源极接触孔61、漏极接触孔62；所述源极71与漏极72分别经由所述源极接触孔61、漏极接触孔62与所述有源层30上的源极接触区311、漏极接触区312相接触。
具体的，所述源极接触区311与漏极接触区312均为N型掺杂区，所述N型掺杂区中掺杂的离子为磷离子；
或者所述源极接触区311与漏极接触区312均为P型掺杂区，所述P型掺杂区中掺杂的离子为硼离子。
具体的，所述凹槽41的高度为
所述栅极50的左、右两侧分别超出所述凹槽31的左、右两侧的距离为所述凹槽41宽度L的1/10～1/5。
具体的，所述基板10为玻璃基板。
所述缓冲层20、栅极绝缘层40为氧化硅层、氮化硅层、或氧化硅层与氮化硅层的堆叠组合。具体的，所述缓冲层20、栅极绝缘层40的厚度为
所述层间介电层60为氧化硅(SiOx)层、氮化硅(SiNx)层、或氧化硅层与氮化硅层的堆叠组合。具体的，所述层间介电层60的厚度为
所述栅极50、源、漏极71、72为单一的钼(Mo)层、单一的铝(Al)层、或者为两钼层之间夹设一铝层的复合层结构。具体的，所述栅极50、源、漏极71、72的厚度为
上述低温多晶硅薄膜晶体管，通过在有源层上的沟道区与源极接触区、漏极接触区之间分别设置第一、第二过渡区，所述第一、第二过渡区上方的栅极绝缘层相比于沟道区处更厚，可以减弱沟道区靠近漏极处的电场，抑制热载流子效应以及短沟道效应，提高器件可靠性，在不减小器件开电流的情况下，大幅度降低器件的关电流。
请参阅图1-5，及图10-13，本发明首先还提供另一种低温多晶硅薄膜晶体管的制作方法，包括如下步骤：
步骤1、如图1所示，提供一基板10，对所述基板10进行清洗和预烘烤。
具体的，该步骤1中所述基板10为玻璃基板。
步骤2、如图2所示，在所述基板10上沉积一缓冲层20。
具体的，该步骤2中所述缓冲层20为氧化硅(SiOx)层、氮化硅(SiNx)层、或氧化硅层与氮化硅层的堆叠组合。
具体的，所述缓冲层20的厚度为
步骤3、如图3所示，在所述缓冲层20上沉积一非晶硅(a-Si)层，采用ELA(ExcimerLaserAnnealing，准分子激光晶化)或SPC(SolidPhaseCrystallization，固相结晶化)的方式进行结晶形成多晶硅层，采用一道光刻制程对该多晶硅层进行图案化处理，形成有源层30。
具体的，该步骤3中所述非晶硅层的厚度为
步骤4、如图4所示，沉积一栅极绝缘层40。
具体的，该步骤4中所述栅极绝缘层40为氧化硅层、氮化硅层、或氧化硅层与氮化硅层的堆叠组合。如图4所示，本发明的实施例中，所述栅极绝缘层40为氧化硅层与氮化硅层的堆叠组合。
具体的，所述栅极绝缘层40的厚度为
步骤5、如图5所示，通过一道光刻制程对所述栅极绝缘层40进行蚀刻，在所述栅极绝缘层40上对应所述有源层30上方蚀刻出一凹槽41。
具体的，该步骤5中所述凹槽41的高度为
步骤6、如图10所示，沉积第一金属层，采用一道光刻制程对所述第一金属层进行图案化处理，形成对应于所述凹槽41上方的栅极50，并且保留位于所述栅极50上方的光阻层51，所述栅极50的宽度大于所述凹槽41的宽度，且所述栅极50的左侧与所述凹槽41的左侧对齐，所述栅极50的右侧超出所述凹槽41右侧一段距离。
优选的，所述栅极50的右侧超出所述凹槽41的右侧的距离为所述凹槽41宽度L的1/10～1/5。
所述第一金属层为单一的钼(Mo)层、单一的铝(Al)层、或者为两钼层之间夹设一铝层的复合层结构。
具体的，该第一金属层的厚度为
具体的，所述光刻制程包括涂光阻、曝光、显影、及蚀刻过程。
步骤7、如图11所示，以覆盖光阻层51的栅极50为掩模，对所述有源层30进行离子植入，形成位于所述有源层30两侧的源极接触区311与漏极接触区312；所述有源层30上对应于所述凹槽41的区域形成沟道区313；所述漏极接触区312与沟道区313之间形成过渡区315，所述过渡区315对应于所述栅极50的右侧超出所述凹槽41的右侧的部分。
具体的，所述步骤7可以采用PH3(磷化氢)气体对所述有源层30进行磷离子(P+)植入，从而得到的源极接触区311与漏极接触区312均为N型掺杂区，所述N型掺杂区中掺杂的离子为磷离子。
所述步骤7也可以采用采用B2H6(乙硼烷)气体对所述有源层30进硼离子(B+)植入，从而得到的源极接触区311与漏极接触区312均为P型掺杂区，所述P型掺杂区中掺杂的离子为硼离子。
通过保留所述栅极50上方的光阻层51，可以防止在离子植入过程中离子注入到栅极50中。
步骤8、如图12所示，去除覆盖于栅极50上的光阻层51，在所述栅极50、及栅极绝缘层40上沉积一层间介电层(ILD)60，通过一道光刻制程在所述层间介电层60、及栅极绝缘层40上对应所述源极接触区311、漏极接触区312分别形成源极接触孔61、漏极接触孔62。
具体的，该步骤8中所述层间介电层60为氧化硅(SiOx)层、氮化硅(SiNx)层、或氧化硅层与氮化硅层的堆叠组合。
具体的，所述层间介电层60的厚度为
步骤9、如图13所示，沉积第二金属层，采用一道光刻制程对所述第二金属层进行图案化处理，形成源极71和漏极72；所述源极71和漏极72分别经由所述源极接触孔61、漏极接触孔62与所述有源层30上的源极接触区311、漏极接触区312相接触。
具体的，该步骤9中所述第二金属层为单一的钼(Mo)层、单一的铝(Al)层、或者为两钼层之间夹设一铝层的复合层结构。
具体的，该第二金属层的厚度为
上述低温多晶硅薄膜晶体管的制作方法，通过先对栅极绝缘层40进行蚀刻形成凹槽41，然后在该凹槽41上形成栅极50，使得栅极50的宽度略大于凹槽41的宽度，且所述栅极50的左侧与所述凹槽41的左侧对齐，所述栅极50的右侧超出所述凹槽41右侧一段距离；再对有源层30进行离子植入形成源、漏极接触区311、312、沟道区313、及位于所述漏极接触区312与沟道区313之间的过渡区315，所述过渡区315上方的栅极绝缘层40相比于沟道区313处更厚，可以屏蔽部分栅极电场，使得此处的载流子浓度相比于沟道处较低，沟道边缘靠近漏极处受到的横向电场也会有所减弱，形成一个过渡，从而抑制由于漏极处的大电场对器件造成的损害。
在上述低温多晶硅薄膜晶体管的制作方法的基础上，本发明还提供一种低温多晶硅薄膜晶体管，如图13所示，为本发明低温多晶硅薄膜晶体管的第二实施例，包括：一基板10、设于所述基板10上的缓冲层20、设于所述缓冲层20上的有源层30、设于所述缓冲层20上并覆盖缓冲层20和有源层30的栅极绝缘层40、设于所述栅极绝缘层40上的栅极50、设于栅极绝缘层40上并覆盖栅极50的层间介电层60、及设于所述层间介电层60上的源极71与漏极72。
其中，所述栅极50的宽度大于所述凹槽41的宽度，且所述栅极50的左侧与所述凹槽41的左侧对齐，所述栅极50的右侧超出所述凹槽41右侧一段距离；
所述有源层30包括位于中部的沟道区313，位于两侧的源极接触区311、漏极接触区312，以及位于所述漏极接触区312与沟道区313之间的过渡区315；所述过渡区315对应于所述栅极50的右侧超出所述凹槽41的右侧的部分。
进一步的，所述层间介电层60、及栅极绝缘层40上设有分别对应于所述源极接触区311、漏极接触区312的源极接触孔61、漏极接触孔62；所述源极71与漏极72分别经由所述源极接触孔61、漏极接触孔62与所述有源层30上的源极接触区311、漏极接触区312相接触。
具体的，所述源极接触区311与漏极接触区312均为N型掺杂区，所述N型掺杂区中掺杂的离子为磷离子；
或者所述源极接触区311与漏极接触区312均为P型掺杂区，所述P型掺杂区中掺杂的离子为硼离子。
具体的，所述凹槽41的高度为
所述栅极50的右侧超出所述凹槽31的右侧的距离为所述凹槽41宽度L的1/10～1/5。
具体的，所述基板10为玻璃基板。
所述缓冲层20、栅极绝缘层40为氧化硅层、氮化硅层、或氧化硅层与氮化硅层的堆叠组合。具体的，所述缓冲层20、栅极绝缘层40的厚度为
所述层间介电层60为氧化硅(SiOx)层、氮化硅(SiNx)层、或氧化硅层与氮化硅层的堆叠组合。具体的，所述层间介电层60的厚度为
所述栅极50、源、漏极71、72为单一的钼(Mo)层、单一的铝(Al)层、或者为两钼层之间夹设一铝层的复合层结构。具体的，所述栅极50、源、漏极71、72的厚度为
上述低温多晶硅薄膜晶体管，通过在有源层上的沟道区与漏极接触区之间设置过渡区，所述过渡区上方的栅极绝缘层相比于沟道区处更厚，可以减弱沟道区靠近漏极处的电场，抑制热载流子效应以及短沟道效应，提高器件可靠性，在不减小器件开电流的情况下，大幅度降低器件的关电流。
综上所述，本发明的低温多晶硅薄膜晶体管的制作方法，通过先对栅极绝缘层进行蚀刻形成凹槽，然后在该凹槽上形成栅极，使得栅极的宽度略大于凹槽的宽度，再对有源层进行离子植入形成源、漏极接触区、沟道区、及至少位于所述漏极接触区与沟道区之间的一过渡区，所述过渡区上方的栅极绝缘层相比于沟道区处更厚，可以屏蔽部分栅极电场，使得此处的载流子浓度相比于沟道处较低，沟道边缘靠近漏极处受到的横向电场也会有所减弱，形成一个过渡，从而抑制由于漏极处的大电场对器件造成的损害；该制作方法简单，省去了LDD的制程，可减少一道光罩，降低生产成本。本发明的低温多晶硅薄膜晶体管，通过至少在有源层上的沟道区与漏极接触区之间设置一类似于LDD或Offset结构的过渡区，所述过渡区上方的栅极绝缘层相比于沟道区处更厚，可以减弱沟道区靠近漏极处的电场，抑制热载流子效应以及短沟道效应，提高器件可靠性，在不减小器件开电流的情况下，大幅度降低器件的关电流。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种低温多晶硅薄膜晶体管的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板(10)，对所述基板(10)进行清洗和预烘烤；
步骤2、在所述基板(10)上沉积一缓冲层(20)；
步骤3、在所述缓冲层(20)上沉积一非晶硅层，采用准分子激光晶化或固相结晶化的方式进行结晶形成多晶硅层，采用一道光刻制程对该多晶硅层进行图案化处理，形成有源层(30)；
步骤4、沉积一栅极绝缘层(40)；
步骤5、通过一道光刻制程对所述栅极绝缘层(40)进行蚀刻，在所述栅极绝缘层(40)上对应所述有源层(30)上方蚀刻出一凹槽(41)；
步骤6、沉积第一金属层，采用一道光刻制程对所述第一金属层进行图案化处理，形成对应于所述凹槽(41)上方的栅极(50)，并且保留位于所述栅极(50)上方的光阻层(51)，所述栅极(50)的宽度大于所述凹槽(41)的宽度，且所述栅极(50)的左、右两侧均超出所述凹槽(41)的左、右两侧一段距离；
步骤7、以覆盖光阻层(51)的栅极(50)为掩模，对所述有源层(30)进行离子植入，形成位于所述有源层(30)两侧的源极接触区(311)与漏极接触区(312)；所述有源层(30)上对应于所述凹槽(41)的区域形成沟道区(313)；所述源极接触区(311)、漏极接触区(312)与沟道区(313)之间分别形成第一过渡区(314)、第二过渡区(315)，所述第一过渡区(314)、第二过渡区(315)分别对应于所述栅极(50)的左、右两侧超出所述凹槽(41)的左、右两侧的部分；
步骤8、去除覆盖于栅极(50)上的光阻层(51)，在所述栅极(50)、及栅极绝缘层(40)上沉积一层间介电层(60)，通过一道光刻制程在所述层间介电层(60)、及栅极绝缘层(40)上对应所述源极接触区(311)、漏极接触区(312)分别形成源极接触孔(61)、漏极接触孔(62)；
步骤9、沉积第二金属层，采用一道光刻制程对所述第二金属层进行图案化处理，形成源极(71)和漏极(72)；所述源极(71)和漏极(72)分别经由所述源极接触孔(61)、漏极接触孔(62)与所述有源层(30)上的源极接触区(311)、漏极接触区(312)相接触。
2.如权利要求1所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述步骤6中，所述栅极(50)的左、右两侧分别超出所述凹槽(41)的左、右两侧的距离为所述凹槽(41)宽度L的1/10～1/5。
3.如权利要求1所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述步骤7对所述有源层(30)进行磷离子植入，从而得到的源极接触区(311)与漏极接触区(312)均为N型掺杂区；
或者，所述步骤7对所述有源层(30)进硼离子植入，从而得到的源极接触区(311)与漏极接触区(312)均为P型掺杂区。
4.一种低温多晶硅薄膜晶体管的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板(10)，对所述基板(10)进行清洗和预烘烤；
步骤2、在所述基板(10)上沉积一缓冲层(20)；
步骤3、在所述缓冲层(20)上沉积一非晶硅层，采用准分子激光晶化或固相结晶化的方式进行结晶形成多晶硅层，采用一道光刻制程对该多晶硅层进行图案化处理，形成有源层(30)；
步骤4、沉积一栅极绝缘层(40)；
步骤5、通过一道光刻制程对所述栅极绝缘层(40)进行蚀刻，在所述栅极绝缘层(40)上对应所述有源层(30)上方蚀刻出一凹槽(41)；
步骤6、沉积第一金属层，采用一道光刻制程对所述第一金属层进行图案化处理，形成对应于所述凹槽(41)上方的栅极(50)，并且保留位于所述栅极(50)上方的光阻层(51)，所述栅极(50)的宽度大于所述凹槽(41)的宽度，且所述栅极(50)的左侧与所述凹槽(41)的左侧对齐，所述栅极(50)的右侧超出所述凹槽(41)右侧一段距离；
步骤7、以覆盖光阻层(51)的栅极(50)为掩模，对所述有源层(30)进行离子植入，形成位于所述有源层(30)两侧的源极接触区(311)与漏极接触区(312)；所述有源层(30)上对应于所述凹槽(41)的区域形成沟道区(313)；所述漏极接触区(312)与沟道区(313)之间形成过渡区(315)，所述过渡区(315)对应于所述栅极(50)的右侧超出所述凹槽(41)的部分；
步骤8、去除覆盖于栅极(50)上的光阻层(51)，在所述栅极(50)、及栅极绝缘层(40)上沉积一层间介电层(60)，通过一道光刻制程在所述层间介电层(60)、及栅极绝缘层(40)上对应所述源极接触区(311)、漏极接触区(312)分别形成源极接触孔(61)、漏极接触孔(62)；
步骤9、沉积第二金属层，采用一道光刻制程对所述第二金属层进行图案化处理，形成源极(71)和漏极(72)；所述源极(71)和漏极(72)分别经由所述源极接触孔(61)、漏极接触孔(62)与所述有源层(30)上的源极接触区(311)、漏极接触区(312)相接触。
5.如权利要求4所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述步骤6中，所述栅极(50)的右侧超出所述凹槽(41)的右侧的距离为所述凹槽(41)宽度L的1/10～1/5。
6.如权利要求4所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述步骤7对所述有源层(30)进行磷离子植入，从而得到的源极接触区(311)与漏极接触区(312)均为N型掺杂区；
或者，所述步骤7对所述有源层(30)进硼离子植入，从而得到的源极接触区(311)与漏极接触区(312)均为P型掺杂区。
7.一种低温多晶硅薄膜晶体管，其特征在于，包括：一基板(10)、设于所述基板(10)上的缓冲层(20)、设于所述缓冲层(20)上的有源层(30)、设于所述缓冲层(20)上并覆盖缓冲层(20)和有源层(30)的栅极绝缘层(40)、设于所述栅极绝缘层(40)上的栅极(50)、设于栅极绝缘层(40)上并覆盖栅极(50)的层间介电层(60)、及设于所述层间介电层(60)上的源极(71)与漏极(72)；
所述层间介电层(60)、及栅极绝缘层(40)上设有分别对应于所述源极接触区(311)、漏极接触区(312)的源极接触孔(61)、漏极接触孔(62)；所述源极(71)与漏极(72)分别经由所述源极接触孔(61)、漏极接触孔(62)与所述有源层(30)上的源极接触区(311)、漏极接触区(312)相接触。
8.如权利要求7所述的低温多晶硅薄膜晶体管，其特征在于，所述栅极(50)的宽度大于所述凹槽(41)的宽度，且所述栅极(50)的左、右两侧均超出所述凹槽(41)的左、右两侧一段距离；
所述有源层(30)包括位于中部的沟道区(313)，位于两侧的源极接触区(311)、漏极接触区(312)，以及分别位于所述源极接触区(311)、漏极接触区(312)与沟道区(313)之间的第一过渡区(314)、第二过渡区(315)；所述第一、第二过渡区(314)、(315)分别对应于所述栅极(50)的左、右两侧超出所述凹槽(41)的左、右两侧的部分。
9.如权利要求7所述的低温多晶硅薄膜晶体管，其特征在于，所述栅极(50)的宽度大于所述凹槽(41)的宽度，且所述栅极(50)的左侧与所述凹槽(41)的左侧对齐，所述栅极(50)的右侧超出所述凹槽(41)右侧一段距离；
所述有源层(30)包括位于中部的沟道区(313)，位于两侧的源极接触区(311)、漏极接触区(312)，以及位于所述漏极接触区(312)与沟道区(313)之间的过渡区(315)；所述过渡区(315)对应于所述栅极(50)的右侧超出所述凹槽(41)的部分。
10.如权利要求7所述的低温多晶硅薄膜晶体管，其特征在于，所述源极接触区(311)与漏极接触区(312)均为N型掺杂区或者均为P型掺杂区。
CN201510471290.2A 2015-08-04 2015-08-04 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 Pending CN105097550A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510471290.2A CN105097550A (zh) 2015-08-04 2015-08-04 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
US14/786,550 US9786789B2 (en) 2015-08-04 2015-08-24 Manufacture method of LTPS thin film transistor and LTPS thin film transistor
PCT/CN2015/087907 WO2017020358A1 (zh) 2015-08-04 2015-08-24 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510471290.2A CN105097550A (zh) 2015-08-04 2015-08-04 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管

Publications (1)

Publication Number Publication Date
CN105097550A true CN105097550A (zh) 2015-11-25

Family

ID=54577701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510471290.2A Pending CN105097550A (zh) 2015-08-04 2015-08-04 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管

Country Status (3)

Country Link
US (1) US9786789B2 (zh)
CN (1) CN105097550A (zh)
WO (1) WO2017020358A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655404A (zh) * 2015-12-31 2016-06-08 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制作方法
CN105957814A (zh) * 2016-07-11 2016-09-21 昆山国显光电有限公司 薄膜晶体管及其制备方法
WO2017020358A1 (zh) * 2015-08-04 2017-02-09 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
CN106981520A (zh) * 2017-04-12 2017-07-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107393953A (zh) * 2017-07-27 2017-11-24 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制作方法、有机发光显示器
CN108091572A (zh) * 2017-12-14 2018-05-29 深圳市华星光电技术有限公司 薄膜晶体管的制作方法及薄膜晶体管
CN108281350A (zh) * 2018-01-23 2018-07-13 武汉华星光电半导体显示技术有限公司 固相结晶方法与低温多晶硅tft基板的制作方法
CN108365004A (zh) * 2018-01-19 2018-08-03 昆山国显光电有限公司 一种tft基板及显示装置
CN108695362A (zh) * 2017-03-29 2018-10-23 株式会社日本显示器 显示装置
CN109411467A (zh) * 2018-08-28 2019-03-01 北京中电华大电子设计有限责任公司 一种降低esd保护器件触发电压的方法
WO2020042383A1 (zh) * 2018-08-29 2020-03-05 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制造方法
CN111081781A (zh) * 2018-10-22 2020-04-28 广东聚华印刷显示技术有限公司 薄膜晶体管及其制作方法、显示模组及显示器件
US10672906B2 (en) 2018-08-10 2020-06-02 Au Optronics Corporation Transistor device
WO2024031756A1 (zh) * 2022-08-10 2024-02-15 武汉华星光电技术有限公司 薄膜晶体管及电子器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810573A (zh) * 2016-03-15 2016-07-27 深圳市华星光电技术有限公司 薄膜晶体管的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006847A1 (en) * 2008-07-10 2010-01-14 Au Optronics Corporation Semiconductor device, display apparatus, photo-electrical apparatus, and method for fabricating the same
CN102763202A (zh) * 2010-02-19 2012-10-31 株式会社半导体能源研究所 半导体装置及其制造方法
CN103050410A (zh) * 2012-10-30 2013-04-17 昆山工研院新型平板显示技术中心有限公司 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管
CN104733536A (zh) * 2013-12-20 2015-06-24 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391690B2 (en) * 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
JP3942100B2 (ja) * 2003-06-23 2007-07-11 國立交通大學 低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法
US7064021B2 (en) * 2003-07-02 2006-06-20 Au Optronics Corp. Method for fomring a self-aligned LTPS TFT
TWI316295B (en) * 2006-05-17 2009-10-21 Au Optronics Corp Thin film transistor
TWI378562B (en) * 2008-01-23 2012-12-01 Ind Tech Res Inst Microcrystalline silicon thin film transistor and method for manufactruing the same
KR20140074352A (ko) * 2011-10-07 2014-06-17 어플라이드 머티어리얼스, 인코포레이티드 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
CN102945789B (zh) * 2012-11-22 2015-07-22 京东方科技集团股份有限公司 低温多晶硅薄膜制备方法、薄膜晶体管及其制备方法
CN103996716B (zh) * 2014-04-25 2017-02-15 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管的制备方法
KR101559055B1 (ko) * 2014-07-22 2015-10-12 엘지디스플레이 주식회사 유기발광 표시패널 및 그 제조방법
CN104465399B (zh) * 2014-12-05 2017-08-25 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN104599959A (zh) * 2014-12-24 2015-05-06 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法及其结构
CN104576399B (zh) * 2014-12-29 2017-08-11 昆山国显光电有限公司 一种薄膜晶体管及其制造方法
CN104882485A (zh) * 2015-03-30 2015-09-02 深超光电（深圳）有限公司 薄膜晶体管及其制造方法
CN105097550A (zh) * 2015-08-04 2015-11-25 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006847A1 (en) * 2008-07-10 2010-01-14 Au Optronics Corporation Semiconductor device, display apparatus, photo-electrical apparatus, and method for fabricating the same
CN102763202A (zh) * 2010-02-19 2012-10-31 株式会社半导体能源研究所 半导体装置及其制造方法
CN103050410A (zh) * 2012-10-30 2013-04-17 昆山工研院新型平板显示技术中心有限公司 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管
CN104733536A (zh) * 2013-12-20 2015-06-24 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017020358A1 (zh) * 2015-08-04 2017-02-09 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
CN105655404B (zh) * 2015-12-31 2019-07-26 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制作方法
CN105655404A (zh) * 2015-12-31 2016-06-08 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制作方法
CN105957814A (zh) * 2016-07-11 2016-09-21 昆山国显光电有限公司 薄膜晶体管及其制备方法
CN105957814B (zh) * 2016-07-11 2019-05-17 昆山国显光电有限公司 薄膜晶体管及其制备方法
CN108695362B (zh) * 2017-03-29 2022-11-11 株式会社日本显示器 显示装置
CN108695362A (zh) * 2017-03-29 2018-10-23 株式会社日本显示器 显示装置
CN106981520A (zh) * 2017-04-12 2017-07-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107393953A (zh) * 2017-07-27 2017-11-24 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制作方法、有机发光显示器
CN107393953B (zh) * 2017-07-27 2020-04-10 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制作方法、有机发光显示器
WO2019019268A1 (zh) * 2017-07-27 2019-01-31 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制作方法、有机发光显示器
US10516059B1 (en) 2017-07-27 2019-12-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Lower temperature polycrystalline silicon thin film transistor and method of manufacture thereof and OLED display device
CN108091572A (zh) * 2017-12-14 2018-05-29 深圳市华星光电技术有限公司 薄膜晶体管的制作方法及薄膜晶体管
CN108365004A (zh) * 2018-01-19 2018-08-03 昆山国显光电有限公司 一种tft基板及显示装置
CN108281350B (zh) * 2018-01-23 2020-09-01 武汉华星光电半导体显示技术有限公司 固相结晶方法与低温多晶硅tft基板的制作方法
CN108281350A (zh) * 2018-01-23 2018-07-13 武汉华星光电半导体显示技术有限公司 固相结晶方法与低温多晶硅tft基板的制作方法
US10672906B2 (en) 2018-08-10 2020-06-02 Au Optronics Corporation Transistor device
CN109411467A (zh) * 2018-08-28 2019-03-01 北京中电华大电子设计有限责任公司 一种降低esd保护器件触发电压的方法
WO2020042383A1 (zh) * 2018-08-29 2020-03-05 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制造方法
CN111081781A (zh) * 2018-10-22 2020-04-28 广东聚华印刷显示技术有限公司 薄膜晶体管及其制作方法、显示模组及显示器件
WO2024031756A1 (zh) * 2022-08-10 2024-02-15 武汉华星光电技术有限公司 薄膜晶体管及电子器件

Also Published As

Publication number Publication date
US20170155002A1 (en) 2017-06-01
US9786789B2 (en) 2017-10-10
WO2017020358A1 (zh) 2017-02-09

Similar Documents

Publication Publication Date Title
CN105097550A (zh) 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
CN103151388B (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
US8669552B2 (en) Offset electrode TFT structure
US20190131325A1 (en) Array substrate, manufacturing method thereof and display device
CN102842619B (zh) 一种半导体装置及其制造方法
US10622483B2 (en) Thin film transistor, array substrate and display device
US9716108B2 (en) Thin film transistor and fabrication method thereof, array substrate, and display device
CN105097841B (zh) Tft基板的制作方法及tft基板
CN105390451A (zh) 低温多晶硅tft基板的制作方法
CN105304500B (zh) N型tft的制作方法
CN103996716A (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN104882485A (zh) 薄膜晶体管及其制造方法
CN109037343B (zh) 一种双层沟道薄膜晶体管及其制备方法、显示面板
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
US10629746B2 (en) Array substrate and manufacturing method thereof
CN105702586A (zh) 一种薄膜晶体管、阵列基板、其制作方法及显示装置
CN109920856B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
US20190326332A1 (en) Ltps tft substrate and manufacturing method thereof
US7982272B2 (en) Thin-film semiconductor device and method for manufacturing the same
CN104538455A (zh) 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板
CN108511464A (zh) Cmos型ltps tft基板的制作方法
CN105551967B (zh) N型薄膜晶体管的制作方法
US11456386B2 (en) Thin film transistor, manufacturing method thereof, array substrate and electronic device
CN104752516A (zh) 氧化物半导体薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151125