JP2011033703A - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP2011033703A
JP2011033703A JP2009177954A JP2009177954A JP2011033703A JP 2011033703 A JP2011033703 A JP 2011033703A JP 2009177954 A JP2009177954 A JP 2009177954A JP 2009177954 A JP2009177954 A JP 2009177954A JP 2011033703 A JP2011033703 A JP 2011033703A
Authority
JP
Japan
Prior art keywords
layer
region
layers
insulating film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009177954A
Other languages
English (en)
Other versions
JP5323604B2 (ja
Inventor
Takashi Noda
剛史 野田
Toshio Miyazawa
敏夫 宮沢
Takuo Kaito
拓生 海東
Daisuke Sonoda
大介 園田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2009177954A priority Critical patent/JP5323604B2/ja
Priority to US12/844,887 priority patent/US8148726B2/en
Publication of JP2011033703A publication Critical patent/JP2011033703A/ja
Application granted granted Critical
Publication of JP5323604B2 publication Critical patent/JP5323604B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】LDD層を有する薄膜トランジスタにおけるオフ電流を低減させることと光リーク電流を低減させることが可能な表示装置及びその製造方法を提供する。
【解決手段】薄膜トランジスタTFTの半導体層PSは第1、第2、第3の層とを有し、前記第1の層の一部は前記薄膜トランジスタのチャネル領域であり、前記第2の層は不純物層であり、前記第3の層は不純物濃度が低い低濃度不純物層LDDであり、前記第2の層は前記電極との接続箇所を有し、前記第3の層は前記第2の層を環状に囲んで形成され、平面的に見て、前記第3の層の端部のうち、前記チャネル領域側の端部は前記第1の層と接しており、前記チャネル領域側以外の端部は前記層間絶縁膜INと接しており、前記第2の層の夫々は、前記ゲート電極GTと平面的に重畳する第1の領域と、前記ゲート電極GTと平面的に重畳しない第2の領域とを有し、前記接続箇所は前記第2の領域に形成されている。
【選択図】図3

Description

本発明は、表示装置及びその製造方法に係わり、特に、基板に薄膜トランジスタが形成されている表示装置及びその製造方法に関する。
アクティブ・マトリックス型の表示装置は、マトリックス状に配置された各画素において、行方向に配列された各画素に共通の信号線(ゲート信号線)に走査信号を供給することにより、同じ行に配列された画素群を選択し、更に走査信号を供給する信号線を列方向(例えば表示領域の上から下へ)順次走査し、その選択及び走査のタイミングに合わせ、列方向に配列された各画素に共通の信号線(ドレイン信号線)を通して映像信号を供給するように構成されている。
このため、各画素には、走査信号の供給によって、ドレイン信号線からの映像信号を当該画素(画素電極)に供給するためのスイッチング素子である薄膜トランジスタを備える。
また、画素が形成された基板の同一の基板に、ゲート信号線に走査信号を供給し、また、ドレイン信号線に映像信号を供給するための駆動回路を備え、この駆動回路においても複数の薄膜トランジスタを含む回路によって構成されている。
ここで、薄膜トランジスタは、例えば、ゲート電極を被って形成されるゲート絶縁膜の上面に該ゲート電極を跨いで半導体層が形成され、この半導体層の上面において前記ゲート電極の上方の領域(チャネル領域)を間にして互いに対向配置される一対の電極(ドレイン電極、ソース電極)を備える、いわゆるMIS(Metal Insulator Semiconductor)型トランジスタとして構成されている。
そして、半導体層と各電極と接続される部分はコンタクト層として高濃度不純物層(n層)を備え、高濃度不純物層のチャネル領域側に高濃度不純物層と同じ導電型の低濃度不純物層(n層)を形成したものが知られている。低濃度不純物層はいわゆるLDD(Lightly Doped Drain)層と称され、例えば、コンタクト層とゲート電極との間の電界集中の緩和を図る効果を奏する。
このような薄膜トランジスタを備える表示装置は、例えば、特許文献1に開示がなされている。
特開平10−96956号公報
しかしながら、特許文献1に記載の薄膜トランジスタは、LDD層を形成するのに特別の工程を必要とすると共に、薄膜トランジスタがオフ状態であっても、ゲート電極の上層に形成される低濃度不純物層(n層)であるLDD層における濃度がゲート電極の電界によって薄くなってしまい、薄膜トランジスタのオフ電流が増加してしまうということが懸念されている。
また、表示装置がバックライトを有する液晶表示装置の場合、バックライトの光が薄膜トランジスタのLDD層に照射され、光リーク電流が発生するという課題も有している。
本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、LDD層を有する薄膜トランジスタにおけるオフ電流を低減させることと光リーク電流を低減させることが可能な表示装置及びその製造方法を提供することにある。
(1)前記課題を解決すべく、基板上に薄膜トランジスタを備える表示装置であって、前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されるゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート電極を跨いで形成される半導体層と、前記半導体層と接続する一対の電極と、前記半導体層の上層に形成される層間絶縁膜とを有し、前記半導体層は、第1の層と一対の第2の層と一対の第3の層とを有し、前記第1の層の一部は、前記薄膜トランジスタのチャネル領域であり、前記一対の第2の層は、所定の不純物イオンが注入された不純物層であり、前記一対の第3の層は、前記第2の層よりも不純物濃度が低い低濃度不純物層であり、前記第2の層の夫々は、前記一対の電極の夫々と接続する接続箇所を有し、前記第3の層の夫々は、前記一対の第2の層の夫々を環状に囲んで形成され、平面的に見て、前記第3の層の端部のうち、前記チャネル領域側の端部は前記第1の層と接しており、前記チャネル領域側以外の端部は前記層間絶縁膜と接しており、
前記第2の層の夫々は、前記ゲート電極と平面的に重畳する第1の領域と、前記ゲート電極と平面的に重畳しない第2の領域とを有し、前記接続箇所は前記第2の領域に形成されている表示装置である。
(2)(1)において、前記一対の電極の夫々と前記ゲート電極とは、平面的に見て1μm以上離間して形成されることを特徴とする。
(3)(1)または(2)において、前記層間絶縁膜にはコンタクトホールが形成され、前記一対の電極は、前記コンタクトホールを介して前記第2の層と接続され、前記コンタクトホールは、前記一対の電極の一つと、前記層間絶縁膜とは異なる絶縁膜とで充填されていることを特徴とする。
(4)(1)から(3)の何れかにおいて、前記一対の電極の内、少なくとも一方の電極はアルミニウム薄膜を有することを特徴とする。
(5)(1)から(4)の何れかにおいて、前記半導体層はポリシリコン又は微結晶シリコンを有することを特徴とする。
(6)前記課題を解決すべく、ゲート電極と、前記ゲート電極を被って形成されるゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート電極を跨いで形成される半導体層と、前記半導体層の上層に形成される層間絶縁膜と、を有する薄膜トランジスタを備えてなる表示装置の製造方法であって、前記層間絶縁膜の上層に所定の膜厚を有するフォトレジスト膜を形成するフォトレジスト膜形成工程と、前記フォトレジスト膜に、一対の開口と、前記開口の夫々の周囲に設けられ、前記所定の膜厚よりも薄い第1の膜厚を有する第1の領域と、前記第1の領域の周囲に設けられ、第1の膜厚よりも厚い第2の膜厚を有する第2の領域とを形成する膜厚整形工程と、前記フォトレジスト膜をマスクとして、前記層間絶縁膜に前記半導体層の一部を露出させる一対のコンタクトホールを形成するコンタクトホール形成工程と、前記フォトレジスト膜をアッシングし、前記第1の膜厚及び前記第2の膜厚を減少させ、前記層間絶縁膜のうち前記第1の領域と重畳する部分を露出させるアッシング工程と、不純物イオンを打ち込み、前記コンタクトホールによって露出された前記半導体層の前記一部を高濃度不純物層にする第1の不純物イオン打ち込み工程と、
前記不純物イオンを打ち込み、前記半導体層のうち前記第1の領域と重畳する部分を低濃度不純物層にする第2の不純物イオン打ち込み工程と、前記コンタクトホールの夫々を介して、前記高濃度不純物層と接続するソース電極及びドレイン電極を形成する電極形成工程とを有し、前記不純物イオンが打ち込まれるピーク位置は、前記前記第1の不純物イオン打ち込み工程よりも前記第2の不純物イオン打ち込み工程の方が深く、前記高濃度不純物領域は、前記ゲート電極と平面的に重畳する第3の領域と、前記ゲート電極と平面的に重畳しない第4の領域とを有し、前記ソース電極及び前記ドレイン電極は、前記第4の領域で前記高濃度不純物層と接続すること特徴とする表示装置の製造方法である。
(7)(6)において、前記膜厚整形工程は、前記開口に相当する位置を第1の光量で露光し、前記第1の領域に相当する位置を前記第1の光量よりも少ない第2の光量で露光し、前記第2の領域に相当する位置は遮光する露光工程を含むことを特徴とする。
(8)(7)において、前記露光工程は、前記開口に相当する位置を全照射し、前記第1の領域に相当する位置を部分照射し、前記第2の領域に相当する位置を遮光する露光マスクを用いることを特徴とする。
(9)(6)から(8)の何れかにおいて、前記ソース電極及び前記ドレイン電極の夫々と、前記ゲート電極とは、平面的に見て1μm以上離間して形成されることを特徴とする。
(10)(6)から(9)の何れかにおいて、前記層間絶縁膜の上層に保護膜を形成する工程を有し、前記コンタクトホールの夫々は、前記ソース電極及び前記ドレイン電極の一つと、前記保護膜とで充填されていることを特徴とする。
(11)(6)から(10)の何れかにおいて、前記半導体層はポリシリコン又は微結晶シリコンを有することを特徴とする。
本発明による液晶表示装置及びその製造方法によれば、LDD層を有する薄膜トランジスタを備えていても、オフ電流を低減させることと光リーク電流を低減させることができる。
本発明のその他の効果については、明細書全体の記載から明らかにされる。
本発明の実施形態の表示装置における画素構成の一例を説明するための平面図である。 図1の点線枠Aにおける拡大図である。 図2のB−B線における断面図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。
以下、本発明が適用された実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
〈実施形態1〉
(画素の構成)
図1は本発明の実施形態の表示装置における画素構成の一例を説明するための平面図であり、図2は図1の点線枠Aにおける拡大図である。また、図3は図2のB−B線における断面図である。ただし、図1は液晶を介して対向配置される一対の基板のうち、一方の基板(第1基板SUB1)の液晶側の面(主表面)に形成された画素の構成を示している。また、図1〜3のX、Y、ZはそれぞれX軸、Y軸、Z軸を示す。
図1に示すように、本実施形態の表示装置では、第1基板SUB1(図3参照)の主表面に形成された下地層GRL(図3参照)の上面に、図中X軸方向に伸張しY軸方向に並設されるゲート信号線GLと、図中Y軸方向に伸張しX軸方向に並設されるドレイン信号線DLが形成されている。ゲート信号線GLとドレイン信号線DLとに囲まれる矩形状の領域が画素領域となっている。
ゲート信号線GLは、たとえばその一部において当該画素領域側に突出するゲート電極GTが形成されている。このゲート電極GTは薄膜トランジスタTFTのゲート電極である。薄膜トランジスタTFTは、ソース電極ST、ドレイン電極DTの内、一方の電極がドレイン信号線DLと接続され、他方の電極が画素領域に形成された画素電極PXに接続されている。以降は、ドレイン信号線DLと接続される電極をドレイン電極DT、画素電極PXに接続される電極をソース電極STと称する。
図3に示すように、第1基板SUB1の上面には、ゲート信号線GLを被う絶縁膜GIが形成されている。この絶縁膜GIは薄膜トランジスタTFTの形成領域においては、ゲート絶縁膜として機能するようになっている。
絶縁膜GIの表面には、たとえばアモルファスシリコン(非晶質半導体)をレーザ照射によってポリシリコン(多結晶半導体)に変質させた島状のi層からなる半導体層PSが形成されている。半導体層PSの内、薄膜トランジスタTFTのチャネル領域になる領域は、真性半導体層又はしきい値制御に必要となる微量の不純物(たとえばボロンイオン)が含まれる半導体層(P層)からなる。半導体層PSは、ポリシリコンの他に、微結晶シリコン、ポリシリコンとアモルファスシリコンの積層体、微結晶シリコンとアモルファスシリコンの積層体で形成してもよい。この半導体層PSは、ゲート電極GTを跨ぐようにして当該ゲート電極GTと交差して配置されている。
また、図2及び図3に示すように、このゲート電極GTを跨ぐようにして配置されている半導体層PSは、ソース電極ST或いはドレイン電極DTと接続されるコンタクト層CNLを有している。コンタクト層CNLは、高濃度のn型不純物がドープされた高濃度不純物層(n層)である。コンタクト層CNLは、ソース電極ST或いはドレイン電極DTとチャネル領域との接続抵抗を下げる効果を奏する。更に、コンタクト層CNLを囲むようにして低濃度のn型不純物がドープされた環状の低濃度不純物層(LDD層、n層)LDDを有している。この低濃度不純物層LDDは、半導体層PSとゲート電極GTとの間の電界集中の緩和を図る効果を奏する。
図2及び図3に示すように、この低濃度不純物層LDDは、半導体層PSの両端部に形成されている。即ち、低濃度不純物層LDDの外側に、チャネル領域と同様な真性半導体層又はP層の領域は形成されていない。
真性半導体層又はP層の領域が、チャネル領域から低濃度不純物層LDDの外側に延在して形成されると(即ち、低濃度不純物層LDDを囲うように形成されると)、光リーク電流が発生してしまう。なぜなら、低濃度不純物層LDDの外側に位置する真性半導体層又はP層の領域は、平面的に見てゲート電極と重畳しておらず、バックライト光がゲート電極で遮光されること無く照射されるからである。
本実施形態では、低濃度不純物層LDDの外側に、チャネル領域と同様な真性半導体層又はP層の領域は形成されていないので、上記光リーク電流の発生を抑制することができる。
第1基板SUB1の上面には、半導体層PSを被う層間絶縁膜INが形成され、この層間絶縁膜INの上面にはアルミニウム薄膜からなるドレイン信号線DLとソース電極STとがそれぞれ形成されている。
層間絶縁膜INに形成され、半導体層PSの一方の側のコンタクト層CNLを露出させたコンタクトホールTH1を通して、ドレイン信号線DLの一部がドレイン電極DTとして、コンタクト層CNLに接続されている。このとき、本実施形態では、コンタクトホールTH1を介して露出されるコンタクト層CNLの表面領域の一部がドレイン電極DTを形成するアルミニウム薄膜と接続される。このとき、薄膜トランジスタTFTを形成するゲート電極GTを間にして形成される一対の電極であるドレイン電極DTとソース電極STとの形成方向即ちX軸方向に対して、コンタクト層CNLとドレイン電極DTとの接続位置が、ゲート電極GTから離れるようになっている。即ち、薄膜トランジスタTFTのチャネル領域から離れた位置で、コンタクト層CNLとドレイン電極DTとの接続がなされるようになっている。従って、本実施形態では、コンタクトホールTH1内には、コンタクト層CNLに接続されるドレイン電極DTと後述する保護膜PASが形成され、その結果、コンタクト層CNLの内、コンタクトホールTH1が形成されている領域の上層にはドレイン電極DTと保護膜PASとが接して形成される。
また、ソース電極STは、層間絶縁膜INに形成され、半導体層PSの他方の側のコンタクト層CNLを露出させたコンタクトホールTH2を通して、該コンタクト層CNLに接続されている。このときのソース電極STも前述するドレイン電極DTと同様に、コンタクト層CNLとソース電極STとの接続位置が、ゲート電極GTから離れるようになっている。即ち、薄膜トランジスタTFTのチャネル領域から離れた位置で、コンタクト層CNLとソース電極STとの接続がなされるようになっている。
言い換えると、ソース電極ST及びドレイン電極DTは、ゲート電極GTと平面的に見て重畳していないと共に、チャネル領域側に位置する低濃度不純物層LDDと接していない。
ソース電極ST及びドレイン電極DTとゲート電極GTとが平面的に見て重畳していると、低濃度不純物層LDDが形成されていてもソース電極ST及びドレイン電極DTとゲート電極GTとの間に強い電界がかかり、低濃度不純物層LDDの電界集中緩和効果が薄れてしまう。また、ソース電極ST及びドレイン電極DTがチャネル領域側に位置する低濃度不純物層LDDと接していると、接している箇所からホールが流れ出すポテンシャルが増加する。従って、薄膜トランジスタのオフ電流が増加する。
本実施形態の構造では、ソース電極ST及びドレイン電極DTがゲート電極GTと平面的に見て重畳していないので、ソース電極ST及びドレイン電極DTとゲート電極GTとの間に強い電界がかかることを防止できる。また、ソース電極ST及びドレイン電極DTがチャネル領域側に位置する低濃度不純物層LDDと接することなく、確実に高濃度不純物層(n層)と接続されるので、ホールが流れ出すポテンシャルを抑制することができる。高濃度不純物層(n層)には電子が多いため、ホールが流れ出すポテンシャルが小さいからである。上記理由により、本実施形態の構造ではオフ電流を低減することができる。
尚、ソース電極ST及びドレイン電極DTの夫々と、ゲート電極GTとは、平面的に見て1μm以上離間して形成されることが望ましい。
第1基板SUB1の上面には、ドレイン信号線DL及びソース電極STを被う保護膜PASが形成され、さらに、たとえば樹脂材からなる平坦化膜OCが順次形成されている。
平坦化膜OCの上面には、たとえばITO(Indium Tin Oxide)からなる画素電極PXが画素領域のほぼ全域にわたって形成され、画素電極PXは平坦化膜OC及び保護膜PASにソース電極STと同軸に形成されたコンタクトホールTH3を通して、当該ソース電極STに接続されている。
画素電極PXは、第1基板SUB1と液晶を介して対向配置される図示しない他の基板(第2基板)の該液晶側の面にたとえばITO等の透明導電膜からなる対向電極との間に電界を発生せしめるようになっており、該電界によって液晶を駆動させるようになっている。
また、本実施形態では、ボトムゲート構造となっているので、低濃度不純物層LDDの内、ドレイン電極DTとソース電極STとの間に形成されている領域は、ゲート電極GTにより第1基板SUB1の下地層GRLとは反対側から照射されるバックライト光を遮光できるので、ドレイン電極DT端で強電界が生じた場合であっても、薄膜トランジスタTFTの光リーク電流の発生を防止できる。
なお、本発明が適用される画素は、上述したものに限らず、たとえば、第1基板SUB1上に複数の線状の画素電極と共に複数の線状の対向電極を配置させた構成からなるIPS(In Plane Switching)方式や、第1基板SUB1上に対向電極を平面状に形成し、絶縁膜を介して該対向電極に重畳して複数の線状の画素電極を配置させた構成からなるIPS−Pro方式等の、いわゆる横電界方式の表示装置であってもよい。
(製造方法)
図4から図19は本発明の実施形態である表示装置の製造方法の一例を示す工程図であり、図2に示した箇所における製造工程即ち図3に対応する断面における製造工程を示している。以下、工程順に説明する。
工程1.(図4)
ガラスからなる第1基板SUB1の液晶側の面に、たとえば、周知のCVD(Chemical Vapor Deposition)法によって、シリコン窒化膜からなる下地層GRLを形成する。この下地層GRLは、第1基板SUB1内の不純物が薄膜トランジスタTFTの半導体層PSへ侵入するのを回避させるために設けられる。
工程2.(図5)
下地層GRLの上面にゲート電極GTを形成する。このゲート電極GTは、たとえば、MoあるいはW等の高融点金属で形成される。後述するように、本実施形態では薄膜トランジスタTFTの半導体層を、アモルファスシリコンを溶融、最結晶化して形成されるポリシリコンで構成されるので、その際に高温にさらされるからである。
工程3.(図6)
第1基板SUB1の上面に、たとえば、CVD法によって、ゲート電極GTを被うシリコン酸化膜あるいはシリコン窒化膜からなる絶縁膜GIを形成し、さらに、その上面(上層)に、アモルファスシリコンからなる非晶質半導体層ASを形成する。絶縁膜GIはシリコン酸化膜あとシリコン窒化膜との積層構造にしてもよい。
工程4.(図7)
まず、非晶質半導体層ASに脱水素処理を行い、脱水素処理の後、たとえばエキシマレーザを照射(エキシマレーザアニール)することにより、非晶質半導体層ASをポリシリコンからなる多結晶質の半導体層PSに変質させる。
工程5.(図8)
半導体層PSに周知のフォトリソグラフィ技術によるエッチングをすることにより、半導体層PSを薄膜トランジスタTFTの形成領域に残存させ、他の領域における半導体層PSを除去する。
工程6.(図9)
第1基板SUB1の上面(上層)に、たとえばCVD法によって、半導体層PSと絶縁膜GIを被う、たとえばシリコン酸化膜からなる層間絶縁膜INを形成する。この層間絶縁膜INは、ゲート信号線GLとドレイン信号線DLとの間の容量形成、さらには、後述で明らかとなるように、不純物打ち込みの際のスルー膜の役割を果たす。よって、これらのことを考慮し、層間絶縁膜INの膜厚はたとえば200nm以下にすることが望ましい。
そして、薄膜トランジスタTFTのしきいち電圧(Vth)制御のため、半導体層PSにたとえばボロンイオンから成る不純物の打ち込みを行う。
工程7.(図10)
層間絶縁膜INの上面(上層)にフォトレジスト膜RSTを塗布する。その後、周知のハーフ露光(ハーフトーン露光)とハーフエッチング技術を用いて、後述する孔RST0、及び孔RST0の周囲に形成された、他の領域RST2のフォトレジスト膜厚よりも薄い膜厚の領域RST1を形成するための露光(紫外光UV照射)を行う。
本実施形態ではポジレジストを用いており、ハーフ露光の露光マスクMSKは、孔RST0を形成する箇所には紫外光UVがほぼ全量照射(全照射)し、薄い膜厚の領域RST1を形成する箇所には半分程度の紫外光UVが照射(部分照射)し、それ以外の領域では紫外光UVが遮光する。
工程8.(図11)
フォトレジスト膜RSTを現像することにより、フォトレジスト膜RSTに孔RST0を形成する。このとき、前述するように、ハーフ露光技術を用いてフォトレジスト膜RSTを露光しているので、他の領域RST2のフォトレジスト膜厚よりも薄い膜厚の領域RST1が、孔RST0の周囲に形成される。ここで、孔RST0は、概ね薄膜トランジスタTFTのドレイン電極DT及びソース電極STと半導体層PSとの接続部に相当する。領域RST1は、概ね後述する工程で半導体層PSに形成するLDD層の形成領域に相当する。このような孔RST0、領域RST1、他の領域RST2から成るフォトレジスト膜RSTを形成することにより、後述するコンタクト層CNLと低濃度不純物層LDDの形成に伴う工程の増加を抑えている。
工程9.(図12)
フォトレジスト膜RSTをエッチングマスクとし、層間絶縁膜INをエッチングし、該保護膜PASと層間絶縁膜INにコンタクトホールTH1、TH2を形成する。このコンタクトホールTH1、TH2の形成は、半導体層PSの表面が露出されるまで行う。尚、コンタクトホールTH1、TH2はサイドエッチングされ、図12の断面図において、孔RST0よりも幅が大きく形成されている。
工程10.(図13)
フォトレジスト膜RSTをアッシング処理(ハーフアッシング処理)する。フォトレジスト膜RSTのアッシング処理によって、該フォトレジスト膜RSTの孔RST0の周囲に形成した領域RST1の箇所が除去される。
工程11.(図14)
フォトレジスト膜RST膜をマスクとして、たとえばリンイオン(P)からなる高濃度の不純物をイオン打ち込みする。この時、コンタクトホールTH1、TH2により半導体層PSが露出された部分では、打ち込まれる不純物のピーク位置を半導体層PSの厚さ方向の途中部(たとえば半導体層PSの厚さ方向の中心位置)に設定する。よって、層間絶縁膜INが存在する領域では、打ち込まれる不純物のピーク位置が該層間絶縁膜INの厚さ方向の途中部になる。
この不純物の打ち込みにより、半導体層PSにコンタクト層CNLが形成される。
一方、層間絶縁膜INが存在する領域では、不純物の大部分が層間絶縁膜IN内に留まり、半導体層PSにはほとんど不純物が打ち込まれない。
工程12.(図15)
フォトレジスト膜RSTをマスクとして、たとえばリンイオン(P)からなる低濃度の不純物をイオン打ち込みする。この時、層間絶縁膜INが存在する領域では、打ち込まれる不純物のピーク位置を半導体層PSの厚さ方向の途中部(たとえば半導体層PSの厚さ方向の中心位置)に設定する。よって、コンタクトホールTH1、TH2により半導体層PSが露出された部分では、打ち込まれる不純物のピーク位置が半導体層PSよりも下層になる。
この不純物の打ち込みにより、半導体層PSに低濃度不純物層LDDが形成される。
ただし、層間絶縁膜INが存在する領域では、不純物の大部分が半導体層PSよりも下層まで至って留まり、半導体層PSにはほとんど不純物が打ち込まれない。
その後、フォトレジスト膜RSTを除去した後に、半導体層PSに打ち込まれた不純物を活性化させるためのアニール処理を行う。
工程13.(図16)
第1基板SUB1の上面に、アルミニウム(Al)からなる金属層を形成し、フォトリソグラフィ技術によるエッチングをすることにより、層間絶縁膜INに形成された一方のコンタクトホールTH1を通してコンタクト層CNLと接続されたドレイン電極DT及び他方のコンタクトホールTH2を通してコンタクト層CNLと接続されたソース電極STを形成する。このとき、アルミニウム(Al)からなる金属層をエッチングしてドレイン電極DT及びソース電極STを形成する際に、コンタクトホールTH1、TH2におけるコンタクト層CNLの露出領域よりもドレイン電極DT及びソース電極STとの接続箇所が小さくなるようにすると共に、接続箇所を平面的に見てゲート電極GTと重畳しない箇所となるように、金属層をエッチングする。本実施形態では、平面的に見てゲート電極GTと重畳しない箇所となるように、コンタクトホールHL1、HL2の側壁面に沿った領域の内で、ゲート電極GTから遠い側の半分の領域にドレイン電極DT、ソース電極STをそれぞれ形成している。このとき、平面的に見たドレイン電極DTとゲート電極GTとの離間距離、及びソース電極STとゲート電極GTとの離間距離が1μm以上となるようにドレイン電極DT、ソース電極STをそれぞれ形成することが望ましい。ドレイン電極DT及びソース電極STの形成位置は上記位置に限定されることはなく、上記離間距離となるように形成すればよい。
このとき、ドレイン信号線DLも同時に形成する。
工程14.(図17)
第1基板SUB1の上面に、たとえばシリコン窒化膜からなる保護膜PASを形成する。このとき、コンタクトホールHL1、HL2にはコンタクト層CNLが露出する領域が形成されているので、この領域にも保護膜PASが形成され、保護膜PASとコンタクト層CNLとが接する。保護膜PASはドレイン電極DT、ドレイン信号線DL、及びソース電極等の表面を保護するための膜である。
工程15.(図18)
第1基板SUB1の上面に、たとえば樹脂膜からなる平坦化膜OCを形成し、第1基板SUB1の液晶側の面を平坦化する。
工程16.(図19)
平坦化膜OC及び保護膜PASに、該ソース電極STの一部を露出させるコンタクトホールTH3を形成する。この後に、平坦化膜OCの上面(上層)に、たとえばITOの透明導電膜からなる画素電極PXを形成し、この画素電極PXの一部はコンタクトホールTH3を通してソース電極STに接続されるようにする。
この後に、図示しない配向膜を形成し配向処理を行い、図示しない対向基板との間に液晶を封入し固着した後に、偏光板を形成することにより、液晶表示パネルが形成される。この液晶表示パネルにドレイン信号線DL、ゲート信号線GT及びコモン信号線等を駆動する半導体素子やバックライト光源等を取り付けることにより、表示装置が形成される。
以上説明したように、本発明の実施形態の表示装置では、表示領域内にマトリクス状に画素が形成され、ゲート電極と、該ゲート電極を被って形成されるゲート絶縁膜と、該ゲート絶縁膜上にゲート電極を跨いで形成される半導体層と、該半導体層を被って形成される層間絶縁膜と、この層間絶縁膜に形成したコンタクトホールを通して半導体層のゲート電極を間にしたドレイン電極とソース電極とを有する薄膜トランジスタを画素毎に備える構成となっている。
このとき、ソース電極ST及びドレイン電極DTは、ゲート電極GTと平面的に見て重畳していないと共に、チャネル領域側に位置する低濃度不純物層LDDと接していないので、ソース電極ST及びドレイン電極DTとゲート電極GTとの間に強い電界がかかり低濃度不純物層LDDの電界集中緩和効果が薄れてしまうこと、低濃度不純物層LDDと接している箇所からホールが流れ出すことを抑制することができる。その結果、薄膜トランジスタのオフ電流を低減させることが可能となる。
また、低濃度不純物層LDDの外側に、チャネル領域と同様な真性半導体層又はP層の領域は形成されていないので、薄膜トランジスタの光リーク電流を低減させることが可能となる。更に、低濃度不純物層LDDの内、ドレイン電極DTとソース電極STとの間に形成されている領域は平面的に見てゲート電極GTと重畳するので、薄膜トランジスタの光リーク電流を低減させることが可能となる。
また、本発明の表示装置の製造方法では、フォトレジスト膜をハーフ露光により膜厚整形し、且つハーフアッシング処理によりパターニングすることで、コンタクトホールの形成、低濃度不純物層LDD形成位置に相当する開口部の形成を行っている。更に、打ち込まれる不純物イオンのピーク位置を異ならせた不純物イオン打ち込みを行っている。これにより、低濃度不純物層LDDの形成と高濃度不純物層の形成とで、別々のマスクを用いて夫々フォトリソグラフィを行う従来の製造方法と比べ、製造工程を増加させる必要がないという格別の効果を得ることができる。
以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
SUB1……第1基板、GL……ゲート信号線、GT……ゲート電極
DL……ドレイン信号線、TFT……薄膜トランジスタ、PS……半導体層
CNL……コンタクト層、LDD……LDD層、GRL……下地層
GI……絶縁膜(ゲート絶縁膜)、IN……層間絶縁膜、DT……ドレイン電極
ST……ソース電極、PAS……保護膜、OC……平坦化膜、PX……画素電極
RST……フォトレジスト膜、RST0……フォトレジスト膜の孔
RST1……フォトレジスト膜の薄い領域、RST2……フォトレジスト膜の厚い領域

Claims (11)

  1. 基板上に薄膜トランジスタを備える表示装置であって、
    前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されるゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート電極を跨いで形成される半導体層と、前記半導体層と接続する一対の電極と、前記半導体層の上層に形成される層間絶縁膜とを有し、
    前記半導体層は、第1の層と一対の第2の層と一対の第3の層とを有し、
    前記第1の層の一部は、前記薄膜トランジスタのチャネル領域であり、
    前記一対の第2の層は、所定の不純物イオンが注入された不純物層であり、
    前記一対の第3の層は、前記第2の層よりも不純物濃度が低い低濃度不純物層であり、
    前記第2の層の夫々は、前記一対の電極の夫々と接続する接続箇所を有し、
    前記第3の層の夫々は、前記一対の第2の層の夫々を環状に囲んで形成され、
    平面的に見て、前記第3の層の端部のうち、前記チャネル領域側の端部は前記第1の層と接しており、
    前記チャネル領域側以外の端部は前記層間絶縁膜と接しており、
    前記第2の層の夫々は、前記ゲート電極と平面的に重畳する第1の領域と、前記ゲート電極と平面的に重畳しない第2の領域とを有し、
    前記接続箇所は前記第2の領域に形成されていることを特徴とする表示装置。
  2. 前記一対の電極の夫々と前記ゲート電極とは、平面的に見て1μm以上離間して形成されることを特徴とする請求項1に記載の表示装置。
  3. 前記層間絶縁膜にはコンタクトホールが形成され、
    前記一対の電極は、前記コンタクトホールを介して前記第2の層と接続され、
    前記コンタクトホールは、前記一対の電極の一つと、前記層間絶縁膜とは異なる絶縁膜とで充填されていることを特徴とする請求項1または請求項2の何れかに記載の表示装置。
  4. 前記一対の電極の内、少なくとも一方の電極はアルミニウム薄膜を有することを特徴とする請求項1乃至3の内の何れかに記載の表示装置。
  5. 前記半導体層はポリシリコン又は微結晶シリコンを有することを特徴とする請求項1乃至4の内の何れかに記載の表示装置。
  6. ゲート電極と、前記ゲート電極を被って形成されるゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート電極を跨いで形成される半導体層と、前記半導体層の上層に形成される層間絶縁膜と、を有する薄膜トランジスタを備えてなる表示装置の製造方法であって、
    前記層間絶縁膜の上層に所定の膜厚を有するフォトレジスト膜を形成するフォトレジスト膜形成工程と、
    前記フォトレジスト膜に、一対の開口と、前記開口の夫々の周囲に設けられ、前記所定の膜厚よりも薄い第1の膜厚を有する第1の領域と、前記第1の領域の周囲に設けられ、第1の膜厚よりも厚い第2の膜厚を有する第2の領域とを形成する膜厚整形工程と、
    前記フォトレジスト膜をマスクとして、前記層間絶縁膜に前記半導体層の一部を露出させる一対のコンタクトホールを形成するコンタクトホール形成工程と、
    前記フォトレジスト膜をアッシングし、前記第1の膜厚及び前記第2の膜厚を減少させ、前記層間絶縁膜のうち前記第1の領域と重畳する部分を露出させるアッシング工程と、
    不純物イオンを打ち込み、前記コンタクトホールによって露出された前記半導体層の前記一部を高濃度不純物層にする第1の不純物イオン打ち込み工程と、
    前記不純物イオンを打ち込み、前記半導体層のうち前記第1の領域と重畳する部分を低濃度不純物層にする第2の不純物イオン打ち込み工程と、
    前記コンタクトホールの夫々を介して、前記高濃度不純物層と接続するソース電極及びドレイン電極を形成する電極形成工程とを有し、
    前記不純物イオンが打ち込まれるピーク位置は、前記前記第1の不純物イオン打ち込み工程よりも前記第2の不純物イオン打ち込み工程の方が深く、
    前記高濃度不純物領域は、前記ゲート電極と平面的に重畳する第3の領域と、前記ゲート電極と平面的に重畳しない第4の領域とを有し、
    前記ソース電極及び前記ドレイン電極は、前記第4の領域で前記高濃度不純物層と接続すること特徴とする表示装置の製造方法。
  7. 前記膜厚整形工程は、前記開口に相当する位置を第1の光量で露光し、前記第1の領域に相当する位置を前記第1の光量よりも少ない第2の光量で露光し、前記第2の領域に相当する位置は遮光する露光工程を含むことを特徴とする請求項6に記載の表示装置の製造方法。
  8. 前記露光工程は、前記開口に相当する位置を全照射し、前記第1の領域に相当する位置を部分照射し、前記第2の領域に相当する位置を遮光する露光マスクを用いることを特徴とする請求項7に記載の表示装置の製造方法。
  9. 前記ソース電極及び前記ドレイン電極の夫々と、前記ゲート電極とは、平面的に見て1μm以上離間して形成されることを特徴とする請求項6乃至8の内の何れかに記載の表示装置の製造方法。
  10. 前記層間絶縁膜の上層に保護膜を形成する工程を有し、
    前記コンタクトホールの夫々は、前記ソース電極及び前記ドレイン電極の一つと、前記保護膜とで充填されていることを特徴とする請求項6乃至9の内の何れかに記載の表示装置の製造方法。
  11. 前記半導体層はポリシリコン又は微結晶シリコンを有することを特徴とする請求項6乃至10の内の何れかに記載の表示装置の製造方法。
JP2009177954A 2009-07-30 2009-07-30 表示装置及びその製造方法 Active JP5323604B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009177954A JP5323604B2 (ja) 2009-07-30 2009-07-30 表示装置及びその製造方法
US12/844,887 US8148726B2 (en) 2009-07-30 2010-07-28 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009177954A JP5323604B2 (ja) 2009-07-30 2009-07-30 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011033703A true JP2011033703A (ja) 2011-02-17
JP5323604B2 JP5323604B2 (ja) 2013-10-23

Family

ID=43526150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009177954A Active JP5323604B2 (ja) 2009-07-30 2009-07-30 表示装置及びその製造方法

Country Status (2)

Country Link
US (1) US8148726B2 (ja)
JP (1) JP5323604B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012189759A (ja) * 2011-03-10 2012-10-04 Seiko Epson Corp 電気光学装置、投射型表示装置、および電気光学装置の製造方法
KR20150125160A (ko) * 2014-04-29 2015-11-09 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법
WO2016072024A1 (ja) * 2014-11-07 2016-05-12 堺ディスプレイプロダクト株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
JP2016206462A (ja) * 2015-04-24 2016-12-08 京セラディスプレイ株式会社 ドットマトリクス型表示装置
US9536907B2 (en) 2014-06-23 2017-01-03 Japan Display Inc. Thin film semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514976B2 (en) * 2010-09-27 2013-08-20 Qualcomm Incorporated Method and apparatus for coding and interleaving for very high throughput wireless communications
JP2013161895A (ja) * 2012-02-03 2013-08-19 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN104134699A (zh) * 2014-07-15 2014-11-05 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN104362125B (zh) * 2014-09-25 2017-10-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104900654B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867870B (zh) * 2015-04-14 2017-09-01 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN105679772B (zh) * 2016-01-29 2018-11-09 武汉华星光电技术有限公司 低温多晶硅tft基板的制作方法及低温多晶硅tft基板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555255A (ja) * 1991-08-28 1993-03-05 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH05136414A (ja) * 1991-11-11 1993-06-01 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
JPH08116067A (ja) * 1994-05-20 1996-05-07 Sanyo Electric Co Ltd 半導体装置,表示装置,表示装置の製造方法
JPH08186264A (ja) * 1994-12-28 1996-07-16 Seiko Epson Corp 薄膜トランジスタおよびその製造方法
JP2001085320A (ja) * 1998-11-11 2001-03-30 Semiconductor Energy Lab Co Ltd 露光装置および露光方法および半導体装置の作製方法
JP2002009296A (ja) * 2000-06-26 2002-01-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ及び薄膜トランジスタアレイの製造方法
JP2002057339A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置
JP2007141992A (ja) * 2005-11-16 2007-06-07 Hitachi Displays Ltd 表示装置とその製造方法
JP2008010882A (ja) * 2007-08-09 2008-01-17 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1096956A (ja) 1996-09-24 1998-04-14 Toshiba Corp 液晶表示装置及びその製造方法
JPH11112002A (ja) * 1997-10-07 1999-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその製造方法
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555255A (ja) * 1991-08-28 1993-03-05 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH05136414A (ja) * 1991-11-11 1993-06-01 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
JPH08116067A (ja) * 1994-05-20 1996-05-07 Sanyo Electric Co Ltd 半導体装置,表示装置,表示装置の製造方法
JPH08186264A (ja) * 1994-12-28 1996-07-16 Seiko Epson Corp 薄膜トランジスタおよびその製造方法
JP2001085320A (ja) * 1998-11-11 2001-03-30 Semiconductor Energy Lab Co Ltd 露光装置および露光方法および半導体装置の作製方法
JP2002009296A (ja) * 2000-06-26 2002-01-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ及び薄膜トランジスタアレイの製造方法
JP2002057339A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置
JP2007141992A (ja) * 2005-11-16 2007-06-07 Hitachi Displays Ltd 表示装置とその製造方法
JP2008010882A (ja) * 2007-08-09 2008-01-17 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012189759A (ja) * 2011-03-10 2012-10-04 Seiko Epson Corp 電気光学装置、投射型表示装置、および電気光学装置の製造方法
KR20150125160A (ko) * 2014-04-29 2015-11-09 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법
KR102155051B1 (ko) * 2014-04-29 2020-09-11 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법
US9536907B2 (en) 2014-06-23 2017-01-03 Japan Display Inc. Thin film semiconductor device
WO2016072024A1 (ja) * 2014-11-07 2016-05-12 堺ディスプレイプロダクト株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
US10038098B2 (en) 2014-11-07 2018-07-31 Sakai Display Products Corporation Method for manufacturing thin film transistor, thin film transistor and display panel
JP2016206462A (ja) * 2015-04-24 2016-12-08 京セラディスプレイ株式会社 ドットマトリクス型表示装置

Also Published As

Publication number Publication date
JP5323604B2 (ja) 2013-10-23
US20110024763A1 (en) 2011-02-03
US8148726B2 (en) 2012-04-03

Similar Documents

Publication Publication Date Title
JP5323604B2 (ja) 表示装置及びその製造方法
JP4179393B2 (ja) 表示装置及びその製造方法
TWI434419B (zh) 薄膜電晶體基板及其製造方法
JP4546444B2 (ja) 液晶表示装置及びその製造方法
JP2002313810A (ja) 表示装置およびその製造方法
WO2016175086A1 (ja) 半導体装置及びその製造方法
TWI447916B (zh) 顯示裝置
KR20080077846A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2010039413A (ja) 表示装置及びその製造方法
JP2010113253A (ja) 表示装置及び表示装置の製造方法
TW201022814A (en) Display device
TWI575577B (zh) 畫素結構及畫素結構的製造方法
KR102224457B1 (ko) 표시장치와 그 제조 방법
JP2010039393A (ja) 表示装置及び表示装置の製造方法
JP5371377B2 (ja) 表示装置
JP4991277B2 (ja) 液晶表示装置の製造方法
US20090218574A1 (en) Display device and manufacturing method therefor
JP2009130016A (ja) 半導体装置の製造方法及び電子機器
KR100924493B1 (ko) 구동회로 일체형 액정표시장치용 어레이기판 제조방법
JP2010182716A (ja) 薄膜トランジスタ、その製造方法および表示装置
JP5405770B2 (ja) 表示装置およびその製造方法
CN106298951B (zh) 薄膜晶体管的制作方法
JP5575455B2 (ja) 表示装置の製造方法
JP2010039394A (ja) 表示装置及び表示装置の製造方法
JP5337414B2 (ja) 表示装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5323604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250