KR20070109195A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20070109195A
KR20070109195A KR1020060041810A KR20060041810A KR20070109195A KR 20070109195 A KR20070109195 A KR 20070109195A KR 1020060041810 A KR1020060041810 A KR 1020060041810A KR 20060041810 A KR20060041810 A KR 20060041810A KR 20070109195 A KR20070109195 A KR 20070109195A
Authority
KR
South Korea
Prior art keywords
silicon layer
polycrystalline silicon
blocking
amorphous silicon
mask
Prior art date
Application number
KR1020060041810A
Other languages
English (en)
Inventor
김동범
김정현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060041810A priority Critical patent/KR20070109195A/ko
Publication of KR20070109195A publication Critical patent/KR20070109195A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명에서는 개구부에 레이져를 차단하는 차단 슬릿을 형성한 마스크를 사용하여 비정질 규소에 레이져를 조사하여 다결정 규소를 형성한다.
이와 같이 비정질 규소 상의 질화막 또는 산화막을 제거하기 위하여 HF로 세정한 후 레이져를 조사하여 결정화 공정을 진행하는 경우 개구부 내에 차단 슬릿을 포함하는 마스크를 사용하여 레이져를 조사하면 막뚫림이 없는 양호한 다결정 규소를 얻을 수 있다.
차단 슬릿, 마스크, 개구부, 결정화, 다결정 규소

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL FOR DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
도 1a 내지 도 1f는 본 발명의 실시예에 따라 비정질 규소를 다결정 규소로 결정화하는 단계를 도시한 도면이고,
도 2는 본 발명의 한 실시예에 따라 결정화 공정에서 사용되는 마스크를 도시한 도면이고,
도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV'선을 따라 도시한 단면도이고,
도 5는 각각 도 3 및 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도이고,
도 6a 내지 도 6c는 도 5의 다음단계로서 비정질 규소를 결정화시키는 단계를 보여주는 도면이고,
도 7a, 도 8 및 도 12는 각각 도 3 및 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고,
도 7a, 도 8, 도 12, 도 14 및 도 16은 각각 도 3 및 도 4에 도시한 박막 트 랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고,
도 7b는 도 7a의 박막 트랜지스터 표시판을 VIIb-VIIb'선을 따라 잘라 도시한 단면도이고,
도 9는 도 8의 박막 트랜지스터 표시판을 IX-IX'선을 따라 잘라 도시한 단면도이고,
도 10은 도 8의 박막 트랜지스터 표시판을 IX-IX'선을 따라 잘라 도시한 단면도로서 도 9 다음 단계에서의 도면이고,
도 11은 도 8의 박막 트랜지스터 표시판을 IX-IX'선을 따라 잘라 도시한 단면도로서 도 10 다음 단계에서의 도면이고,
도 13은 도 12의 박막 트랜지스터 표시판을 XIII-XIII'선을 따라 잘라 도시한 단면도이고,
도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV'선을 따라 잘라 도시한 단면도이고,
도 17은 도 16의 박막 트랜지스터 표시판을 XVII-XVII'선을 따라 잘라 도시한 단면도이고,
도 18a 및 18b는 HF 세정 후 종래의 마스크를 사용하여 비정질 규소를 결정화한 경우 다결정 규소의 표면을 나타내는 도면으로 도 18b는 도 18a의 확대도면이고,
도 19a 및 19b는 오존 세정 후 본 발명의 실시예에 따른 마스크를 사용하여 비정질 규소를 결정화한 경우 다결정 규소의 표면을 나타내는 도면으로 도 19b는 도 19a의 확대도면이고,
도 20a 및 20b는 HF 세정 후 도 2의 마스크를 사용하여 비정질 규소를 결정화한 경우 다결정 규소의 표면을 나타내는 도면으로 도 20b는 도 20a의 확대도면이고,
도 21는 HF 세정 후 도 2의 마스크를 사용하여 비정질 규소를 결정화한 경우 다결정 규소의 표면을 나타내는 도면이다.
<도면 부호의 설명>
110: 기판 111: 차단층
121: 게이트선 124: 게이트 전극
131: 유지 전극선 133: 유지 전극
140: 게이트 절연막 150: 다결정 규소층
153: 소스 영역 155: 드레인 영역
157: 유지 전극 영역 171: 데이터선
173: 소스 전극 175: 드레인 전극
181, 182, 183,: 접촉구 190: 화소 전극
200: 비정질 규소 300: 마스크
310: 개구부 321, 322: 차단 슬릿
본 발명은 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
박막 트랜지스터 표시판은 액정 표시 장치나 유기 이엘 표시 장치 등의 편판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자인 박막 트랜지스터를 소정의 배열로 형성해 놓은 기판이다.
박막 트랜지스터 표시판에는 복수의 게이트선과 데이터선이 서로 교차하고 있고, 이들 두 선이 교차하여 구획하는 각 화소 영역마다 박막 트랜지스터가 형성된다. 여기서 게이트선은 주사 신호를 전달하고, 데이터선은 화상 신호를 전달한다.
주사 신호와 화상 신호는 각각 게이트 구동 회로와 데이터 구동 회로가 각 게이트선과 데이터선에 인가한다. 이들 구동 회로는 별도의 IC(integrated circuit)칩을 실장하여 구성하기도 하고, 표시판 위에 박막 트랜지스터를 형성하는 과정에서 함께 형성하기도 한다. 후자의 경우는 주로 박막 트랜지스터의 성능이 우수한 다결정 규소 박막 트랜지스터 표시판에 적용하는 기술이다.
일반적으로 박막 트랜지스터는 비정질 규소 또는 다결정 규소를 반도체층으로 사용한다.
이러한 비정질 규소 박막 트랜지스터는 대략 0.5~1㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 구동 회로를 형성하기는 부적합한 단점이 있다.
따라서 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20~150㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소 박막 트랜지스터 표시판이 개발되었으며, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 표시 패널 위에 직접 형성하는 칩 인 글래스(chip in glass)를 구현할 수 있다.
그러나 비정질 규소를 다결정 규소로 결정화하기 전 단계에서 HF 세정을 하는 경우에는 다결정 규소가 뚫리는 부분(막뚫림)이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 HF 세정을 한 후 레이져로 비정질 규소를 다결정 규소로 결정화하는 경우에도 균일한 다결정 규소층을 형성하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 개구부에 레이져를 차단하는 차단 슬릿을 형성한 마스크를 사용하여 비정질 규소에 레이져를 조사하여 다결정 규소를 형성한다.
구체적으로, 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판위에 차단 슬릿이 형성된 마스크를 사용하여 레이져로 결정화한 다결정 규소층, 상기 다결정 규소층을 덮고 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 게이트 전극, 상기 게이트 전극을 덮고 있는 제1 층간 절연막, 상기 다결정 규소층에 도핑되어 형성된 소스 영역과 드레인 영역의 일부를 각각 노 출시키는 제1 접촉구와 제2 접촉구, 상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 소스 전극을 포함하는 데이터선, 상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극, 상기 데이터선 및 드레인 전극을 덮으며 드레인 전극의 일부를 노출시키는 제3 접촉구를 가지는 제2 층간 절연막, 상기 제2 층간 절연막 위에 제3 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 포함하며,
상기 절연 기판과 상기 다결정 규소층의 사이에 형성된 차단층을 더 포함할 수 있고,
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 비정질 규소층을 형성하는 단계, 상기 비정질 규소층에 마스크를 사용하여 레이져를 조사하고 결정화하여 다결정 규소층을 형성하는 단계를 포함하며, 상기 마스크는 개구부에 2개의 차단 슬릿이 형성되어 있으며, 상기 차단 슬릿은 개구부의 중앙을 중심으로 대칭으로 형성되어 있고,
상기 차단 슬릿은 사각형 모양, 선모양, 타원형 및 원모양 등으로 형성되거나 다수의 점이나 선으로 형성되어 있을 수 있으며,
상기 차단 슬릿은 폭이 최대 5㎛ 일 수 있으며,
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 비정질 규소층을 형성하는 단계, 상기 비정질 규소층을 HF로 세정하는 단계, 상기 비정질 규소층에 마스크를 사용하여 레이져를 조사하고 결정화하여 다결정 규소층을 형성하는 단계를 포함하며, 상기 마스크는 개구부를 가져 상기 레이져를 투과시키며, 상기 개구부의 내에는 레이져를 차단하는 적어도 두개의 차단 슬릿을 포 함하며,
상기 비정질 규소층을 형성하는 단계와 상기 HF로 세정하는 단계의 사이에 오존수를 사용하여 세정하는 단계를 더 포함할 수 있고,
상기 HF를 사용하여 세정하여 제거하는 대상은 산화막 또는 질화막이며, 상기 산화막 또는 질화막은 상기 비정질 규소층을 형성하는 단계와 상기 HF로 세정하는 단계 사이에 플라즈마를 이용하여 형성하는 단계를 더 포함할 수 있으며,
상기 마스크에는 개구부에 2개의 차단 슬릿이 형성되어 있으며, 상기 차단 슬릿은 개구부의 중앙을 중심으로 대칭으로 형성될 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저 본 발명의 한 실시예에 따른 다결정 규소를 이용한 박막 트랜지스터 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1a 내지 도 1f는 본 발명의 실시예에 따라 비정질 규소를 다결정 규소로 결정화하는 단계를 도시한 도면이고, 도 2는 본 발명의 한 실시예에 따라 결정화 공정에서 사용되는 마스크를 도시한 도면이다.
도 1a 내지 도 1f는 본 발명의 실시예에 따라 비정질 규소를 다결정 규소로 결정화하는 공정을 순서대로 도시하고 있는 도면으로 도 1a 내지 도 1c는 1차 레이져 조사를 통한 결정화 공정을 보여주며, 도 1d 내지 도 1f는 2차 레이져 조사를 통한 결정화 공정을 보여준다.
도 1a 및 도 1d는 비정질 규소(200)에 도 2에 도시된 마스크를 사용하여 레이저가 일정 부분에만 조사되도록 하는 단계를 보여준다. 레이저가 조사된 비정질 규소는 레이져로 인하여 상태가 액상(210)으로 바뀌며, 도 1b 및 도 1e에 도시된 바와 같이 외측으로부터 결정화된 다결정 규소(150)로 변화된다. 외측에서 진행된 결정화는 도 1c 및 도 1f에 도시된 바와 같이 가운데 영역까지 결정화가 되면서 종료된다.
도 1a 내지 도 1f에서는 총 2번의 레이져 조사로 결정화하는 공정을 보여주고 있으나, 레이져 조사의 회수는 무관하다.
도 2에 도시되어 있는 본 발명의 실시예에 따른 마스크는 석영(quartz) 등의 투명한 기판에 크롬(Cr)과 같은 불투명 물질이 증착되어 있는데, 크롬(Cr) 등의 불투명 물질이 형성되어 있지 않은 개구부(310)가 도 2에 도시된 바와 같이 규칙적으로 형성되어 있다. 각 개구부(310)의 내부에는 2개의 차단 슬릿(321, 322)이 가운데를 중심으로 대칭 형성되어 있다. 차단 슬릿(321, 322)도 크롬과 같은 불투명 물 질로 형성되어 있다.
본 발명의 실시예에 의하면, 개구부(310)는 25 내지 30 ㎛의 폭과 550 내지 650 ㎛의 높이로 형성되며, 차단 슬릿(321, 322)은 0.5 내지 5.5 ㎛의 폭을 가지며, 높이는 개구부(310) 높이의 70 내지 100%의 높이를 가지는 것이 바람직하다. 또한, 2개의 차단 슬릿(321, 322)의 간격은 0.5 내지 7㎛로 형성되는 것이 바람직하다. 또한, 차단 슬릿(321, 322)은 사각형 모양, 선모양, 타원형 및 원모양 등 다양한 형상으로 형성할 수 있으며, 다수의 점이나 선으로 형성될 수도 있다.
도 2와 같이 개구부(310)의 내부에 차단 슬릿(321, 322)을 형성하면 레이져가 조사되는 영역 중 차단 슬릿(321, 322)이 형성된 영역은 레이져가 차단되며, 개구부(310)의 가운데 영역은 차단 슬릿(321, 322)으로 가려져 있지는 않으나 차단 슬릿간의 사이가 좁아 레이져가 직접 조사되지 않고 회절을 통하여 조사된다. 그 결과 가운데 영역에서의 레이져 조사량은 감소된다. 그러나 가운데 영역도 레이져에 의하여 액상으로 변한 후 결정화할 수 있을 정도의 조사량이 조사되는 것이 바람직하다.
본 발명의 실시예에서는 차단 슬릿의 개수가 2개인 실시예를 기술하고 있으나 레이져의 조사량이 개구부의 가운데 영역에서 줄어들도록 형성하는 것이 중요할 뿐 차단 슬릿의 개수는 다양하게 형성할 수 있다.
레이져를 조사하여 결정화 단계를 진행할 때 비정질 규소 위에 형성되어 있는 산화막이나 질화막은 결정화를 방해하게 된다. 이를 방지하기 위하여 레이져를 조사하기 전에 HF 또는 오존수를 이용하여 세정하는 단계를 진행한다. 특히 HF를 사용하여 세정하는 경우 레이져를 조사하여 결정화를 진행할 때 제일 나중에 결정화되는 가운데 영역에 막뚫림 현상이 발생될 경우가 많으며, 이를 막기 위하여 개구부의 가운데 영역에서 레이져의 조사량을 줄인다.
한편, 세정으로 제거하는 산화막이나 질화막은 플라즈마로 비정질 규소의 표면에 형성될 수 있다.
본 발명의 실시예에 따른 결정화 방식을 이용하여 박막 트랜지스터 표시판을 도 3 및 도 4를 이용하려 살펴보면 다음과 같다.
도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV'선을 따라 도시한 단면도이다.
도 3 및 도 4에 도시한 바와 같이, 절연 기판(110)위에 산화 규소 또는 질화규소로 이루어진 차단층(111)이 형성되어 있고, 차단층(111)위에 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)이 포함된 다결정 규소층(150)이 형성되어 있다. 여기서, 차단층(111)은 절연기판과 다결정 규소층(150)의 접착성을 향상시키며, 절연 기판(110) 내부에 존재하는 도전성 불순물이 다결정 규소층(150)으로 확산되는 것을 방지하는 역할을 한다.
상기 다결정 규소층(150)은 다음과 같은 단계를 통하여 결정화가 진행된다.
비정질 규소를 증착한 후 HF를 포함하는 세정액으로 세정하여 비정질 규소층 위에 형성된 산화막 또는 질화막을 제거한다. 그 후 개구부에 차단 슬릿을 포함하는 도 2에 도시된 마스크를 사용하여 레이져를 조사하여 비정질 규소를 다결정 규소층(150)으로 결정화한다.
다결정 규소층(150)을 포함하는 기판(110) 위에는 게이트 절연막(140)이 형성되어 있다. 그리고 게이트 절연막(140) 위에는 일 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 그리고 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이에는 저농도 도핑 영역(152)이 형성되어 있다.
또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극 영역(15)이 된다. 게이트선(121)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 위에 층간 절연막(601)이 형성되어 있다. 층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(181, 182)를 포함하고 있다.
층간 절연막(601) 위에 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(181)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분(173)은 박막 트랜지스터의 소스 전극으로 사용된다. 데이터선(171)의 한 쪽 끝부분은 외부회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(182)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.
드레인 전극(175) 및 데이터선(171)을 포함하는 제1 층간 절연막(601) 위에 제2 층간 절연막(602)이 형성되어 있다. 제2 층간 절연막(602)은 드레인 전극(173)을 노출하는 제3 접촉구(183)를 가진다.
제2 층간 절연막(602) 위에는 제3 접촉구(183)를 통해 드레인 전극(175)과 연결되어 있는 화소 전극(190)이 형성되어 있다.
상기와 같은 특징을 가지는 본 발명의 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법에 대해서 살펴본다.
도 5는 각각 도 3 및 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도이고, 도 6a 내지 도 6c는 도 5의 다음단계로서 비정질 규소를 결정화시키는 단계를 보여주는 도면이고, 도 7a, 도 8, 도 12, 도 14 및 도 16은 각각 도 3 및 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고, 도 7b는 도 7a의 박막 트랜지스터 표시판을 VIIb-VIIb'선을 따라 잘라 도시한 단면도이고, 도 9는 도 8의 박막 트랜지스터 표시판을 IX-IX'선을 따라 잘라 도시한 단면도이고, 도 10은 도 8의 박막 트랜지스터 표시판을 IX-IX'선을 따라 잘라 도시한 단면도로서 도 9 다음 단계에서의 도면이고, 도 11은 도 8의 박막 트랜지스터 표시판을 IX-IX'선을 따라 잘라 도시한 단면도로서 도 10 다음 단계에서의 도면이고, 도 13은 도 12의 박막 트랜지스터 표시판을 XIII-XIII'선을 따라 잘라 도시한 단면도이고, 도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV'선을 따라 잘라 도시한 단면도이고, 도 17은 도 16의 박막 트랜지스터 표시판을 XVII-XVII'선을 따라 잘라 도시한 단면도이다.
먼저 도 5에 도시한 바와 같이, 절연 기판(110) 위에 차단층(111)을 형성한다. 차단층(111)은 진공 증착 챔버(도시하지 않음)내에서 PECVD 방법으로 SiH4 가스와 NO2 가스를 사용하여 형성한다.
NO2 가스를 사용함으로 인해서 다결정 규소층이 N-1로 도핑된 것과 같은 문제가 발생한다. 이러한 문제점을 제거하기 위하여 포징(purging)공정이나 진공 증착 챔버의 밖으로 로딩하여 공기 중에서 1분 이상 방치하는 등의 방법을 사용할 수 있다.
이어서 도 6a에 도시한 바와 같이, 차단층(111) 위에 비정질 규소층을 증착한다. 그 후 HF를 포함하는 세정액으로 세정하여 비정질 규소층의 상부에 형성된 산화막 또는 질화막을 제거한다. 여기서 질화막 또는 산화막은 플라즈마를 이용하여 형성된 막일 수 있으며, 오존수를 포함하는 세정액으로 세정하는 단계를 더 포함할 수도 있다. 그 후 도 6b에 도시한 바와 같이 차단 슬릿(321, 322)이 형성된 마스크(300)를 이용하여 비정질 규소(200)에 레이져를 조사한다. 레이져가 조사된 부분은 외측으로부터 결정화가 진행되어 전 영역이 도 6c와 같이 다결정 규소(150) 로 변환된다.
도 6b에서 도 6c는 한번의 레이져를 조사하여 결정화 공정을 진행한 것이 아니며, 일반적으로 2회 이상 레이져를 조사하여 결정화 공정을 진행하는 것이 바람직하다. 차단 슬릿(321, 322)이 형성되어 개구부(310)의 중앙 부분에는 조사되는 레이져의 양이 줄어들어 HF를 포함하는 세정액을 이용하여 세정하더라도 막뚫림 등의 문제가 발생하지 않는다.
이어 도 7a 및 도 7b에 도시한 바와 같이, 형성된 다결정 규소층(150)을 사진 식각 방법으로 패터닝하여 다결정 규소층(150)의 패턴을 형성한다.
도 8 및 도 9에 도시한 바와 같이, 다결정 규소층(150)위에 질화규소 또는 산화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다.
다음 게이트 절연막(140)위에 몰리브덴 텅스텐 등의 금속 물질을 증착하여 게이트 도전막(도시하지 않음)을 형성한다.
게이트 도전막을 사진 식각하여 게이트선(121) 및 유지 전극선(131)을 형성한다. 이 때, 게이트선(121)은 다결정 규소층(150)과 일부분 중첩하는 게이트 전극(124)을 가지며, 유지 전극선(131)은 유지 전극(133)을 가진다.
그리고 도 10에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131)을 마스크로 하여 다결정 규소층(150)에 N형 또는 P형 도전형 불순물을 저농도로 주입하여 저농도 도핑 영역(152)을 형성한다.
도 11에 도시한 바와 같이, 다결정 규소층(150)을 덮도록 감광막을 형성한 후 패터닝하여 감광막 패턴(PR)을 형성한다. 여기서 감광막 패턴(PR)은 감광막 패 턴의 가장자리가 게이트선(121) 측벽을 덮는 형태로 형성한다. 이를 통하여 게이트선(121) 및 유지 전극선(131)과 인접한 다결정 규소층(150)의 소정 부분을 감광막 패턴(PR)이 덮도록 한다. 노광량은 형성한 감광막의 두께를 고려하여 노광 시간 및 광의 세기 등을 조절함으로써 조정한다.
이후 감광막 패턴(PR)을 마스크로 N형 또는 P형 도전형 불순물을 고농도로 도핑하여 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)을 형성한다. 채널 영역(154)은 게이트 전극(124) 아래에 위치한 다결정 규소층(150)으로 불순물이 도핑되지 않으며 소스 영역(153)과 드레인 영역(155)을 분리한다. 그리고 저농도 도핑 영역(152)은 감광막 패턴(PR)에 의해 보호된 다결정 규소층(150)의 소정 부분으로, 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154)사이 및 유지 전극선(131, 133)과 인접한 부분으로 축소된다.
또한, 다결정 규소층(150)과 유지 전극선(131)의 길이 및 폭의 차이 때문에 유지 전극선(131) 바깥에 노출되는 다결정 규소층(150A)이 생길 수 있다. 이들 영역도 도핑되어 있으며 유지 전극 영역(157)에 인접하며 드레인 영역(155)과는 분리되어 있다.
이어 도 12 및 도 13에 도시한 바와 같이, 다결정 규소층(150)을 덮도록 기판 전면에 절연 물질을 적층하여 층간 절연막(601)을 형성한다. 이후 층간 절연막(601)에 사진 식각 방법으로 소스 영역(153)과 드레인 영역(155)을 노출하는 제1 접촉구(181) 및 제2 접촉구(182)를 형성한다.
도 14 및 도 15에 도시한 바와 같이, 제1 접촉구(181) 및 제2 접촉구(182)내 부를 포함하여 제1 층간 절연막(601) 위에 데이터 도전막을 형성한 후 패터닝하여 데이터선(171)과 드레인 전극(175)을 형성한다. 데이터선(171)은 제1 접촉구(181)를 통해 소스 영역(153)과 연결되고, 드레인 전극(175)은 제2 접촉구(182)를 통해 드레인 영역(155)과 연결된다.
데이터선(171)은 알루미늄 네오디뮴(AIND)과 같은 알루미늄 함유 금속의 단일층이나 알루미늄 합금층과 크롬(Cr)이나 몰리브덴(Mo) 합금층 등으로 이루어지는 복수층의 도전 물질을 증착하고 사진 식각하여 형성한다.
도 16 및 도 17에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175)을 포함하여 제1 층간 절연막(601) 위에 절연 물질을 적층하여 제2 층간 절연막(602)을 형성한다. 이후 제2 층간 절연막(602)에 사진 식각 방법으로 드레인 전극(175)을 노출하는 제3 접촉구(183)를 형성한다.
다음, 도 3 및 도 4에 도시한 바와 같이, 제3 접촉구(183) 내부를 포함하는 제2 층간 절연막(602) 위에 투명한 물질인 ITO(indium tin oxide), IZO(indium zinc oxide) 등을 증착한 후, 이를 패터닝하여 화소 전극(190)과 게이트선 또는 데이터선의 한쪽 끝부분과 연결되는 접촉 보조 부재(도시하지 않음)를 형성한다. 화소 전극(190)은 제3 접촉구(183)를 통해 드레인 전극(175)과 연결된다. 접촉 보조 부재는 제1 및 제2 층간 절연층(601, 602)에 걸쳐 형성되어 있는 제4 접촉구(도시하지 않음), 제1 및 제2 층간 절연층(601, 602)과 게이트 절연막(140)에 걸쳐 형성되어 있는 제5 접촉구(도시하지 않음)를 통해 각각 데이터선(171) 및 게이트선(121)의 한쪽 끝부분과 연결된다.
본 발명은 상술한 바와 같이 LCD상의 박막 트랜지스터 표시판뿐만 아니라 유기 EL 디스플레이에서도 적용이 가능하다. 즉, 유기 EL 디스플레이에서도 비정질 실리콘을 다결정 실리콘으로 결정화하여 사용하는 경우 본 발명의 실시예에 따른 차단 슬릿을 포함하는 마스크로 레이져를 조사하여 결정화하는 것이 가능하다.
도 18a 내지 도 20b는 본 발명에 따라 결정화된 다결정 규소의 표면과 다른 공정 및 차단 슬릿이 없는 마스크를 사용하여 결정화된 다결정 규소를 비교해서 보여주는 도면으로, 도 18a 및 18b는 HF 세정 후 개구부에 차단 슬릿이 없는 마스크를 사용하여 비정질 규소를 결정화한 경우 다결정 규소의 표면을 나타내는 도면으로 도 18b는 도 18a의 확대도면이고, 도 19a 및 19b는 오존 세정 후 본 발명의 실시예에 따른 마스크를 사용하여 비정질 규소를 결정화한 경우 다결정 규소의 표면을 나타내는 도면으로 도 19b는 도 19a의 확대도면이고, 도 20a 및 20b는 HF 세정 후 도 2의 마스크를 사용하여 비정질 규소를 결정화한 경우 다결정 규소의 표면을 나타내는 도면으로 도 20b는 도 20a의 확대도면이다.
도 18a 및 도 18b는 HF를 이용하여 비정질 규소 상에 형성된 산화막 또는 질화막을 제거한 후 개구부에 차단 슬릿이 형성되어 있지 않은 마스크를 사용하여 결정화 단계가 진행된 다결정 규소의 표면이다. 도 18b와 같이 막이 뚫린 부분이 다수 존재한다는 것을 확인할 수 있다.
이에 비하여 도 19a 및 도 19b에서 도시하고 있는 바와 같이 HF 대신 오존수만을 사용하여 세정한 후 차단 슬릿이 형성되어 있는 마스크를 사용하여 결정화한 경우에는 규칙적으로 선이 보이는 것을 제외하면 막이 뚫린 부분은 존재하지 않는 다. 이는 오존수가 HF보다 질화막 또는 산화막을 제거하는 성질이 적으며 차단 슬릿을 사용하였기 때문이다.
한편, 도 20a 및 도 20b와 같이 HF 세정 후 차단 슬릿을 가지는 마스크를 이용하여 결정화 공정을 진행한 후 다결정 규소의 표면을 확인하면 막 뚫림이 존재하나 도 18a 및 도 18b에 비하여 개선된 것을 확인할 수 있다. 도 20a 및 도 20b는 개구부에 차단 슬릿이 형성된 마스크를 사용하여 레이져를 조사한 경우이다.
한편, 도 21에서는 차단 슬릿을 변화시키면서 측정한 것으로 HF로 세정한 후 개구부에 2개의 차단 슬릿이 형성된 마스크를 사용하여 레이져를 조사하여 결정화된 다결정 규소의 막 표면을 도시하고 있다.
도 21을 살펴보면 알 수 있는 바와 같이 HF를 이용하여 비정질 규소를 세정한 후에 레이져로 결정화 공정을 진행하더라도 막뚫림의 문제는 전혀 발생하지 않는 것을 확인할 수 있다.
도 21에는 각 그림당 3개의 수치가 적혀 있는데, 왼쪽 수치는 왼쪽의 차단 슬릿의 폭, 오른쪽 수치는 오른쪽 차단 슬릿의 폭 그리고 중간 수치는 차단 슬릿간의 간격을 나타낸다.
이상과 같이 비정질 규소 상의 질화막 또는 산화막을 제거하기 위하여 HF로 세정한 후 레이져를 조사하여 결정화 공정을 진행하는 경우 개구부 내에 차단 슬릿을 포함하는 마스크를 사용하여 레이져를 조사하면 보다 양호한 다결정 규소를 얻을 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발 명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서 살펴본 바와 같이, 비정질 규소 상의 질화막 또는 산화막을 제거하기 위하여 HF로 세정한 후 레이져를 조사하여 결정화 공정을 진행하는 경우 개구부 내에 차단 슬릿을 포함하는 마스크를 사용하여 레이져를 조사하면 보다 양호한 다결정 규소를 얻을 수 있다.

Claims (9)

  1. 절연 기판,
    상기 절연 기판위에 차단 슬릿이 형성된 마스크를 사용하여 레이져로 결정화한 다결정 규소층,
    상기 다결정 규소층을 덮고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 게이트 전극,
    상기 게이트 전극을 덮고 있는 제1 층간 절연막,
    상기 다결정 규소층에 도핑되어 형성된 소스 영역과 드레인 영역의 일부를 각각 노출시키는 제1 접촉구와 제2 접촉구,
    상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 소스 전극을 포함하는 데이터선,
    상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극,
    상기 데이터선 및 드레인 전극을 덮으며 드레인 전극의 일부를 노출시키는 제3 접촉구를 가지는 제2 층간 절연막,
    상기 제2 층간 절연막 위에 제3 접촉구를 통하여 드레인 전극과 연결되는 화소 전극
    을 포함하는 다결정 규소를 이용한 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 절연 기판과 상기 다결정 규소층의 사이에 형성된 차단층을 더 포함하는 박막 트랜지스터 표시판.
  3. 절연 기판 위에 비정질 규소층을 형성하는 단계,
    상기 비정질 규소층에 마스크를 사용하여 레이져를 조사하고 결정화하여 다결정 규소층을 형성하는 단계를 포함하며,
    상기 마스크는 개구부에 2 이상의 차단 슬릿이 형성되어 있으며, 상기 차단 슬릿은 개구부의 중앙을 중심으로 대칭으로 형성되어 있는 박막 트랜지스터 표시판의 제조 방법.
  4. 제3항에서,
    상기 차단 슬릿은 사각형 모양, 선모양, 타원형 및 원모양 등으로 형성되거나 다수의 점이나 선으로 형성되어 있는 박막 트랜지스터 표시판의 제조 방법.
  5. 제3항에서,
    상기 차단 슬릿은 폭이 최대 5㎛ 인 박막 트랜지스터 표시판의 제조 방법.
  6. 절연 기판 위에 비정질 규소층을 형성하는 단계,
    상기 비정질 규소층을 HF로 세정하는 단계,
    상기 비정질 규소층에 마스크를 사용하여 레이져를 조사하고 결정화하여 다 결정 규소층을 형성하는 단계를 포함하며,
    상기 마스크는 개구부를 가져 상기 레이져를 투과시키며, 상기 개구부의 내에는 레이져를 차단하는 적어도 두개의 차단 슬릿을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  7. 제6항에서,
    상기 비정질 규소층을 형성하는 단계와 상기 HF로 세정하는 단계의 사이에 오존수를 사용하여 세정하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제6항에서,
    상기 HF를 사용하여 세정하여 제거하는 대상은 산화막 또는 질화막이며, 상기 산화막 또는 질화막은 상기 비정질 규소층을 형성하는 단계와 상기 HF로 세정하는 단계 사이에 플라즈마를 이용하여 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제6항에서,
    상기 마스크에는 개구부에 2개의 차단 슬릿이 형성되어 있으며, 상기 차단 슬릿은 개구부의 중앙을 중심으로 대칭으로 형성되어 있는 박막 트랜지스터 표시판의 제조 방법.
KR1020060041810A 2006-05-10 2006-05-10 박막 트랜지스터 표시판 및 그 제조 방법 KR20070109195A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060041810A KR20070109195A (ko) 2006-05-10 2006-05-10 박막 트랜지스터 표시판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060041810A KR20070109195A (ko) 2006-05-10 2006-05-10 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070109195A true KR20070109195A (ko) 2007-11-15

Family

ID=39063742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060041810A KR20070109195A (ko) 2006-05-10 2006-05-10 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070109195A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013042814A1 (ko) 2011-09-23 2013-03-28 주식회사 홍진에이치제이씨 헬멧
US11610919B2 (en) 2020-08-06 2023-03-21 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013042814A1 (ko) 2011-09-23 2013-03-28 주식회사 홍진에이치제이씨 헬멧
US11610919B2 (en) 2020-08-06 2023-03-21 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
JP6129206B2 (ja) Ｔｆｔアレイ基板の製造方法
US8426259B2 (en) Array substrate and method for manufacturing the same
US7387920B2 (en) Method of manufacturing thin film transistor array panel
KR20070012081A (ko) 박막 트랜지스터 기판의 제조 방법
KR20070109195A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101406040B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR100656910B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100864494B1 (ko) 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법
US11081507B2 (en) Semiconductor device and method for manufacturing same
KR100992137B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101018752B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100848097B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20080004989A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100816339B1 (ko) 박막 트랜지스터 기판
KR100956938B1 (ko) 액정표시장치 및 그 제조방법
KR20050081053A (ko) 박막 트랜지스터 표시판 및 그의 제조방법
KR101258080B1 (ko) 액정표시소자 및 그 제조방법
KR100997966B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR100992125B1 (ko) 박막 트랜지스터 표시판의 제조 방법
JP5092468B2 (ja) 薄膜トランジスタ
KR20080069808A (ko) 박막 트랜지스터 기판의 제조 방법
KR20060002397A (ko) 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20050116691A (ko) 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination