KR20050116691A - 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그 제조방법 - Google Patents

다결정 규소를 이용한 박막 트랜지스터 표시판 및 그 제조방법 Download PDF

Info

Publication number
KR20050116691A
KR20050116691A KR1020040041837A KR20040041837A KR20050116691A KR 20050116691 A KR20050116691 A KR 20050116691A KR 1020040041837 A KR1020040041837 A KR 1020040041837A KR 20040041837 A KR20040041837 A KR 20040041837A KR 20050116691 A KR20050116691 A KR 20050116691A
Authority
KR
South Korea
Prior art keywords
layer
polycrystalline silicon
electrode
forming
gate
Prior art date
Application number
KR1020040041837A
Other languages
English (en)
Inventor
강진규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040041837A priority Critical patent/KR20050116691A/ko
Publication of KR20050116691A publication Critical patent/KR20050116691A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 다결정 규소를 이용한 박막 트랜지스터 및 그 제조 방법에 대한 것으로, 기판 위에 형성되는 차단층과 그 위에 비정질 규소층을 열처리하여 형성되는 다결정 규소층 사이에 결정화되는 액체 규소를 서서히 흡수할 수 있는 다공층을 위치시켜 둠으로써 다결정 규소층의 표면에 형성되는 돌기를 제거하여 박막 트랜지스터 표시판의 성능을 향상시킨다.

Description

다결정 규소를 이용한 박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL USING POLY SILICON and MANUFACTURING METHOD THEREOF}
본 발명은 다결정 규소를 이용한 박막 트랜지스터 및 그 제조 방법에 대한 것이다.
일반적으로 액정 표시 장치는 전극이 형성되어 있는 두 기판 및 그 사이에 주입되어 있는 액정 물질을 포함하며, 두 기판은 가장자리 둘레에 인쇄되어 있으며 액정 물질을 가두는 봉인재로 결합되어 있으며, 두 기판 사이에 산포되어 있는 간격재에 의해 지지되고 있다.
이러한 액정 표시 장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다. 이때, 전극에 전달되는 신호를 제어하기 위해 박막 트랜지스터를 사용한다.
액정 표시 장치에 사용되는 가장 일반적인 박막 트랜지스터는 비정질 규소를 반도체층으로 사용한다.
이러한 비정질 규소 박막 트랜지스터는 대략 0.5~1㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 액정 표시 장치의 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 액정 패널의 상부에 직접 구동 회로를 형성하기는 부적합한 단점이 있다.
따라서 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20~150㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소 박막 트랜지스터 액정 표시 장치가 개발되었으며, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 액정 패널에 내장하는 칩 인 글래스(Chip in glass)를 구현할 수 있다.
다결정 규소의 박막을 형성하는 기술로는, 기판의 상부에 직접 다결정 규소를 고온에서 증착하는 방법, 비정질 규소를 적층하고 600℃ 정도의 고온으로 결정화하는 방법 등이 개발되었다. 그러나 이러한 방법들은 고온 공정이 요구되기 때문에 액정 패널용 유리 기판에 적용하기는 어려움이 있으며, 결정립계를 균일하게 조절할 수 없어 박막 트랜지스터사이의 전기적인 특성에 대한 균일도를 저하시키는 단점을 가지고 있다.
이러한 문제점을 해결하기 위해서 결정립계의 분포를 인위적으로 조절할 수 있는 순차적 측면 고상 결정(sequential lateral solidification)공정이 개발되었다. 이는 다결정 규소의 그레인이 레이저가 조사된 액상 영역과 레이저가 조사되지 않은 고상 영역의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 기술이다. 이를 위해서, 레이저빔은 슬릿 패턴을 가지는 마스크를 이용하여 국부적으로 비정질 규소를 완전히 녹여 비정질 규소층에 슬릿 모양의 액상 영역을 형성한다. 이어, 액상의 비정질 규소는 냉각되면서 결정화가 이루어지는데, 결정은 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 성장하고 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 된다. 이러한 공정을 반복적으로 마스크의 슬릿을 그레인의 성장 방향으로 이동하면서 진행하면 순차적 측면 고상 결정은 전 영역을 통하여 진행할 수 있다.
순차적 측면 고상 결정 중 레이저 조사 후 비정질 규소가 결정화되는 단계에 대하여 도 1a 내지 도 1c에 상세하게 도시하였다. 상기 도면을 참고로 상세히 기술하면, 도 1a에 도시한 바와 같이 기판(110)위에 형성된 차단층(111)위에 비정질 규소층(7150)을 형성하고 마스크(700)를 이용하여 레이저빔을 조사하면 레이저 빔에 조사된 비정질 규소층(7150)은 액체상태의 비정질 규소(7151)로 변하게 되며, 이러한 액체상태의 비정질 규소(7151)가 응고되면서 결정을 형성하여 다결정 규소(7153)가 된다.
도 1b에 도시한 바와 같이, 액체상태의 비정질 규소(7151)가 다결정 규소(7153)로 됨에 있어서, 결정화는 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 성장하게 되는데, 양 측면에서 결정화가 이루어진 후 중앙부분에서 결정화가 이루어지기 때문에 중앙부분에 돌기(7155)가 형성된다.
이로 인하여 다결정 규소층의 상부에 감광막을 도포할 때 감광막이 완전히 도포되지 않는 문제점이 발생한다. 이러한 문제점을 해결하기 위해 유기 세정이나 HF를 이용한 세정을 실시하였으나 돌출부가 완전히 제거되지 않아 효과적이지 못한 것으로 나타났다.
본 발명이 이루고자 하는 기술적 과제는 다결정 공정시 형성되는 돌출부를 효과적으로 제거할 수 있는 다결정 규소를 이용한 박막 트랜지스터 및 그 제조 방법을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 기판 위에 형성되는 차단층과 그 위에 다결정 규소층으로 결정화 공정을 하기 위하여 형성되는 비정질 규소층의 사이에 열처리에 의하여 결정화되는 액체 규소를 서서히 흡수할 수 있는 다공층을 형성한다.
구체적으로는, 절연 기판, 상기 기판 위에 형성되어 있는 차단층과 상기 차단층위에 형성되어 있는 다공층, 그리고 상기 다공층 위에 형성되어 있는 다결정 규소층, 상기 다결정 규소층을 덮고 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 게이트 전극, 상기 게이트 전극을 덮고 있는 제1 층간 절연막, 상기 제1 층간 절연막에 형성되며 상기 다결정 규소층에 도핑되어 형성된 소스 영역과 드레인 영역의 일부를 각각 노출시키는 제1 접촉구와 제2 접촉구, 상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 소스 전극을 포함하는 데이터선, 상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극, 상기 데이터선 및 드레인 전극을 덮으며 드레인 전극의 일부를 노출시키는 제3 접촉구를 가지는 제2 층간 절연막, 상기 제2 층간 절연막 위에 제3 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 포함하는 트랜지스터 표시판에 대한 것이며,
이러한 박막 트랜지스터 표시판은 절연 기판 위에 차단층을 형성하는 단계, 상기 차단층 위에 다공층을 형성하는 단계, 상기 다공층 위에 비정질 규소층을 형성하는 단계, 상기 비정질 규소층을 레이저로 결정화하여 다결정 규소층을 형성하는 단계, 상기 다결정 규소층을 사진 식각하여 다결정 규소층을 형성하는 단계, 다결정 규소층의 소정 영역에 도전형 불순물을 도핑하여 소스 영역, 드레인 영역 및 불순물이 도핑되지 않은 채널 영역을 형성하는 단계, 다결정 규소층 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 게이트 전극을 가지는 게이트선을 형성하는 단계, 게이트선을 덮으며 제1 및 제2 접촉구를 가지는 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막 위에 제1 접촉구를 통해 소스 영역과 연결되는 소스 전극을 가지는 데이터선과 제2 접촉구를 통해 드레인 영역과 연결되는 드레인 전극을 형성하는 단계, 데이터선 및 드레인 전극을 덮으며 제3 접촉구를 가지는 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막 위에 제3 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 순서에 의하여 제조된다.
한편, 유기 EL 디스플레이에서 사용되는 TFT로서 본 발명이 적용된 박막 트랜지스터 표시판은 절연 기판, 상기 기판 위에 형성되어 있는 차단층과 상기 차단층위에 형성되어 있는 다공층, 그리고 상기 다공층 위에 형성되어 있는 다결정 규소층, 상기 다결정 규소층 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 게이트선, 게이트선 위에 형성되어 있는 제1 층간 절연막, 제1 층간 절연막 위에 형성되어 있는 데이터선 및 드레인 전극, 데이터선 위에 형성되어 있는 제2 층간 절연막, 제2 층간 절연막 위에 형성되어 있는 화소전극을 포함하는 유기 EL용 박막 트랜지스터 표시판으로, 상기 화소 전극 위의 소정 영역에 유기 발광층을 형성하고, 상기 유기 발광층을 에워싸며 유기 발광층의 영역을 한정하는 격벽, 상기 유기 발광층과 격벽 위에 형성되는 공통 전극을 더 포함하는 유기 EL 디스플레이 장치도 포함할 수 있다.
그리고 상기 다결정 규소층은 제1 및 제2 트랜지스터부와 제2 트랜지스터부와 연결되어 있는 유지 전극부를 가지고, 게이트선 및 유지 전극부는 각각 제1 및 제2 트랜지스터와 중첩하는 제1 및 제2 게이트 전극 및 유지 전극부와 중첩하는 유지 전극을 포함하고, 데이터선은 데이터선 및 전원선, 데이터선 및 제1 트랜지스터부의 소스 영역과 연결되어 있는 제1 소스 전극, 제1 트랜지스터부의 드레인 영역 및 제2 게이트 전극과 연결되어 있는 제2 소스 전극, 제2 트랜지스터부의 드레인 영역과 연결되어 있는 제2 드레인 전극을 포함하며, 화소 전극은 제2 드레인 전극과 연결되어 있는 것이 바람직하다.
한편, 상기 유기 발광 표시 장치용 박막 트랜지스터 표시판은 절연기판 위에 차단층을 형성하는 단계, 상기 차단층 위에 다공층을 형성하는 단계, 상기 다공층 위에 비정질 규소층을 형성하는 단계, 상기 비정질 규소층을 레이저를 이용하여 이를 결정화하여 다결정 규소층을 형성하는 단계, 상기 다결정 규소층을 사진 식각하여 다결정 규소층을 형성하는 단계, 상기 다결정 규소층의 소정 영역에 도전형 불순물을 도핑하여 소스 영역, 드레인 영역 및 불순물이 도핑되지 않은 채널 영역을 형성하는 단계, 다결정 규소층 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 게이트선을 형성하는 단계, 게이트선 위에 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막 위에 소스 영역 및 드레인 영역과 각각 연결되는 소스 전극 및 드레인 전극을 가지는 데이터선을 형성하는 단계, 데이터선 위에 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막 위에 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 순서에 의하여 제조된다.
여기서 화소 전극 위에 격벽을 형성하는 단계, 격벽에 의하여 구획된 화소 전극 위의 소정영역에 유기 발광층을 형성하는 단계, 유기 발광층 위에 공통 전극을 형성하는 단계를 더 포함할 수 있으며, 상기 공통 전극과 접촉하는 보조 전극을 형성하는 단계를 더 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
우선 본 발명인 다공층을 이용하여 돌기를 제거하는 단계는 도 2a 내지 도 2c에 도시되어 있다. 도 2a 내지 도 2c를 살펴보면, 도 1a 내지 도 1c와 달리 기판(110)위의 차단층(111)위에 다공층(112)을 형성하고, 그 위에 비정질 규소층(7150)을 형성한 후 레이저를 조사하여 결정화한다.
레이저에 의하여 비정질 규소(7150)가 액체 상태로 된 후 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 결정화가 진행되면, 종래(도 1a 내지 도 1c 참조)와 달리 다공층(112)이 액체 상태의 비정질 규소(7150)를 흡수하면서 결정화가 이루어진다. 그로 인하여 다결정 규소층(7153)의 상부에 형성되던 돌기(7155)는 사라지고, 다공층(112)의 내부에 흡수되어 형성된 내부 돌기(113)가 형성된다.(도 2c 참고) 다공층(112)은 액체 상태의 비정질 규소가 다공층(112)과 접촉하고 있는 시간에 따라서 확산되는 양이 정해지는 재질을 사용하며, 재질 및 재질의 밀도는 결정화되는데 걸리는 시간에 따라서 정해진다.
도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV'선을 따라 잘라 도시한 단면도이다.
도 3 및 도 4에 도시한 바와 같이, 절연 기판(110)위에 산화 규소 또는 질화 규소로 이루어진 차단층(111)이 형성되어 있고, 차단층(111)위에 다공성 재질로 이루어진 다공층(112)이 형성되어 있으며, 상기 다공층(112)위에 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)이 포함된 다결정 규소층(150)이 형성되어 있다. 여기서, 차단층(111)은 절연 기판(110)과 다공층(112) 및 다결정 규소층(150)의 접착성을 향상시키며, 절연 기판(110) 내부에 존재하는 도전성 불순물이 다공층(112)을 통과하여 다결정 규소층(150)으로 확산하는 것을 방지하는 역할을 한다.
다결정 규소층(150)을 포함하는 기판(110) 위에는 게이트 절연막(140)이 형성되어 있다. 그리고 게이트 절연막(140) 위에는 일 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 그리고 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이에는 저농도 도핑 영역(152)이 형성되어 있다.
또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극 영역(157)이 된다. 게이트선(121)의 한쪽 끝부분에는 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 위에 제1 층간 절연막(601)이 형성되어 있다. 제1 층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(181, 182)를 포함하고 있다.
제1 층간 절연막(601) 위에 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(181)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분(173)은 박막 트랜지스터의 소스 전극으로 사용된다. 데이터선(171)의 한쪽 끝부분에는 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(182)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.
드레인 전극(175), 데이터선(171) 및 제1 층간 절연막(601) 위에 제2 층간 절연막(602)이 형성되어 있다. 제2 층간 절연막(602)은 드레인 전극(173)을 노출하는 제3 접촉구(183)를 가진다.
제2 층간 절연막(602) 위에는 제3 접촉구(183)를 통해 드레인 전극(175)과 연결되어 있는 화소 전극(190)이 형성되어 있다.
이러한 다결정 규소 박막 트랜지스터는 유리 따위로 이루어진 절연 기판 위에 절연 기판 내부에 존재하는 도전성 불순물이 다결정 규소층으로 확산하는 것을 방지하기 위한 차단층을 형성한 후, 상기 차단층 위에 다공성 재질의 다공층을 형성하며, 그 위에 비정질 규소층을 형성한 다음 비정질 규소에 결정화 공정을 진행하여 다결정 규소층을 형성한다.
상기와 같이 다공층을 형성한 후 그 위에 비정질 규소층을 형성하고 다결정화 함으로써 비정질 규소가 다결정 규소로 결정화되면서 팽창하는 부분이 다공층으로 흡수되어 다결정 규소층의 표면에 돌기가 발생되지 않는다. 따라서, 돌기를 제거하는 공정을 따로 둘 필요가 없고, 다결정 규소층 위에 돌기가 형성되지 않음으로써, 트랜지스터의 성능이 좋아진다.
상기와 같은 특징을 가지는 본 발명의 실시예를 제조하는 방법에 대해서 이하 살펴본다.
즉 도 3 및 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 5 내지 도 17과 도 3 및 도 4를 참고로 하여 상세히 설명한다.
도 5는 각각 도 3 및 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도이고, 도 6, 도 8, 도 12, 도 14 및 도 16은 각각 도 3 및 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고, 도 7은 도 6의 박막 트랜지스터 표시판을 VII-VII'선을 따라 잘라 도시한 단면도이고, 도 9는 도 8의 박막 트랜지스터 표시판을 IX-IX'선을 따라 잘라 도시한 단면도이고, 도 10은 도 8의 박막 트랜지스터 표시판을 IX-IX'선을 따라 잘라 도시한 단면도로서 도 9 다음 단계에서의 도면이고, 도 11은 도 8의 박막 트랜지스터 표시판을 IX-IX'선을 따라 잘라 도시한 단면도로서 도 10 다음 단계에서의 도면이고, 도 13은 도 12의 박막 트랜지스터 표시판을 XIII-XIII'선을 따라 잘라 도시한 단면도이고, 도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV'선을 따라 잘라 도시한 단면도이고, 도 17은 도 16의 박막 트랜지스터 표시판을 XVII-XVII'선을 따라 잘라 도시한 단면도이다.
먼저 도 5에 도시한 바와 같이, 절연 기판(110) 위에 차단층(111)을 형성한다. 차단층(111)은 진공 증착 챔버(도시하지 않음)내에서 PECVD 방법으로 SiH4 가스와 N2O 가스를 사용하여 형성한다.
N2O 가스를 사용함으로 인해서 N-1 이온으로 인하여 다결정 규소층이 도핑된 것과 같은 효과가 발생하게 되는 문제점이 있어서, 이러한 문제점을 제거하기 위하여 퍼징(purging)공정이나 진공 증착 챔버의 밖으로 로딩하여 공기 중에서 1분 이상 방치하는 등의 방법을 사용할 수 있다.
이어 차단층(111)위에 다공층(112)과 비정질 규소층을 증착한다. 이 후 비정질 규소층을 고상 결정화 공정을 통하여 결정화하고 다공층과 함께 패터닝하여 도 6 및 도 7에 도시된 바와 같은 다공층(112) 및 다결정 규소층(150)을 형성한다. 도 7에 자세히 도시된 바와 같이 비정질 규소가 레이저 열처리 후 결정화되는 과정에서 발생하는 돌기 부분이 다공층(112)으로 흡수되어 형성된 내부 돌기(113)의 모습을 볼 수 있다.
이러한 다공층(112)은 다공성 재질로 이루어져 비정질 규소가 레이저에 의하여 액체가 되었을 때 액화 규소가 확산되어 흡수될 수 있는 재질이어야 하며, 비정질 규소의 결정화시간, 즉 액체 상태에서 고체 상태로 변화하는 시간과 액체 상태의 비정질 규소가 다공층(112)으로 흡수되는 시간을 고려하여 재질 및 그 밀도를 정한다. 상기에서는 다공층(112)과 다결정 규소층(150)을 함께 식각 패터닝 하는 방식으로 기술하고 있으나, 실시예에 따라서 다공층(112)과 다결정 규소층(150)을 별도로 패터닝할 수도 있다.
도 8 및 도 9에 도시한 바와 같이, 다결정 규소층(150)위에 질화 규소 또는 산화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한 다음 게이트 절연막(140)위에 몰리브덴 텅스텐 등의 금속 물질을 증착하여 게이트 도전막(도시하지 않음)을 형성한다.
그리고 게이트 도전막을 사진 식각하여 다결정 규소층(150)과 일부분 중첩하는 게이트 전극(124)을 가지는 게이트선(121) 및 유지 전극(133)을 가지는 유지 전극선(131)을 형성한다.
그리고 도 10에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131)을 마스크로 하여 다결정 규소층(150)에 N형 또는 P형 도전형 불순물을 저농도로 주입하여 저농도 도핑 영역(152)을 형성한다.
도 11에 도시한 바와 같이, 다결정 규소층(150)을 덮도록 감광막을 형성한 후 패터닝하여 감광막 패턴(PR)을 형성한다. 여기서 감광막 패턴(PR)은 감광막 패턴의 가장자리가 게이트선(121) 측벽을 덮는 형태로 형성한다. 따라서 게이트선(121) 및 유지 전극선(131)과 인접한 다결정 규소층(150)의 소정 부분이 노출되지 않도록 한다. 노광량은 형성한 감광막의 두께에 따라 노광 시간 및 광의 세기 등으로 조정한다.
이후 감광막 패턴(PR)을 마스크로 하여 N형 또는 P형 도전형 불순물을 고농도로 도핑하여 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)을 형성한다. 채널 영역(154)은 게이트 전극(124) 아래에 위치한 다결정 규소층(150)으로 불순물이 도핑되지 않으며 소스 영역(153)과 드레인 영역(155)을 분리한다. 그리고 저농도 도핑 영역(152)은 감광막 패턴(PR)에 의해 보호된 다결정 규소층(150)의 소정 부분으로, 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이 및 유지 전극선(131, 133)과 인접한 부분으로 축소된다.
또한, 다결정 규소층(150)과 유지 전극선(131)의 길이 및 폭의 차이 때문에 유지 전극선(131) 바깥에 노출되는 다결정 규소층(150A)이 생길 수 있다. 이들 영역도 도핑되어 있으며 유지 전극 영역(157)에 인접하며 드레인 영역(155)과는 분리되어 있다.
이어 도 12 및 도 13에 도시한 바와 같이, 다결정 규소층(150)을 덮도록 기판 전면에 절연 물질을 적층하여 제1 층간 절연막(601)을 형성한다. 이후 사진 식각 방법으로 제1 층간 절연막(601)에 소스 영역(153)과 드레인 영역(155)을 노출하는 제1 접촉구(181) 및 제2 접촉구(182)를 형성한다.
도 14 및 도 15에 도시한 바와 같이, 제1 접촉구(181) 및 제2 접촉구(182)내부를 포함하여 제1 층간 절연막(601) 위에 데이터 도전막을 형성한 후 패터닝하여 데이터선(171)과 드레인 전극(175)을 형성한다. 데이터선(171)은 제1 접촉구(181)를 통해 소스 영역(153)과 연결하고, 드레인 전극(175)은 제2 접촉구(182)를 통해 드레인 영역(155)과 연결한다.
데이터선(171)은 알루미늄 네오디뮴(AIND)과 같은 알루미늄 함유 금속의 단일층이나 알루미늄 합금층과 크롬(Cr)이나 몰리브덴(Mo) 합금층 등으로 이루어지는 복수층의 도전 물질을 증착하여 데이터 도전막을 형성한 후 사진 식각하여 형성한다.
도 16 및 도 17에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175)을 포함하여 제1 층간 절연막(601) 위에 절연 물질을 적층하여 제2 층간 절연막(602)을 형성한다. 이후 제2 층간 절연막(602)에 사진 식각 방법으로 드레인 전극(175)을 노출하는 제3 접촉구(183)를 형성한다.
도 3 및 도 4에 도시한 바와 같이, 제3 접촉구(183) 내부를 포함하는 제2 층간 절연막(602) 위에 투명한 물질인 ITO(indium tin oxide), IZO(indium zinc oxide) 등을 증착한 후, 이를 패터닝하여 화소 전극(190)을 형성한다. 이 때, 게이트선(121) 또는 데이터선(171)의 한쪽 끝부분과 연결되는 접촉 보조 부재(도시하지 않음)를 함께 형성할 수 있다. 화소 전극(190)은 제3 접촉구(183)를 통해 드레인 전극(175)과 연결한다. 접촉 보조 부재는 제1 및 제2 층간 절연층(601, 602)에 걸쳐 형성되어 있는 접촉구(도시하지 않음)와 제1 및 제2 층간 절연층(601, 602)과 게이트 절연막(140)에 걸쳐 형성되어 있는 접촉구(도시하지 않음)를 통해 각각 데이터선(171) 및 게이트선(121)의 한쪽 끝부분과 연결한다.
이상에서 기술한 바와 같이 비정질 규소를 다결정 규소로 결정화하면서 발생하는 문제점을 다공층(112)을 이용하여 없앨 수 있다. 본 발명은 상술한 바와 같이 LCD상의 박막 트랜지스터 표시판뿐만 아니라 유기 EL 디스플레이에서도 적용이 가능하며, 이하 유기 EL에 적용된 본 발명의 실시예에 대하여 살펴보겠다.
도 18은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 19는 도 18의 XIX-XIX'선을 따라 자른 단면도이고, 도 20은 도 18의 XX-XX'선을 따라 자른 단면도이다.
도 18 내지 도 20에 도시한 바와 같이, 절연 기판(110) 위에 산화 규소 등으로 이루어진 차단층(111)이 형성되어 있고, 차단층(111)위에 다공성 재질로 이루어진 다공층(112)이 형성되며, 상기 다공층(112)위에 다결정 규소층(153a, 154a, 155a, 153b, 154b, 155b, 157)이 형성되어 있다.
다결정 규소층(153a, 154a, 155a, 153b, 154b, 155b, 157)은 제1 트랜지스터부(153a, 154a, 155a), 제2 트랜지스터부(153b, 154b, 155b) 및 유지 전극부(157)를 포함한다. 제1 트랜지스터부(153a, 154a, 155a)의 소스 영역(제1 소스 영역, 153a)과 드레인 영역(제1 드레인 영역, 155a)은 n형 불순물로 도핑되어 있고, 제2 트랜지스터부(153b, 154b, 155b)의 소스 영역(제2 소스 영역, 153b)과 드레인 영역(제2 드레인 영역, 155b)은 p형 불순물로 도핑되어 있다. 이 때, 구동 조건에 따라서는 제1 소스 영역(153a) 및 드레인 영역(155a)이 p형 불순물로 도핑되고 제2 소스 영역(153b) 및 드레인 영역(155b)이 n형 불순물로 도핑될 수도 있다.
다결정 규소층(153a, 154a, 155a, 153b, 154b, 155b, 157)위에는 산화 규소 또는 질화 규소로 이루어진 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)위에는 알루미늄, 크롬, 몰리브덴 또는 이들의 합금 등의 금속으로 이루어진 게이트선(121)과 제1 및 제2 게이트 전극(123a, 123b) 및 유지 전극(133)이 형성되어 있다.
제1 게이트 전극(123a)은 게이트선(121)의 가지 모양으로 형성되어 있고 제1 트랜지스터의 채널 영역(제1 채널 영역, 154a)과 중첩하고 있으며, 제2 게이트 전극(123b)은 게이트선(121)과는 분리되어 있고 제2 트랜지스터의 채널 영역(제2 채널 영역, 154b)과 중첩하고 있다. 유지 전극(133)은 제2 게이트 전극(123b)과 연결되어 있고, 다결정 규소층의 유지 전극부(157)와 중첩되어 있다.
게이트선(121)의 한쪽 끝부분에는 외부 구동 회로(도시하지 않음)로부터 전달되는 신호를 입력받기 위해서 게이트선(121)의 폭보다 넓게 형성할 수 있다.
게이트선(121)과 제1 및 제2 게이트 전극(123a, 123b) 및 유지 전극(133)의 위에는 층간 절연막(801)이 형성되어 있고, 층간 절연막(801) 위에는 데이터선(171a) 및 전원선(171b), 제1 및 제2 소스 전극(173a, 173b), 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있다.
제1 소스 전극(173a)은 데이터선(171a)의 분지로서 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(181)를 통하여 제1 소스 영역(153a)과 연결되어 있고, 제2 소스 전극(173b)은 전원선(171b)의 분지로서 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(184)를 통하여 제2 소스 영역(153b)과 연결되어 있다. 제1 드레인 전극(175a)은 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(182, 183)를 통하여 제1 드레인 영역(155a) 및 제2 게이트 전극(123b)과 접촉하여 이들을 연결하고 있고, 제2 드레인 전극(175b)은 게이트 절연막(140) 및 층간 절연막(801)을 관통하고 있는 접촉구(185)를 통하여 제2 드레인 영역(155b)과 연결되어 있다. 한편, 전원선(171b)은 유지 전극(133)과 중첩되어 있다.
그리고 데이터선(171a, 171b, 173a, 173b) 및 드레인 전극(175a, 175b) 위에는 제2 드레인 전극(175)을 노출하는 접촉구(186)를 가지는 층간 절연막(802)이 형성되어 있다.
층간 절연막(802) 위에는 접촉구(186)를 통해 제2 드레인 전극(175b)과 연결되어 있는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 알루미늄 등의 반사성이 우수한 물질로 형성하는 것이 바람직하다. 그러나, 필요에 따라서는 화소 전극(190)을 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 절연 물질로 형성할 수도 있다.
화소 전극(190) 위에는 유기 절연 물질로 이루어진 격벽(803)이 형성되어 있다. 격벽(803)은 화소 전극(190) 주변을 둘러싸서 유기 발광층(70)이 채워질 영역을 한정하고 있다.
격벽(803)은 검정색 안료를 포함하는 감광제를 노광 및 현상하여 형성함으로써 차광막의 역할을 겸하도록 하고, 동시에 형성 공정도 단순화할 수 있다. 격벽(802)에 둘러싸인 화소 전극(190) 위의 영역에는 유기 발광층(70)이 형성되어 있다. 유기 발광층(70)은 적색, 녹색, 청색 중 어느 하나의 빛을 내는 유기 물질로 이루어지며, 적색, 녹색 및 청색 유기 발광층(70)이 순서대로 반복적으로 배치되어 있다.
유기 발광층(70)과 격벽(803) 위에는 버퍼층(804)이 형성되어 있다. 버퍼층(804)은 필요에 따라서는 생략될 수 있다.
버퍼층(804) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다. 만약 화소 전극(190)이 ITO 또는 IZO 등의 투명한 도전 물질로 이루어지는 경우에는 공통 전극(270)은 알루미늄 등의 반사성이 좋은 금속으로 형성한다.
한편, 도시하지는 않았으나 공통 전극(270)의 전도성을 보완하기 위하여 저항이 낮은 금속으로 보조 전극을 형성할 수도 있다. 보조 전극은 공통 전극(270)과 버퍼층(804) 사이 또는 공통 전극(270) 위에 형성할 수 있으며, 유기 발광층(70)과는 중첩하지 않도록 격벽(803)을 따라 매트릭스 모양으로 형성하는 것이 바람직하다. 여기서, 전원선(171b)은 정전압 전원에 연결되어 있다.
이러한 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구동에 대하여 간단히 설명한다.
게이트선(121)에 온(on) 펄스가 인가되면 제1 트랜지스터가 온 되어 데이터선(171a)을 통하여 인가되는 화상 신호 전압이 제2 게이트 전극(123b)으로 전달된다. 제2 게이트 전극(123b)에 화상 신호 전압이 인가되면 제2 트랜지스터가 온 되어 전원선(171b)을 통하여 전달되는 전류가 화소 전극(190)과 유기 발광층(70)을 통하여 공통 전극(270)으로 흐르게 된다. 유기 발광층(70)은 전류가 흐르면 특정 파장대의 빛을 방출한다. 흐르는 전류의 양에 따라 유기 발광층(70)이 방출하는 빛의 양이 달라져 휘도가 변하게 된다. 이 때, 제2 트랜지스터가 전류를 흘릴 수 있는 양은 제1 트랜지스터를 통하여 전달되는 화상 신호 전압의 크기에 의하여 결정된다.
이상 설명한 유기 발광 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법을 도 21a 내지 도 25c 및 도 18 내지 도 20을 참조하여 상세히 설명한다.
도 21a, 도 22a, 도 23a, 도 24a, 도 25a는 도 18에 도시된 실시예에 따른 유기 발광 표시장치용 박막 트랜지스터 표시판을 제조하는 각 단계에서의 표시판의 배치도이고, 도 21b 및 도 21c는 각각 도 21a의 XXIb-XXIb'선 및 XXIc-XXIc'선을 따라 자른 단면도이고, 도 22b 및 도 22c는 각각 도 22a의 XXIIb-XXIIb'선 및 XXIIc-XXIIc'선을 따라 자른 단면도이고, 도 23b 및 도 23c는 각각 도 23a의 XXIIIb-XXIIIb'선 및 XXIIIc-XXIIIc'선을 따라 자른 단면도이고, 도 24b 및 도 24c는 각각 도 24a의 XXIVb-XXIVb'선 및 XXIVc-XXIVc'선을 따라 자른 단면도이고, 도 25b 및 도 25c는 각각 도 25a의 XXVb-XXVb'선 및 XXVc-XXVc'선을 따라 자른 단면도이다.
먼저 도 21a 내지 도 21c에 도시한 바와 같이, 절연 기판(110)위에 산화 규소 등을 증착하여 차단층(111)을 형성하고, 차단층(111) 위에 다공층(112)과 비정질 규소층(도시하지 않음)을 증착한다. 비정질 규소막의 증착은 LPCVD(low temperature chemical vapor deposition), PECVD(plasma enhanced chemical vapor deposition) 또는 스퍼터링(sputtering)으로 진행할 수 있다. 이 후 비정질 규소막을 고상 결정화 공정을 통하여 비정질 규소를 결정화한 후 다공층과 함께 식각 패터닝하여 도 21a, 도 21b 및 도 21c에 도시된 바와 같은 다공층(112) 및 다결정 규소로 이루어진 제1, 제2 트랜지스터부 및 유지 전극부(157)를 형성한다. 도 21b와 도 21c에 자세히 도시된 바와 같이 비정질 규소가 레이저 열처리 후 결정화되는 과정에서 발생하는 돌기 부분이 다공층(112)으로 흡수되어 형성된 내부 돌기(113)의 모습을 볼 수 있다.
이러한 다공층(112)은 다공성 재질로 이루어져 비정질 규소가 레이저에 의하여 액체가 되었을 때 액체가 확산되어 흡수될 수 있는 재질이어야 하며, 비정질 규소의 결정화시간, 즉 액체 상태에서 고체 상태로 변화하는 시간과 액체 상태의 비정질 규소가 다공층(112)으로 흡수되는 시간을 고려하여 재질의 밀도 및 재질을 선정한다. 상기에서는 다공층(112)과 제1, 제2 트랜지스터부 및 유지 전극부(157)를 함께 식각 패터닝하는 방식으로 기술하고 있으나, 실시예에 따라서 다공층(112)과 제1, 제2 트랜지스터부 및 유지 전극부(157)를 별도로 패터닝할 수도 있다.
다음, 도 22a 내지 도 22c에 도시한 바와 같이, 다결정 규소층(150a, 150b, 157) 위에 게이트 절연막(140)을 증착한다. 이어서, 금속을 증착하여 게이트용 금속막(120)을 형성한다. 이후 게이트용 금속막(120) 위에 감광막을 도포한 후 노광 및 현상하여 제1 감광막 패턴(PR1)을 형성한다.
다음으로 제1 감광막 패턴(PR1)을 마스크로 하여 게이트용 금속막(120)을 식각함으로써 제2 게이트 전극(123b)과 유지 전극(133)을 형성하고, 노출되어 있는 제2 트랜지스터부(150b) 다결정 규소층에 p형 불순물 이온을 주입하여 제2 소스 영역(153b)과 제2 드레인 영역(155b) 및 불순물이 도핑되지 않은 제2 채널영역(154b)을 형성한다. 이때, 제1 트랜지스터부(150a) 다결정 규소층은 제1 감광막 패턴(PR1) 및 게이트용 금속막(120)에 덮여 보호된다. 이때 유지 전극부(157)는 후에 형성되는 전원선(171b)과 중첩하는 부분으로 감광막에 의해 보호되므로 불순물이 도핑되지 않는다.
다음, 도 23a 내지 도 23c에 도시한 바와 같이, 제1 감광막 패턴(PR1)을 제거하고, 감광막을 새로 도포하고 노광 및 현상하여 제2 감광막 패턴(PR2)을 형성한다. 제2 감광막 패턴(PR2)을 마스크로 하여 게이트용 금속막(120)을 식각함으로써 제1 게이트 전극(123a) 및 게이트선(121)을 형성하고, 노출되어 있는 제1 트랜지스터부(150a) 다결정 규소층에 n형 불순물 이온을 주입하여 제1 소스 영역(153a)과 제1 드레인 영역(155a) 및 불순물이 도핑되지 않은 제1 채널 영역(154a)을 형성한다. 이 때, 제2 트랜지스터부(153b, 154b, 155b) 및 유지 전극부(157)는 제2 감광막 패턴(PR2)에 덮여 보호된다.
다음, 도 24a 내지 도 24c에 도시한 바와 같이, 게이트선(121, 123a, 123b, 133) 위에 층간 절연막(801)을 적층하고 사진 식각 공정으로 층간 절연층(801) 및 게이트 절연막(140)을 식각하여 제1 소스 영역(173a), 제1 드레인 영역(175a), 제2 소스 영역(173b) 및 제2 드레인 영역(175b)을 각각 노출시키는 접촉구(181, 182, 184, 185)와 층간 절연층(801)을 식각하여 제2 게이트 전극 (123b)의 한쪽 끝부분을 노출시키는 접촉구(183)를 형성한다.
다음, 데이터용 금속막을 적층하고 사진 식각 공정으로 데이터선(171a, 171b, 173a, 173b) 및 드레인 전극(175a, 175b)을 형성한다.
도 25a 내지 25c에 도시한 바와 같이, 데이터선(171a, 171b, 173a, 173b) 및 드레인 전극(175a, 175b) 위에 층간 절연막(802)을 형성한 후 사진 식각 공정으로 층간 절연막(802)을 식각하여 제2 드레인 전극(175b)을 노출하는 접촉구(186)를 형성한다.
이후 층간 절연막(802) 위에 알루미늄 등의 반사성이 우수한 금속을 증착한 후 사진 식각 공정으로 패터닝하여 접촉구(186)를 통해 제2 드레인 전극(175b)과 연결되는 화소 전극(190)을 형성한다.
다음, 도 18 내지 도 20에 도시한 바와 같이, 데이터선(171a, 171b, 173a, 173b) 및 드레인 전극(175a, 175b) 위에 검정색 안료를 포함하는 유기막을 도포하고 노광 및 현상하여 격벽(803)을 형성하고, 각 화소 영역에 유기 발광층(70)을 형성한다. 이때, 유기 발광층(70)은 다층 구조로 이루어지는 것이 보통이다. 유기 발광층(70)은 마스킹(masking) 후 증착하거나, 잉크젯 프린팅 등의 방법을 통하여 형성한다.
다음, 유기 발광층(70) 위에 전도성 유기물질을 도포하여 버퍼층(804)을 형성하고, 버퍼층(804) 위에 ITO 또는 IZO를 증착하여 공통 전극(270)을 형성한다.
이 때, 도시하지는 않았으나 공통 전극(270) 형성 전 또는 후에 알루미늄 등의 저저항 물질로 보조 전극을 형성할 수 있다. 또, 화소 전극(190)을 투명 도전 물질로 형성하는 경우에는 공통 전극(270)을 반사성이 우수한 금속을 사용하여 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상술한 바와 같이 본 발명에서는 기판 위에 형성되는 차단층과 그 위에 비정질 규소층을 열처리하여 형성되는 다결정 규소층 사이에 결정화되는 액체 규소를 서서히 흡수할 수 있는 다공층을 위치시켜 둠으로써 엑시머 레이저 어닐닝(eximer laser annealing) 방법 및 순차적 측면 고상 결정(sequential lateral solidification) 방법을 이용하여 다결정 규소층을 형성하여도 다결정 규소층의 표면에 돌기가 형성되지 않으므로 별도의 돌기를 제거하는 절차를 수행할 필요가 없을 뿐만 아니라 박막 트랜지스터 표시판의 성능을 향상시킨다.
도 1a 내지 도 1c는 종래의 비정질 규소를 다결정 규소로 결정화하는 단계를 도시한 도면이고,
도 2a 내지 도 2c는 본 발명에 의한 비정질 규소를 다결정 규소로 결정화하는 단계를 도시한 도면이고,
도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV'선을 따라 도시한 단면도이고,
도 5는 각각 도 3 및 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도이고,
도 6, 도 8, 도 12, 도 14 및 도 16은 각각 도 3 및 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고,
도 7은 도 6의 박막 트랜지스터 표시판을 VII-VII'선을 따라 잘라 도시한 단면도이고,
도 9는 도 8의 박막 트랜지스터 표시판을 IX-IX'선을 따라 잘라 도시한 단면도이고,
도 10은 도 8의 박막 트랜지스터 표시판을 IX-IX'선을 따라 잘라 도시한 단면도로서 도 9 다음 단계에서의 도면이고,
도 11은 도 8의 박막 트랜지스터 표시판을 IX-IX'선을 따라 잘라 도시한 단면도로서 도 10 다음 단계에서의 도면이고,
도 13은 도 12의 박막 트랜지스터 표시판을 XIII-XIII'선을 따라 잘라 도시한 단면도이고,
도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV'선을 따라 잘라 도시한 단면도이고,
도 17은 도 16의 박막 트랜지스터 표시판을 XVII-XVII'선을 따라 잘라 도시한 단면도이고,
도 18은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 19는 도 18의 XIX-XIX'선을 따라 자른 단면도이고,
도 20은 도 18의 XX-XX'선을 따라 자른 단면도이고,
도 21a, 도 22a, 도 23a, 도 24a, 도 25a는 도 18에 도시된 실시예에 따른 유기 발광 표시장치용 박막 트랜지스터 표시판을 제조하는 각 단계에서의 표시판의 배치도이고,
도 21b 및 도 21c는 각각 도 21a의 XXIb-XXIb'선 및 XXIc-XXIc'선을 따라 자른 단면도이고,
도 22b 및 도 22c는 각각 도 22a의 XXIIb-XXIIb'선 및 XXIIc-XXIIc'선을 따라 자른 단면도이고,
도 23b 및 도 23c는 각각 도 23a의 XXIIIb-XXIIIb'선 및 XXIIIc-XXIIIc'선을 따라 자른 단면도이고,
도 24b 및 도 24c는 각각 도 24a의 XXIVb-XXIVb'선 및 XXIVc-XXIVc'선을 따라 자른 단면도이고,
도 25b 및 도 25c는 각각 도 25a의 XXVb-XXVb'선 및 XXVc-XXVc'선을 따라 자른 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110: 기판 111: 차단층
112: 다공층 121, 123a, 123b: 게이트선
124: 게이트 전극 131: 유지 전극선
133: 유지 전극 140: 게이트 절연막
150, 150a, 150b: 다결정 규소층
153: 소스 영역 155: 드레인 영역
157: 유지 전극 영역 171, 171a: 데이터선
171b: 전원선
173, 173a, 173b: 소스 전극
175, 175a, 175b: 드레인 전극
181, 182, 183, 184, 185, 186: 접촉구
190: 화소 전극 601, 602: 층간 절연막
70: 유기 발광층
700: 마스크 7150: 비정질 규소층
7151: 액화된 비정질 규소층
7153: 결정화된 다결정 규소층
7155: 돌기 113: 다공층 내부 돌기

Claims (15)

  1. 절연 기판,
    상기 기판 위에 형성되어 있는 차단층,
    상기 차단층위에 형성되어 있는 다공층,
    상기 다공층 위에 형성되어 있는 다결정 규소층,
    상기 다결정 규소층을 덮고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 게이트선,
    상기 게이트선을 덮고 있는 제1 층간 절연막,
    상기 제1 층간 절연막에 형성되며 상기 다결정 규소층에 도핑되어 형성된 소스 영역과 드레인 영역의 일부를 각각 노출시키는 제1 접촉구와 제2 접촉구,
    상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 소스 전극을 포함하는 데이터선,
    상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극,
    상기 데이터선 및 드레인 전극을 덮으며 드레인 전극의 일부를 노출시키는 제3 접촉구를 가지는 제2 층간 절연막,
    상기 제2 층간 절연막 위에 제3 접촉구를 통하여 드레인 전극과 연결되는 화소 전극
    을 포함하는 다결정 규소를 이용한 박막 트랜지스터 표시판
  2. 절연 기판 위에 차단층을 형성하는 단계,
    상기 차단층 위에 다공층을 형성하는 단계,
    상기 다공층 위에 비정질 규소막을 형성하는 단계,
    상기 비정질 규소막에 결정화 공정을 진행하여 다결정 규소막을 형성하는 단계,
    상기 다결정 규소막을 사진 식각하여 다결정 규소층을 형성하는 단계,
    상기 다결정 규소층의 소정 영역에 도전형 불순물을 도핑하여 소스 영역, 드레인 영역을 형성하는 단계,
    상기 다결정 규소층 위에 게이트 절연막을 차례로 형성하는 단계,
    상기 게이트 절연막 위에 게이트 전극을 가지는 게이트선을 형성하는 단계,
    상기 게이트선을 덮으며 제1 및 제2 접촉구를 가지는 제1 층간 절연막을 형성하는 단계,
    상기 제1 층간 절연막 위에 상기 제1 접촉구를 통해 상기 소스 영역과 연결되는 소스 전극을 가지는 데이터선과 상기 제2 접촉구를 통해 상기 드레인 영역과 연결되는 드레인 전극을 형성하는 단계,
    상기 데이터선 및 드레인 전극을 덮으며 제3 접촉구를 가지는 제2 층간 절연막을 형성하는 단계,
    상기 제2 층간 절연막 위에 상기 제3 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 다결정 규소를 이용한 박막 트랜지스터 표시판의 제조 방법.
  3. 제2항에서,
    상기 다결정 규소막을 사진 식각하여 다결정 규소층을 형성하는 단계는 상기 다공층을 상기 다결정 규소막의 패턴에 따라서 사진 식각하는 단계를 포함하는 것을 특징으로 하는 다결정 규소를 이용한 박막 트랜지스터 표시판의 제조 방법.
  4. 절연 기판,
    상기 기판 위에 형성되어 있는 차단층,
    상기 차단층위에 형성되어 있는 다공층,
    상기 다공층 위에 형성되어 있는 다결정 규소층,
    상기 다결정 규소층을 덮고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 게이트선,
    상기 게이트선 위에 형성되어 있는 제1 층간 절연막,
    상기 제1 층간 절연막 위에 형성되어 있는 데이터선 및 전원선,
    상기 데이터선 위에 형성되어 있는 제2 층간 절연막,
    상기 제2 층간 절연막 위에 형성되어 있는 화소 전극을
    포함하는 다결정 규소를 이용한 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 화소 전극 위의 소정 영역에 형성되어 있는 유기 발광층,
    상기 유기 발광층을 에워싸며 상기 유기 발광층의 영역을 한정하고 있는 격벽,
    상기 유기 발광층과 상기 격벽 위에 형성되어 있는 공통 전극을 더 포함하는 다결정 규소를 이용한 박막 트랜지스터 표시판.
  6. 제4항 또는 제5항에서,
    상기 다결정 규소층은 제1 및 제2 트랜지스터부와 제2 트랜지스터부와 연결되어 있는 유지 전극부를 가지며,
    상기 게이트선 및 유지 전극부는 각각 상기 제1 및 제2 트랜지스터부와 중첩하는 제1 및 제2 게이트 전극 및 상기 유지 전극부와 중첩하는 유지 전극을 포함하고,
    상기 데이터선은 상기 제1 트랜지스터부의 소스 영역과 연결되어 있는 제1 소스 전극을 포함하고,
    상기 전원선은 상기 제2 트랜지스터부의 소스 영역과 연결되어 있는 제2 소스 전극을 포함하며,
    상기 제1 트랜지스터부의 드레인 영역 및 상기 제2 게이트 전극과 연결되어 있는 제1 드레인 전극 및 상기 제2 트랜지스터부의 드레인 영역과 연결되어 있는 제2 드레인 전극을 더 포함하며,
    상기 화소 전극은 상기 제2 드레인 전극과 연결되어 있는 다결정 규소를 이용한 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 유기 발광층과 상기 공통 전극 사이에 형성되어 있는 버퍼층을 더 포함하는 것을 특징으로 하는 다결정 규소를 이용한 박막 트랜지스터 표시판.
  8. 절연 기판 위에 차단층을 형성하는 단계,
    상기 차단층 위에 다공층을 형성하는 단계,
    상기 다공층 위에 비정질 규소막을 형성하는 단계,
    상기 비정질 규소막에 결정화 공정을 진행하여 다결정 규소막을 형성하는 단계,
    상기 다결정 규소막을 사진 식각하여 다결정 규소층을 형성하는 단계,
    상기 다결정 규소층의 소정 영역에 도전형 불순물을 도핑하여 소스 영역, 드레인 영역 및 불순물이 도핑되지 않은 채널 영역을 형성하는 단계,
    상기 다결정 규소층 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 제1 층간 절연막을 형성하는 단계,
    상기 제1 층간 절연막 위에 상기 소스 영역 및 드레인 영역과 각각 연결되는 소스 전극 및 드레인 전극을 가지는 데이터선을 형성하는 단계,
    상기 데이터선 위에 제2 층간 절연막을 형성하는 단계,
    상기 제2 층간 절연막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 다결정 규소를 이용한 박막 트랜지스터 표시판의 제조 방법.
  9. 제8항에서,
    상기 화소 전극 위에 격벽을 형성하는 단계,
    상기 격벽에 의하여 구획된 상기 화소 전극 위의 소정 영역에 유기 발광층을 형성하는 단계,
    상기 유기 발광층 위에 공통 전극을 형성하는 단계를 더 포함하는 다결정 규소를 이용한 박막 트랜지스터 표시판의 제조 방법.
  10. 제9항에서,
    상기 공통 전극과 접촉하는 보조 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 다결정 규소를 이용한 박막 트랜지스터 표시판의 제조 방법.
  11. 제1항 또는 제4항에서,
    상기 다공층은 비정질 규소를 레이저로 결정화하는 과정에서 레이저로 액화된 규소가 결정화되면서 다공층으로 확산 흡수될 수 있는 재질 또는 재질의 밀도를 가지는 것을 특징으로 하는 다결정 규소를 이용한 박막 트랜지스터 표시판
  12. 제11항에서,
    상기 레이저로 결정화하는 방법은 엑시머 레이저 어닐닝(eximer laser annealing) 방법 또는 순차적 측면 고상 결정(sequential lateral solidification) 방법인 것을 특징으로 하는 다결정 규소를 이용한 박막 트랜지스터 표시판
  13. 제2항 또는 제8항에서,
    상기 다공층은 비정질 규소를 레이저로 결정화하는 과정에서 레이저로 액화된 규소가 결정화되면서 다공층으로 확산 흡수될 수 있는 재질 또는 재질의 밀도를 가지는 것을 특징으로 하는 다결정 규소를 이용한 박막 트랜지스터 표시판의 제조 방법
  14. 제13항에서,
    상기 레이저로 결정화하는 방법은 엑시머 레이저 어닐닝(eximer laser annealing) 방법 또는 순차적 측면 고상 결정(sequential lateral solidification) 방법인 것을 특징으로 하는 다결정 규소를 이용한 박막 트랜지스터 표시판의 제조 방법
  15. 절연 기판,
    상기 기판 위에 형성되어 있는 차단층,
    상기 차단층위에 형성되어 있는 다공층,
    상기 다공층 위에 형성되어 있는 다결정 규소층,
    상기 다결정 규소층과 절연되어 있으며 소정 부분 중첩하는 게이트 전극,
    상기 다결정 규소층의 상기 게이트 전극과 중첩하는 부분 양쪽의 일부와 각각 접촉하고 있는 소스 전극 및 드레인 전극
    을 포함하는 다결정 규소를 이용한 박막 트랜지스터 표시판
KR1020040041837A 2004-06-08 2004-06-08 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그 제조방법 KR20050116691A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040041837A KR20050116691A (ko) 2004-06-08 2004-06-08 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040041837A KR20050116691A (ko) 2004-06-08 2004-06-08 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20050116691A true KR20050116691A (ko) 2005-12-13

Family

ID=37290275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040041837A KR20050116691A (ko) 2004-06-08 2004-06-08 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20050116691A (ko)

Similar Documents

Publication Publication Date Title
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
JP4462565B2 (ja) 液晶表示装置用アレイ基板及びその製造方法並びに多結晶シリコン薄膜トランジスタ
US7361535B2 (en) Liquid crystal display device having polycrystalline TFT and fabricating method thereof
US9006059B2 (en) CMOS transistor and method for fabricating the same
KR20100051484A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR100997971B1 (ko) 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
KR100878240B1 (ko) 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법
WO2018214732A1 (zh) 阵列基板及其制备方法、显示装置
US7508037B2 (en) Polycrystalline silicon liquid crystal display device and fabrication method thereof
JPH01241862A (ja) 表示装置の製造方法
KR20000032041A (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
KR100343307B1 (ko) 박막 트랜지스터의 제조방법
KR100585873B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
JP2006209130A (ja) 薄膜トランジスタ表示板、該表示板を有する液晶表示装置及びその製造方法
KR101157915B1 (ko) 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판
KR101588448B1 (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR20050116691A (ko) 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR100840323B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법
KR20070109195A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060002397A (ko) 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101258080B1 (ko) 액정표시소자 및 그 제조방법
KR100878272B1 (ko) 다결정 규소 박막 트랜지스터의 제조 방법
KR20030096674A (ko) 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR20050088588A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060133711A (ko) 액정 표시 장치용 박막 트랜지스터 기판 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination