CN101414638A - 显示装置和显示装置的制造方法 - Google Patents

显示装置和显示装置的制造方法 Download PDF

Info

Publication number
CN101414638A
CN101414638A CNA2008101499098A CN200810149909A CN101414638A CN 101414638 A CN101414638 A CN 101414638A CN A2008101499098 A CNA2008101499098 A CN A2008101499098A CN 200810149909 A CN200810149909 A CN 200810149909A CN 101414638 A CN101414638 A CN 101414638A
Authority
CN
China
Prior art keywords
mentioned
amorphous silicon
silicon layer
display unit
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101499098A
Other languages
English (en)
Other versions
CN101414638B (zh
Inventor
三宅秀和
海东拓生
栗谷川武
宫泽敏夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Panasonic Intellectual Property Corp of America
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Publication of CN101414638A publication Critical patent/CN101414638A/zh
Application granted granted Critical
Publication of CN101414638B publication Critical patent/CN101414638B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种显示装置及显示装置的制造方法，该显示装置具有用极简单的结构、仅进一步增加一些工序数就实现了降低截止电流的多晶硅薄膜晶体管。该显示装置具有绝缘基板、和形成在上述绝缘基板上的薄膜晶体管，上述薄膜晶体管的半导体层具有多晶硅层、形成在上述多晶硅层上层的第一非晶硅层、形成在上述第一非晶硅层上层的第二非晶硅层。

Description

显示装置和显示装置的制造方法
技术领域
本发明涉及显示装置，尤其涉及具有薄膜晶体管的显示装置。
背景技术
这种显示装置在其显示部具有矩阵状配置的多个像素，通过经栅极信号线供给的扫描信号使其各像素具有的薄膜晶体管导通来依次选择其各像素列，与该选择定时相应地经漏极信号线向该像素列的各像素供给图像信号，其中该漏极信号线与其他像素列相对的像素共用连接。
有时在由上述各像素的集合体构成的显示区域的周边形成有用于驱动显示装置的驱动电路，该驱动电路也具有薄膜晶体管。
作为上述薄膜晶体管，以往使用由非晶硅形成半导体层的薄膜晶体管。从移动度高度方面考虑，也使用由多晶硅形成半导体层的薄膜晶体管。尤其在驱动电路中，使用多晶硅薄膜晶体管。
这些薄膜晶体管例如包括：与上述栅极信号线连接的栅电极、隔着绝缘膜跨过上述栅电极形成的半导体层、与上述漏极信号线连接且形成在上述半导体层上的漏电极、与上述像素电极连接且与上述漏电极相对地形成在上述半导体层上的源电极。
上述漏电极与源电极之间的半导体层起到沟道区域的作用，相应于对上述栅电极的施加电压，经上述沟道区域在上述漏电极与源电极之间流过电流。
上述薄膜晶体管通常在上述沟道区域与漏电极之间以及上述沟道区域与源电极之间分别设有电场缓和区域。该电场缓和区域用由较高电阻构成的半导体层构成，利用该电场缓和区域，避免在上述沟道区域与漏电极之间以及上述沟道区域与源电极之间产生电场集中，由此谋求缓和截止电流。
公知这样的电场缓和区域的构造如下：平面地配置在半导体层的沟道区域与漏极区域之间及沟道区域与源极区域之间，并且，与漏电极和源电极重叠地垂直配置。后者的构造例如由下述专利文献1所详细公开。
专利文献1：日本特开2001-102584号公报
在底栅构造多晶硅薄膜晶体管中，为了缓和漏极端的电场而应用LDD构造。若应用LDD构造，则需要光掩模、杂质注入工序，这会导致生产率变差。而且，由于LDD构造需要面积，因此存在开口率变低等缺点。因此，在上述专利文献1中，不是在平面而是在垂直方向形成电场缓和区域。具体而言，半导体层起到电场缓和的作用。在半导体层较薄时，沿纵向增加n-层来进行电场缓和。
但是，在垂直形成电场缓和区域时，需要形成与起到沟道区域作用的半导体层不同的、起到电场缓和区域作用的半导体层。因此，具有结构变得复杂、从而导致增大制造工时这样的问题。仅靠由半导体层来缓和垂直方向的电场，降低截止电流的效果并不充分。
发明内容
本发明的目的在于提供一种具有用极简单的结构、仅进一步增加一些工序数就实现了降低截止电流的多晶硅薄膜晶体管的显示装置。
简要说明本申请公开的发明中的代表性技术方案如下。
(1)一种显示装置，具有绝缘基板和形成在上述绝缘基板上的薄膜晶体管，其中，上述薄膜晶体管的半导体层具有多晶硅层、形成在上述多晶硅层上层的第一非晶硅层、形成在上述第一非晶硅层上层的第二非晶硅层。
(2)一种显示装置，具有绝缘基板和形成在上述绝缘基板上的多个薄膜晶体管，其中，上述绝缘基板具有像素区域和包围上述像素区域的周边区域，上述多个薄膜晶体管具有多个第一薄膜晶体管和多个第二薄膜晶体管，上述多个第一薄膜晶体管形成在上述像素区域，上述多个第二薄膜晶体管形成在上述周边区域，上述多个第一薄膜晶体管的半导体层具有第一非晶硅层、和形成在上述第一非晶硅层上层的第二非晶硅层，上述多个第二薄膜晶体管的半导体层具有多晶硅层，在上述多晶硅层的上层形成有上述第一非晶硅层和上述第二非晶硅层。
(3)在(1)或(2)中，上述第一非晶硅层和上述第二非晶硅层的氢浓度不同。
(4)在(1)～(3)任一项中，上述第二非晶硅层的氢浓度小于上述第一非晶硅层的氢浓度。
(5)在(1)～(4)任一项中，上述第一非晶硅层的层厚是10nm～100nm。
(6)在(1)～(5)任一项中，上述第二非晶硅层的层厚是50nm～100nm。
(7)一种显示装置的制造方法，该显示装置具有绝缘基板、和形成在上述绝缘基板上的薄膜晶体管，上述薄膜晶体管具有半导体层，该显示装置的制造方法包括如下工序：第一工序，对非晶硅层，进行成膜进行了脱氢处理之后，对上述非晶硅层照射激光来使其结晶化而形成多晶硅层；第二工序，在上述多晶硅层的上层形成第一非晶硅层；第三工序，在上述第一非晶硅层的上层形成第二非晶硅层。
简要说明本申请公开的发明中的代表性技术方案所得到的效果如下。
能够形成用极简单的结构、仅进一步增加一些工序数就实现了降低截止电流的多晶硅薄膜晶体管。
不会有损非晶硅薄膜晶体管的特性，就可降低多晶硅薄膜晶体管的截止电流。可以在同一基板上同时形成具有优良特性的非晶硅薄膜晶体管和多晶硅薄膜晶体管。
因此，可以以低成本制造将非晶硅薄膜晶体管应用于像素用晶体管、将多晶硅薄膜晶体管应用于周边部驱动电路部分的显示装置。
附图说明
图1是表示本发明的显示装置中的形成了薄膜晶体管的绝缘基板的图。
图2是表示以往的多晶硅薄膜晶体管的截面构造的图。
图3是表示本发明的多晶硅薄膜晶体管的截面构造的图。
图4是表示本发明的形成在显示区域的非晶硅薄膜晶体管的截面构造的图。
图5是表示以往构造与本发明的多晶硅薄膜晶体管的动态特性的比较的图。
图6是表示以往构造与本发明的非晶硅薄膜晶体管的动态特性的比较的图。
图7A、7B是表示本发明的多晶硅薄膜晶体管和非晶硅薄膜晶体管的制造工艺的图。
图8A、8B是接着图7表示本发明的多晶硅薄膜晶体管和非晶硅薄膜晶体管的制造工艺的图。
图9A、9B是接着图8表示本发明的多晶硅薄膜晶体管和非晶硅薄膜晶体管的制造工艺的图。
图10A、10B是接着图9表示本发明的多晶硅薄膜晶体管和非晶硅薄膜晶体管的制造工艺的图。
图11A、11B是接着图10表示本发明的多晶硅薄膜晶体管和非晶硅薄膜晶体管的制造工艺的图。
具体实施方式
以下，参照附图详细说明本发明的显示装置。
在用于说明实施例的所有附图中，对具有相同功能的部件标注相同的附图标记，省略其详细说明。
图1是表示构成本发明显示装置的、形成有薄膜晶体管的绝缘基板的图。绝缘基板1由例如将玻璃用作材料的玻璃基板构成。
绝缘基板1上形成有显示区域101。在显示区域形成有多个像素。在显示区域外侧的周边区域形成有RGB切换开关102、移位寄存器103等的驱动电路。这些驱动电路内置于绝缘基板1上。
显示区域101的像素使用非晶硅薄膜晶体管，周边区域的驱动电路使用多晶硅薄膜晶体管。即，在同一绝缘基板1上同时形成非晶硅薄膜晶体管和多晶硅薄膜晶体管。
图2是表示在同一基板上同时形成非晶硅薄膜晶体管和多晶硅薄膜晶体管时的、以往的多晶硅薄膜晶体管的截面构造的图。在作为绝缘基板的玻璃基板201上形成栅电极202，在其上层形成栅极绝缘膜203。进而，在栅极绝缘膜203上层形成多晶硅层204和非晶硅层205作为沟道层。206是n+非晶硅层，207是源电极·漏电极。
图3表示本发明的多晶硅薄膜晶体管的截面构造的图。与图2相比不同之处在于，沟道层是多晶硅层204、第一非晶硅层301、第二非晶硅层302这三层构造。第一非晶硅层301和第二非晶硅层302由氢化非晶硅形成。对于氢化非晶硅的氢浓度，第二非晶硅层302的氢浓度小于第一非晶硅层301的氢浓度。
图4表示本发明的非晶硅薄膜晶体管的截面构造的图。在未图示的以往的非晶硅薄膜晶体管中，作为沟道层的非晶硅层是1层。与此不同，如图4所示，在本发明的非晶硅薄膜晶体管中，沟道层是第一非晶硅层301、第二非晶硅层302这两层构造。这是由于在同一基板上同时形成图3所示的多晶硅薄膜晶体管和非晶硅薄膜晶体管。
图5表示以往构造与本发明的多晶硅薄膜晶体管的动态特性的比较。横轴是栅极电压Vg(V)，纵轴是漏极电流Id(A)。
在图5中，(A)曲线是以往构造的特性，(B)曲线是本发明的特性。在以往构造中，截止电流不会降低到零，会流过10nA以上的电流，与此相对，本发明中，可将截止电流降低到10pA以下。这是由于减小后沟道侧的非晶硅层(第二非晶硅层302)的氢浓度而使其具有难以流过电流的性质。
图6表示以往构造与本发明的非晶硅薄膜晶体管的动态特性的比较。横轴是栅极电压Vg(V)，纵轴是漏极电流Id(A)。
在图6中，(A)曲线是以往构造的特性，(B)曲线是本发明的特性。如图6所示，在非晶硅薄膜晶体管中也可降低截止电流。
图7A～图11B表示本发明的多晶硅薄膜晶体管和非晶硅薄膜晶体管的制造工艺。
在图7A～图11B中，A表示形成在周边区域的多晶硅薄膜晶体管的制造工艺，B表示形成在显示区域的非晶硅薄膜晶体管的制造工艺。
如图7A、7B所示，在玻璃基板201上通过溅镀形成Mo等高熔点金属或其合金的膜，厚度为50～150nm左右。接着，通过光刻、蚀刻对成膜后的膜形成图案，加工成栅电极202。其后，将由SiO或SiN等形成的绝缘膜成膜为100～300nm左右的厚度，做成栅极绝缘膜203。
然后，在栅极绝缘膜203上使用CVD形成50～300nm左右厚度的非晶硅膜701，形成半导体层。进而，进行了脱氢处理后，通过脉冲或连续振荡激光702等使非晶硅结晶化，形成多晶硅层204。此时，在图7B所示的显示区域的薄膜晶体管中，未进行结晶，但也可以使其结晶。
接着，如图8A、8B所示，通过光刻、蚀刻仅将周边区域的多晶硅层204加工成岛状，通过蚀刻除去显示区域的多晶硅层。
接着，如图9A、9B所示，使用CVD分别形成10～100nm左右厚度的第一非晶硅层301、50～100nm左右厚度的第二非晶硅层302、10～50nm左右厚度的n+非晶硅层206，并通过光刻、蚀刻加工成岛状。此时，第二非晶硅层302的氢浓度小于第一非晶硅层301的氢浓度。
接着，如图10A、10B所示，为了形成源电极、漏电极，通过溅镀形成Al等金属或其合金的膜，厚度为300～500nm左右。此时，为了防止Al膜扩散、减少连接电阻，可以将Ti或Mo等高熔点金属或其合金作为屏蔽金属层，形成在Al层的上下。该屏蔽金属层的厚度可以是30～100nm左右。其后，通过光刻、蚀刻形成源电极·漏电极207。此外，为了形成半导体层的沟道，此时也对n+非晶硅层206进行蚀刻。此外，也对第二非晶硅层302的一部分进行蚀刻。
接着，如图11A、11B所示，作为保护绝缘膜1101，通过CVD形成例如SiN的膜，厚度为100～200nm左右。接着，涂敷平坦化有机膜1102。该平坦化有机膜1102使用感光性树脂，能够通过光刻来形成连接孔。将其作为掩模在保护绝缘膜1101上形成连接孔后，通过溅镀形成作为像素电极1103的透明导电膜、例如ITO，厚度为30～100nm左右。
通过以上的制造工艺，能够同时在同一基板上形成降低了截止电流的具有优良特性的多晶硅薄膜晶体管和非晶硅薄膜晶体管。
因此，可以以低成本制造将非晶硅薄膜晶体管应用于像素用晶体管、将多晶硅薄膜晶体管应用于周边部驱动电路部分的显示装置。
以上，基于上述实施例具体说明了本发明人作出的发明，但本发明不限于上述实施例，在不脱离其要旨的范围内，当然可以进行各种变更。

Claims (11)

1.一种显示装置，具有绝缘基板和形成在上述绝缘基板上的薄膜晶体管，其特征在于：
上述薄膜晶体管的半导体层具有多晶硅层、形成在上述多晶硅层上层的第一非晶硅层、形成在上述第一非晶硅层的上层的第二非晶硅层。
2.一种显示装置，具有绝缘基板和形成在上述绝缘基板上的多个薄膜晶体管，其特征在于：
上述绝缘基板具有像素区域和包围上述像素区域的周边区域，
上述多个薄膜晶体管具有多个第一薄膜晶体管和多个第二薄膜晶体管，
上述多个第一薄膜晶体管形成在上述像素区域，
上述多个第二薄膜晶体管形成在上述周边区域，
上述多个第一薄膜晶体管的半导体层具有第一非晶硅层和形成在上述第一非晶硅层的上层的第二非晶硅层，
上述多个第二薄膜晶体管的半导体层具有多晶硅层，并在上述多晶硅层的上层形成有上述第一非晶硅层和上述第二非晶硅层。
3.根据权利要求1所述的显示装置，其特征在于：
上述第一非晶硅层和上述第二非晶硅层的氢浓度不同。
4.根据权利要求2所述的显示装置，其特征在于：
上述第一非晶硅层和上述第二非晶硅层的氢浓度不同。
5.根据权利要求1所述的显示装置，其特征在于：
上述第二非晶硅层的氢浓度小于上述第一非晶硅层的氢浓度。
6.根据权利要求2所述的显示装置，其特征在于：
上述第二非晶硅层的氢浓度小于上述第一非晶硅层的氢浓度。
7.根据权利要求1所述的显示装置，其特征在于：
上述第一非晶硅层的层厚是10nm～100nm。
8.根据权利要求1所述的显示装置，其特征在于：
上述第二非晶硅层的层厚是50nm～100nm。
9.一种显示装置的制造方法，该显示装置具有绝缘基板和形成在上述绝缘基板上的薄膜晶体管，
上述显示装置的制造方法的特征在于：
上述薄膜晶体管具有半导体层，
该显示装置的制造方法包括如下工序：
第一工序，对非晶硅层进行成膜，且在进行了脱氢处理之后，对上述非晶硅层照射激光来使其结晶化而形成多晶硅层；
第二工序，在上述多晶硅层的上层形成第一非晶硅层；以及
第三工序，在上述第一非晶硅层的上层形成第二非晶硅层。
10.根据权利要求9所述的显示装置的制造方法，其特征在于：
上述第一非晶硅层和上述第二非晶硅层的氢浓度不同。
11.根据权利要求9所述的显示装置的制造方法，其特征在于：
上述第二非晶硅层的氢浓度小于上述第一非晶硅层的氢浓度。
CN2008101499098A 2007-10-15 2008-10-15 显示装置和显示装置的制造方法 Active CN101414638B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-267349 2007-10-15
JP2007267349A JP2009099636A (ja) 2007-10-15 2007-10-15 表示装置および表示装置の製造方法
JP2007267349 2007-10-15

Publications (2)

Publication Number Publication Date
CN101414638A true CN101414638A (zh) 2009-04-22
CN101414638B CN101414638B (zh) 2010-12-01

Family

ID=40533301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101499098A Active CN101414638B (zh) 2007-10-15 2008-10-15 显示装置和显示装置的制造方法

Country Status (3)

Country Link
US (1) US20090095957A1 (zh)
JP (1) JP2009099636A (zh)
CN (1) CN101414638B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456739A (zh) * 2013-08-16 2013-12-18 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN106711155A (zh) * 2017-01-16 2017-05-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN108028030A (zh) * 2015-09-10 2018-05-11 堺显示器制品株式会社 显示装置和显示装置的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101246789B1 (ko) 2009-07-23 2013-03-26 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101097316B1 (ko) * 2009-10-12 2011-12-23 삼성모바일디스플레이주식회사 유기 발광 소자
KR20110039810A (ko) * 2009-10-12 2011-04-20 삼성모바일디스플레이주식회사 유기 발광 소자
KR101751712B1 (ko) * 2009-10-30 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
WO2013021416A1 (ja) * 2011-08-09 2013-02-14 パナソニック株式会社 薄膜半導体装置及び薄膜半導体装置の製造方法
US10038098B2 (en) * 2014-11-07 2018-07-31 Sakai Display Products Corporation Method for manufacturing thin film transistor, thin film transistor and display panel
US10243003B2 (en) * 2015-03-27 2019-03-26 Sakai Display Products Corporation Thin film transistor and display panel
CN105845737B (zh) 2016-05-17 2019-07-02 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
JP7341052B2 (ja) * 2019-12-26 2023-09-08 東京エレクトロン株式会社 膜形成方法及び膜形成装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
JP2814319B2 (ja) * 1991-08-29 1998-10-22 株式会社日立製作所 液晶表示装置及びその製造方法
JP3516424B2 (ja) * 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
KR100212284B1 (ko) * 1996-11-13 1999-08-02 윤종용 채널 보호형 박막 트랜지스터 기판
JP4860833B2 (ja) * 2001-04-10 2012-01-25 ゲットナー・ファンデーション・エルエルシー 薄膜トランジスタの製造方法
JP4398134B2 (ja) * 2002-04-01 2010-01-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、薄膜トランジスタの製造方法および該薄膜トランジスタを含むアクティブ・マトリックス型表示装置
TW535296B (en) * 2002-05-31 2003-06-01 Chunghwa Picture Tubes Ltd Method for producing thin film transistor
KR100683149B1 (ko) * 2003-03-31 2007-02-15 비오이 하이디스 테크놀로지 주식회사 액정표시소자용 어레이기판의 스트레스 제거방법
CN100342493C (zh) * 2003-06-26 2007-10-10 铼宝科技股份有限公司 薄膜晶体管的多晶硅制造方法
TWI255032B (en) * 2004-01-29 2006-05-11 Casio Computer Co Ltd Transistor array and manufacturing method thereof image processing device
US7205171B2 (en) * 2004-02-11 2007-04-17 Au Optronics Corporation Thin film transistor and manufacturing method thereof including a lightly doped channel
JP2009070861A (ja) * 2007-09-11 2009-04-02 Hitachi Displays Ltd 表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456739A (zh) * 2013-08-16 2013-12-18 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
WO2015021708A1 (zh) * 2013-08-16 2015-02-19 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
US9508757B2 (en) 2013-08-16 2016-11-29 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display panel and display apparatus
CN108028030A (zh) * 2015-09-10 2018-05-11 堺显示器制品株式会社 显示装置和显示装置的制造方法
CN106711155A (zh) * 2017-01-16 2017-05-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN106711155B (zh) * 2017-01-16 2020-04-21 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
US20090095957A1 (en) 2009-04-16
CN101414638B (zh) 2010-12-01
JP2009099636A (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
CN101414638B (zh) 显示装置和显示装置的制造方法
JP6829791B1 (ja) 液晶表示装置
KR102430575B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US8921857B2 (en) Semiconductor device
CN101800229B (zh) 显示装置
US10304860B2 (en) Array substrate and method of forming the same
CN100495730C (zh) 半导体器件以及图像显示装置
WO2010032386A1 (ja) 半導体装置
CN102473737B (zh) 发光显示装置及其制造方法
JP5384088B2 (ja) 表示装置
JP2009506563A (ja) アモルファス多結晶シリコン薄膜回路の製造方法
US8779429B2 (en) Display substrate and method of manufacturing the same
US11158710B2 (en) Display device
CN100470764C (zh) 平面显示器的半导体结构及其制造方法
CN101521210A (zh) 显示装置及其制造方法
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
US20120223316A1 (en) Thin film transistor and display device
US12066731B2 (en) Thin film transistor
US11069814B2 (en) Transistor having vertical structure and electric device
JP7055285B2 (ja) 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
KR100903791B1 (ko) 표시 장치와 그 제조 방법
KR101483629B1 (ko) 박막 트랜지스터 및 그 제조방법
US20120104402A1 (en) Architecture of analog buffer circuit
CN111048593A (zh) 一种薄膜晶体管及其制造方法
KR101001430B1 (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: IPS ALPHA SUPPORT CO., LTD.

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110928

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20110928

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

C56 Change in the name or address of the patentee

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20090422

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Display device for information system of vehicle and manufacturing method of display device

Granted publication date: 20101201

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231211

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA

Address before: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.