JP4413573B2 - 半導体装置及びその作製方法 - Google Patents
半導体装置及びその作製方法 Download PDFInfo
- Publication number
- JP4413573B2 JP4413573B2 JP2003355882A JP2003355882A JP4413573B2 JP 4413573 B2 JP4413573 B2 JP 4413573B2 JP 2003355882 A JP2003355882 A JP 2003355882A JP 2003355882 A JP2003355882 A JP 2003355882A JP 4413573 B2 JP4413573 B2 JP 4413573B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- region
- gate electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 278
- 238000004519 manufacturing process Methods 0.000 title claims description 69
- 239000010408 film Substances 0.000 claims description 1131
- 239000011229 interlayer Substances 0.000 claims description 547
- 239000010410 layer Substances 0.000 claims description 216
- 238000005530 etching Methods 0.000 claims description 138
- 238000000034 method Methods 0.000 claims description 99
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 239000010409 thin film Substances 0.000 claims description 24
- 229910000838 Al alloy Inorganic materials 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 230000008569 process Effects 0.000 description 33
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 30
- 239000012535 impurity Substances 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 28
- 239000000758 substrate Substances 0.000 description 23
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 239000011521 glass Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 229910021419 crystalline silicon Inorganic materials 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000001994 activation Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003779 heat-resistant material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- AIYYMMQIMJOTBM-UHFFFAOYSA-L nickel(ii) acetate Chemical compound [Ni+2].CC([O-])=O.CC([O-])=O AIYYMMQIMJOTBM-UHFFFAOYSA-L 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000012266 salt solution Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
今後、製造コストを削減するためには、さらにマスク枚数を低減することが求められる。
前記ゲート電極及び前記ゲート絶縁膜の上に層間絶縁膜を形成し、
前記層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置する第1の開孔部を形成すると共に前記LDD領域上に位置する第2の開孔部を形成し、
前記第2の開孔部内にゲート電極及びLDD領域を覆うように導電膜からなる第2ゲート電極を形成すると共に前記層間絶縁膜上に該導電膜からなる画素電極を形成し、
前記第1の開孔部内の前記ゲート絶縁膜を除去し、
前記第1の開孔部内及び前記層間絶縁膜上に、前記ソース領域及び前記ドレイン領域それぞれに接続された配線を形成することを特徴とする。
前記ゲート電極及び前記ゲート絶縁膜の上に層間絶縁膜を形成し、
前記層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置する第1の開孔部を形成すると共に前記LDD領域上に位置する第2の開孔部を形成し、
前記第2の開孔部内にゲート電極及びLDD領域を覆うように第1の導電膜からなる第2ゲート電極を形成すると共に前記層間絶縁膜上に該第1の導電膜からなる配線を形成し、
前記第1の開孔部内の前記ゲート絶縁膜を除去し、
前記第1の開孔部内及び前記層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに接続され且つ前記配線に接続された第2の導電膜からなるソース電極及びドレイン電極を形成すると共に前記層間絶縁膜上に該第2の導電膜からなる画素電極を形成することを特徴とする。
前記ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第1の層間絶縁膜及び前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置する第1の開孔部を形成すると共に前記LDD領域上に位置する第2の開孔部を形成し、
前記第2の開孔部内にゲート電極及びLDD領域を覆うように導電膜からなる第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に該導電膜からなる画素電極を形成し、
前記第1の開孔部内の前記ゲート絶縁膜を除去し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に、前記ソース領域及び前記ドレイン領域それぞれに接続された配線を形成することを特徴とする。
前記ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第1の層間絶縁膜及び前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置する第1の開孔部を形成すると共に前記LDD領域上に位置する第2の開孔部を形成し、
前記第2の開孔部内にゲート電極及びLDD領域を覆うように第1の導電膜からなる第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に該第1の導電膜からなる配線を形成し、
前記第1の開孔部内の前記ゲート絶縁膜を除去し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに接続され且つ前記配線に接続された第2の導電膜からなるソース電極及びドレイン電極を形成すると共に前記第2の層間絶縁膜上に該第2の導電膜からなる画素電極を形成することを特徴とする。
前記ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置する第1の開孔部を形成すると共に前記LDD領域上に位置する第2の開孔部を形成し、
前記第2の開孔部内にゲート電極及びLDD領域を覆うように導電膜からなる第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に該導電膜からなる画素電極を形成し、
前記第1の開孔部内の前記第1の層間絶縁膜及び前記ゲート絶縁膜を除去し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に、前記ソース領域及び前記ドレイン領域それぞれに接続された配線を形成することを特徴とする。
前記ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置する第1の開孔部を形成すると共に前記LDD領域上に位置する第2の開孔部を形成し、
前記第2の開孔部内にゲート電極及びLDD領域を覆うように第1の導電膜からなる第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に該第1の導電膜からなる配線を形成し、
前記第1の開孔部内の前記第1の層間絶縁膜及び前記ゲート絶縁膜を除去し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに接続され且つ前記配線に接続された第2の導電膜からなるソース電極及びドレイン電極を形成すると共に前記第2の層間絶縁膜上に該第2の導電膜からなる画素電極を形成することを特徴とする。
前記ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜及び前記第1の層間絶縁膜をエッチング加工することにより、該第1の層間絶縁膜及び該第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置する第1の開孔部を形成すると共に前記LDD領域上に位置する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記開孔部内にゲート電極及びLDD領域を覆うように該第1の導電膜からなる第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に該第1の導電膜からなる画素電極を形成し、
前記第1の開孔部内の前記ゲート絶縁膜をエッチング除去し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を成膜し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに接続された配線を形成することを特徴とする。
前記ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜及び前記第1の層間絶縁膜をエッチング加工することにより、該第1の層間絶縁膜及び該第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置する第1の開孔部を形成すると共に前記LDD領域上に位置する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内にゲート電極及びLDD領域を覆うように該第1の導電膜からなる第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に該第1の導電膜からなる配線を形成し、
前記第1の開孔部内の前記ゲート絶縁膜をエッチング除去し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を成膜し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに接続され且つ前記配線に接続された前記第2の導電膜からなるソース電極及びドレイン電極を形成すると共に前記第2の層間絶縁膜上に該第2の導電膜からなる画素電極を形成することを特徴とする。
前記ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜をエッチング加工することにより、該第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置する第1の開孔部を形成すると共に前記LDD領域上に位置する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内にゲート電極及びLDD領域を覆うように該第1の導電膜からなる第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に該第1の導電膜からなる画素電極を形成し、
前記第1の開孔部内の前記第1の層間絶縁膜及び前記ゲート絶縁膜をエッチング除去し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を成膜し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに接続された配線を形成することを特徴とする。
前記ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜をエッチング加工することにより、該第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置する第1の開孔部を形成すると共に前記LDD領域上に位置する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内にゲート電極及びLDD領域を覆うように該第1の導電膜からなる第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に該第1の導電膜からなる配線を形成し、
前記第1の開孔部内の前記第1の層間絶縁膜及び前記ゲート絶縁膜をエッチング除去し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を成膜し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに接続され且つ前記配線に接続された該第2の導電膜からなるソース電極及びドレイン電極を形成すると共に前記第2の層間絶縁膜上に該第2の導電膜からなる画素電極を形成することを特徴とする。
前記第1の半導体層、前記第2の半導体層及び前記基板の上にゲート絶縁膜を形成し、
前記第1の半導体層及び前記第2の半導体層それぞれのソース領域及びドレイン領域に不純物を導入し、
前記第1の半導体層及び前記第2の半導体層それぞれの上に前記ゲート絶縁膜を介してゲート電極を形成し、
前記第1の半導体層及び前記第2の半導体層それぞれのLDD領域に不純物を導入し、
前記ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜及び前記第1の層間絶縁膜をエッチング加工することにより、該第1の層間絶縁膜及び該第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置する第1の開孔部を形成すると共に前記第1の半導体層のLDD領域上に位置する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内にゲート電極及びLDD領域を覆うように該第1の導電膜からなる第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に該第1の導電膜からなる画素電極を形成し、
前記第1の開孔部内の前記ゲート絶縁膜をエッチング除去し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を成膜し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに接続された配線を形成することを特徴とする。
前記第1の半導体層、前記第2の半導体層及び前記基板の上にゲート絶縁膜を形成し、
前記第1の半導体層及び前記第2の半導体層それぞれのソース領域及びドレイン領域に不純物を導入し、
前記第1の半導体層及び前記第2の半導体層それぞれの上に前記ゲート絶縁膜を介してゲート電極を形成し、
前記第1の半導体層及び前記第2の半導体層それぞれのLDD領域に不純物を導入し、
前記ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜及び前記第1の層間絶縁膜をエッチング加工することにより、該第1の層間絶縁膜及び該第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置する第1の開孔部を形成すると共に前記第1の半導体層のLDD領域上に位置する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内にゲート電極及びLDD領域を覆うように該第1の導電膜からなる第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に該第1の導電膜からなる配線を形成し、
前記第1の開孔部内の前記ゲート絶縁膜をエッチング除去し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を成膜し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに接続された且つ前記配線に接続されたソース電極及びドレイン電極を形成すると共に前記第2の層間絶縁膜上に該第2の導電膜からなる画素電極を形成することを特徴とする。
前記第1の半導体層、前記第2の半導体層及び前記基板の上にゲート絶縁膜を形成し、
前記第1の半導体層及び前記第2の半導体層それぞれのソース領域及びドレイン領域に不純物を導入し、
前記第1の半導体層及び前記第2の半導体層それぞれの上に前記ゲート絶縁膜を介してゲート電極を形成し、
前記第1の半導体層及び前記第2の半導体層それぞれのLDD領域に不純物を導入し、
前記ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜をエッチング加工することにより、該第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置する第1の開孔部を形成すると共に前記第1の半導体層のLDD領域上に位置する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内にゲート電極及びLDD領域を覆うように該第1の導電膜からなる第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に該第1の導電膜からなる画素電極を形成し、
前記第1の開孔部内の前記第1の層間絶縁膜及び前記ゲート絶縁膜をエッチング除去し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を成膜し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに接続された配線を形成することを特徴とする。
前記第1の半導体層、前記第2の半導体層及び前記基板の上にゲート絶縁膜を形成し、
前記第1の半導体層及び前記第2の半導体層それぞれのソース領域及びドレイン領域に不純物を導入し、
前記第1の半導体層及び前記第2の半導体層それぞれの上に前記ゲート絶縁膜を介してゲート電極を形成し、
前記第1の半導体層及び前記第2の半導体層それぞれのLDD領域に不純物を導入し、
前記ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜をエッチング加工することにより、該第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置する第1の開孔部を形成すると共に前記第1の半導体層のLDD領域上に位置する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内にゲート電極及びLDD領域を覆うように該第1の導電膜からなる第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に該第1の導電膜からなる配線を形成し、
前記第1の開孔部内の前記第1の層間絶縁膜及び前記ゲート絶縁膜をエッチング除去し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を成膜し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに接続され且つ前記配線に接続された該第2の導電膜からなるソース電極及びドレイン電極を形成すると共に前記第2の層間絶縁膜上に該第2の導電膜からなる画素電極を形成することを特徴とする。
前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極及び前記ゲート絶縁膜の上に形成された層間絶縁膜と、
前記層間絶縁膜及び前記ゲート絶縁膜に形成され、前記ソース領域及び前記ドレイン領域それぞれの上に位置するコンタクトホールと、
前記層間絶縁膜に形成され、前記LDD領域上に位置する開孔部と、
前記開孔部内に形成され、前記ゲート電極及び前記LDD領域を覆うように配置された導電膜からなる第2ゲート電極と、
前記層間絶縁膜上に形成された該導電膜からなる画素電極と、
前記コンタクトホール内及び前記層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに接続された配線と、
を具備することを特徴とする。
前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極及び前記ゲート絶縁膜の上に形成された層間絶縁膜と、
前記層間絶縁膜及び前記ゲート絶縁膜に形成され、前記ソース領域及び前記ドレイン領域それぞれの上に位置するコンタクトホールと、
前記層間絶縁膜に形成され、前記LDD領域上に位置する開孔部と、
前記開孔部内に形成され、前記ゲート電極及び前記LDD領域を覆うように配置された第1の導電膜からなる第2ゲート電極と、
前記層間絶縁膜上に形成された該第1の導電膜からなる配線と、
前記コンタクトホール内及び前記層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに接続され且つ前記配線に接続された第2の導電膜からなるソース電極及びドレイン電極と、
前記層間絶縁膜上に形成された該第2の導電膜からなる画素電極と、
を具備することを特徴とする。
前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極及び前記ゲート絶縁膜の上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第1の層間絶縁膜、前記第2の層間絶縁膜及び前記ゲート絶縁膜に形成され、前記ソース領域及び前記ドレイン領域それぞれの上に位置するコンタクトホールと、
前記第1の層間絶縁膜及び前記第2の層間絶縁膜に形成され、前記LDD領域上に位置する開孔部と、
前記開孔部内に形成され、前記ゲート電極及び前記LDD領域を覆うように配置された導電膜からなる第2ゲート電極と、
前記第2の層間絶縁膜上に形成された該導電膜からなる画素電極と、
前記コンタクトホール内及び前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに接続された配線と、
を具備することを特徴とする。
前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極及び前記ゲート絶縁膜の上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第1の層間絶縁膜、前記第2の層間絶縁膜及び前記ゲート絶縁膜に形成され、前記ソース領域及び前記ドレイン領域それぞれの上に位置するコンタクトホールと、
前記第1の層間絶縁膜及び前記第2の層間絶縁膜に形成され、前記LDD領域上に位置する開孔部と、
前記開孔部内に形成され、前記ゲート電極及び前記LDD領域を覆うように配置された第1の導電膜からなる第2ゲート電極と、
前記第2の層間絶縁膜上に形成された該第1の導電膜からなる配線と、
前記コンタクトホール内及び前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに接続され且つ前記配線に接続された第2の導電膜からなるソース電極及びドレイン電極と、
前記第2の層間絶縁膜上に形成された前記第2の導電膜からなる画素電極と、
を具備することを特徴とする。
前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極及び前記ゲート絶縁膜の上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第1の層間絶縁膜、前記第2の層間絶縁膜及び前記ゲート絶縁膜に形成され、前記ソース領域及び前記ドレイン領域それぞれの上に位置するコンタクトホールと、
前記第2の層間絶縁膜に形成され、前記LDD領域上に位置する開孔部と、
前記開孔部内に形成され、前記ゲート電極及び前記LDD領域を覆うように配置された導電膜からなる第2ゲート電極と、
前記第2の層間絶縁膜上に形成された該導電膜からなる画素電極と、
前記コンタクトホール内及び前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに接続された配線と、
を具備することを特徴とする。
前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極及び前記ゲート絶縁膜の上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第1の層間絶縁膜、前記第2の層間絶縁膜及び前記ゲート絶縁膜に形成され、前記ソース領域及び前記ドレイン領域それぞれの上に位置するコンタクトホールと、
前記第2の層間絶縁膜に形成され、前記LDD領域上に位置する開孔部と、
前記開孔部内に形成され、前記ゲート電極及び前記LDD領域を覆うように配置された第1の導電膜からなる第2ゲート電極と、
前記第2の層間絶縁膜上に形成された該第1の導電膜からなる配線と、
前記コンタクトホール内及び前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに接続され且つ前記配線に接続された第2の導電膜からなるソース電極及びドレイン電極と、
前記第2の層間絶縁膜上に形成された該第2の導電膜からなる画素電極と、
を具備することを特徴とする。
前記第1の半導体層及び前記第2の半導体層それぞれに形成されたソース領域及びドレイン領域と、
前記第1の半導体層及び前記第2の半導体層それぞれの上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極及び前記ゲート絶縁膜の上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第1の層間絶縁膜、前記第2の層間絶縁膜及び前記ゲート絶縁膜に形成され、前記ソース領域及び前記ドレイン領域それぞれの上に位置するコンタクトホールと、
前記第1の層間絶縁膜及び前記第2の層間絶縁膜に形成され、前記第1の半導体層のLDD領域上に位置する開孔部と、
前記開孔部内に形成され、前記ゲート電極及び前記LDD領域を覆うように配置された導電膜からなる第2ゲート電極と、
前記第2の層間絶縁膜上に形成された該導電膜からなる画素電極と、
前記コンタクトホール内及び前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに接続された配線と、
を具備することを特徴とする。
前記第1の半導体層及び前記第2の半導体層それぞれに形成されたソース領域及びドレイン領域と、
前記第1の半導体層及び前記第2の半導体層それぞれの上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極及び前記ゲート絶縁膜の上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第1の層間絶縁膜、前記第2の層間絶縁膜及び前記ゲート絶縁膜に形成され、前記ソース領域及び前記ドレイン領域それぞれの上に位置するコンタクトホールと、
前記第1の層間絶縁膜及び前記第2の層間絶縁膜に形成され、前記第1の半導体層のLDD領域上に位置する開孔部と、
前記開孔部内に形成され、前記ゲート電極及び前記LDD領域を覆うように配置された第1の導電膜からなる第2ゲート電極と、
前記第2の層間絶縁膜上に形成された該第1の導電膜からなる配線と、
前記コンタクトホール内及び前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに接続され且つ前記配線に接続された第2の導電膜からなるソース電極及びドレイン電極と、
前記第2の層間絶縁膜上に形成された該第2の導電膜からなる画素電極と、
を具備することを特徴とする。
前記第1の半導体層及び前記第2の半導体層それぞれに形成されたソース領域及びドレイン領域と、
前記第1の半導体層及び前記第2の半導体層それぞれの上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極及び前記ゲート絶縁膜の上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第1の層間絶縁膜、前記第2の層間絶縁膜及び前記ゲート絶縁膜に形成され、前記ソース領域及び前記ドレイン領域それぞれの上に位置するコンタクトホールと、
前記第2の層間絶縁膜に形成され、前記第1の半導体層のLDD領域上に位置する開孔部と、
前記開孔部内に形成され、前記ゲート電極及び前記LDD領域を覆うように配置された導電膜からなる第2ゲート電極と、
前記第2の層間絶縁膜上に形成された該導電膜からなる画素電極と、
前記コンタクトホール内及び前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに接続された配線と、
を具備することを特徴とする。
前記第1の半導体層及び前記第2の半導体層それぞれに形成されたソース領域及びドレイン領域と、
前記第1の半導体層及び前記第2の半導体層それぞれの上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極及び前記ゲート絶縁膜の上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第1の層間絶縁膜、前記第2の層間絶縁膜及び前記ゲート絶縁膜に形成され、前記ソース領域及び前記ドレイン領域それぞれの上に位置するコンタクトホールと、
前記第2の層間絶縁膜に形成され、前記第1の半導体層のLDD領域上に位置する開孔部と、
前記開孔部内に形成され、前記ゲート電極及び前記LDD領域を覆うように配置された第1の導電膜からなる第2ゲート電極と、
前記第2の層間絶縁膜上に形成された該第1の導電膜からなる配線と、
前記コンタクトホール内及び前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに接続され且つ前記配線に接続された第2の導電膜からなるソース電極及びドレイン電極と、
前記第2の層間絶縁膜上に形成された該第2の導電膜からなる画素電極と、
を具備することを特徴とする。
(実施の形態1)
図1(A)〜(E)は、本発明の実施の形態1による半導体装置の作製方法を示す断面図である。
また、上記実施の形態1では、画素電極及び第2ゲート電極を透明性導電膜により形成しているが、透明性導電膜を用いるのが好ましいのは透過型液晶の場合であり、反射型液晶の場合には反射率の高い導電膜(例えば、Alなど)を用いることが好ましい。
また、上記実施の形態1では、第1の層間絶縁膜24に窒化珪素膜を適用し、第2の層間絶縁膜25に有機樹脂を適用しているが、図1(B)に示す工程でゲート絶縁膜5とのエッチング選択比をとることができ、ゲート絶縁膜5がエッチングストッパーとして作用するのであれば、第1及び第2の層間絶縁膜の材質を適宜変更することも可能である。
図2(A)〜(E)は、本発明の実施の形態2による半導体装置の作製方法を示す断面図であり、図1と同一部分には同一符号を付し、同一部分の説明は省略する。
開孔部25fは画素容量をスタック化して増大させるための開孔である。つまり、この開孔部25f内に追加の容量部を形成することが可能であり、例えば、ゲート電極9、第1の層間絶縁膜24、後述する画素電極26c及び配線層31bを用いて追加の容量部を形成することにより画素容量を増大させることが可能となる。
図3〜図5は、本発明の実施の形態3による半導体装置の作製方法を示す断面図である。
この後、図5(C)に示すように、コンタクトホール内及び第2ゲート電極36aを含む全面上にITOなどの透明性導電膜を形成する。次いで、透明性導電膜上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光、現像することにより、透明性導電膜上には第5のレジストパターンが形成される。次いで、第5のレジストパターンをマスクとして透明性導電膜をエッチング加工することにより、コンタクトホール内及び第2の層間絶縁膜25上には透明性導電膜からなるソース電極及びドレイン電極27a〜30aが形成され、第2の層間絶縁膜25上には該透明性導電膜からなる画素電極が形成される。ソース電極及びドレイン電極27a〜30aの各々は、コンタクトホールの底部でソース及びドレイン領域10〜12,14に電気的に接続され、ソース電極及びドレイン電極27a〜29aそれぞれは配線36d,36b,36cに電気的に接続される。
また、上記実施の形態3では、画素電極、ソース電極及びドレイン電極を透明性導電膜により形成しているが、透明性導電膜を用いるのが好ましいのは透過型液晶の場合であり、反射型液晶の場合には反射率の高い導電膜(例えば、Alなど)を用いることが好ましい。
また、上記実施の形態3では、第1の層間絶縁膜24に窒化珪素膜を適用し、第2の層間絶縁膜25に有機樹脂を適用しているが、図4(B)に示す工程でゲート絶縁膜5とのエッチング選択比をとることができ、ゲート絶縁膜5がエッチングストッパーとして作用するのであれば、第1及び第2の層間絶縁膜の材質を適宜変更することも可能である。
図6(A)〜(C)は、本発明の実施の形態4による半導体装置の作製方法を示す断面図であり、図5と同一部分には同一符号を付し、同一部分の説明は省略する。
2…下地絶縁膜
3,4…半導体層(活性層)
5…ゲート絶縁膜
6〜9…ゲート電極
6a,7a,8a…第1の導電膜
6b,7b,8b…第2の導電膜
10〜15…ソースおよびドレイン領域
16〜23…LDD領域(低濃度不純物領域)
24…第1の層間絶縁膜
25…第2の層間絶縁膜
25a,25c〜25e…コンタクトホール
25b…開孔部
26a,26c…画素電極
26b…第2ゲート電極
27〜30…配線
27a〜30a…ソース電極及びドレイン電極
30b…電極層
31,31a,31b…配線層
32…駆動回路部
33…画素部
34…第2の層間絶縁膜
35…第4のレジストパターン
36a…第2ゲート電極
36b〜36d…配線
37…SiO2膜
Claims (33)
- ソース領域、ドレイン領域及びLDD領域を有する半導体層、ゲート絶縁膜及び第1ゲート電極を形成し、
前記第1ゲート電極及び前記ゲート絶縁膜の上に層間絶縁膜を形成し、
前記層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置し且つ前記ゲート絶縁膜を露出する第1の開孔部と、前記LDD領域上に位置し且つ前記ゲート絶縁膜を露出する第2の開孔部を形成し、
前記第1の開孔部内、前記第2の開孔部内及び前記層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内に前記第1ゲート電極の側面と接する第2ゲート電極を形成し、
前記第2ゲート電極及び前記層間絶縁膜をマスクとして、前記第1の開孔部内の底部の前記ゲート絶縁膜を除去して、前記ソース領域及び前記ドレイン領域を露出し、
前記第1の開孔部及び前記層間絶縁膜上に第2の導電膜を形成し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記層間絶縁膜上に、前記ソース領域及び前記ドレイン領域それぞれに電気的に接続されたソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。 - ソース領域、ドレイン領域及びLDD領域を有する半導体層、ゲート絶縁膜及び第1ゲート電極を形成し、
前記第1ゲート電極及び前記ゲート絶縁膜の上に層間絶縁膜を形成し、
前記層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置し且つ前記ゲート絶縁膜を露出する第1の開孔部と、前記LDD領域上に位置し且つ前記ゲート絶縁膜を露出する第2の開孔部を形成し、
前記第1の開孔部内、前記第2の開孔部内及び前記層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内に前記第1ゲート電極の側面と接する第2ゲート電極を形成すると共に前記層間絶縁膜上に配線を形成し、
前記第2ゲート電極及び前記層間絶縁膜をマスクとして、前記第1の開孔部内の底部の前記ゲート絶縁膜を除去して、前記ソース領域及び前記ドレイン領域を露出し、
前記第1の開孔部及び前記層間絶縁膜上に第2の導電膜を形成し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内に前記ソース領域及び前記ドレイン領域それぞれに電気的に接続され且つ前記配線に電気的に接続されたソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。 - ソース領域、ドレイン領域及びLDD領域を有する半導体層、ゲート絶縁膜及び第1ゲート電極を形成し、
前記第1ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第1の層間絶縁膜及び前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置し且つ前記ゲート絶縁膜を露出する第1の開孔部と、前記LDD領域上に位置し且つ前記ゲート絶縁膜を露出する第2の開孔部を形成し、
前記第2の開孔部内に前記第1ゲート電極の側面と接する第2ゲート電極を形成し、
前記第2ゲート電極及び前記第2の層間絶縁膜をマスクとして、前記第1の開孔部内の底部の前記ゲート絶縁膜を除去して、前記ソース領域及び前記ドレイン領域を露出し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に、前記ソース領域及び前記ドレイン領域それぞれに電気的に接続されたソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。 - ソース領域、ドレイン領域及びLDD領域を有する半導体層、ゲート絶縁膜及び第1ゲート電極を形成し、
前記第1ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第1の層間絶縁膜及び前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置し且つ前記ゲート絶縁膜を露出する第1の開孔部と、前記LDD領域上に位置し且つ前記ゲート絶縁膜を露出する第2の開孔部を形成し、
前記第2の開孔部内に、前記第1ゲート電極の側面と接し、第1の導電膜からなる第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に該第1の導電膜からなる配線を形成し、
前記第2ゲート電極及び前記第2の層間絶縁膜をマスクとして、前記第1の開孔部内の底部の前記ゲート絶縁膜を除去して、前記ソース領域及び前記ドレイン領域を露出し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに電気的に接続され且つ前記配線に電気的に接続された第2の導電膜からなるソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。 - ソース領域、ドレイン領域及びLDD領域を有する半導体層、ゲート絶縁膜及び第1ゲート電極を形成し、
前記第1ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置し且つ前記第1の層間絶縁膜を露出する第1の開孔部と、前記LDD領域上に位置し且つ前記第1の層間絶縁膜を露出する第2の開孔部を形成し、
前記第2の開孔部内に第2ゲート電極を形成し、
前記第2ゲート電極及び前記第2の層間絶縁膜をマスクとして、前記第1の開孔部内の底部の前記第1の層間絶縁膜及び前記ゲート絶縁膜を除去して、前記ソース領域及び前記ドレイン領域を露出し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に、前記ソース領域及び前記ドレイン領域それぞれに電気的に接続されたソース電極及びドレイン電極を形成し、
前記第1ゲート電極と前記第2ゲート電極は電気的に接続していることを特徴とする半導体装置の作製方法。 - ソース領域、ドレイン領域及びLDD領域を有する半導体層、ゲート絶縁膜及び第1ゲート電極を形成し、
前記第1ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置し且つ前記第1の層間絶縁膜を露出する第1の開孔部と、前記LDD領域上に位置し且つ前記第1の層間絶縁膜を露出する第2の開孔部を形成し、
前記第2の開孔部内に第1の導電膜からなる第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に前記第1の導電膜からなる配線を形成し、
前記第2ゲート電極及び前記第2の層間絶縁膜をマスクとして、前記第1の開孔部内の底部の前記第1の層間絶縁膜及び前記ゲート絶縁膜を除去して、前記ソース領域及び前記ドレイン領域を露出し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに電気的に接続され且つ前記配線に電気的に接続された第2の導電膜からなるソース電極及びドレイン電極を形成し、
前記第1ゲート電極と前記第2ゲート電極は電気的に接続していることを特徴とする半導体装置の作製方法。 - ソース領域、ドレイン領域及びLDD領域を有する半導体層、ゲート絶縁膜及び第1ゲート電極を形成し、
前記第1ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜及び前記第1の層間絶縁膜をエッチング加工することにより、前記第1の層間絶縁膜及び前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置し且つ前記ゲート絶縁膜を露出する第1の開孔部と、前記LDD領域上に位置し且つ前記ゲート絶縁膜を露出する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内に前記第1ゲート電極の側面と接する第2ゲート電極を形成し、
前記第2ゲート電極及び前記第2の層間絶縁膜をマスクとして、前記第1の開孔部内の底部の前記ゲート絶縁膜をエッチング除去して、前記ソース領域及び前記ドレイン領域を露出し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を形成し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに電気的に接続されたソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。 - ソース領域、ドレイン領域及びLDD領域を有する半導体層、ゲート絶縁膜及び第1ゲート電極を形成し、
前記第1ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜及び前記第1の層間絶縁膜をエッチング加工することにより、前記第1の層間絶縁膜及び前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置し且つ前記ゲート絶縁膜を露出する第1の開孔部と、前記LDD領域上に位置し且つ前記ゲート絶縁膜を露出する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内に前記第1ゲート電極の側面と接する第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に配線を形成し、
前記第2ゲート電極及び前記第2の層間絶縁膜をマスクとして、前記第1の開孔部内の底部の前記ゲート絶縁膜をエッチング除去して、前記ソース領域及び前記ドレイン領域を露出し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を形成し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに電気的に接続され且つ前記配線に電気的に接続されたソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。 - ソース領域、ドレイン領域及びLDD領域を有する半導体層、ゲート絶縁膜及び第1ゲート電極を形成し、
前記第1ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜をエッチング加工することにより、前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置し且つ前記第1の層間絶縁膜を露出する第1の開孔部と、前記LDD領域上に位置し且つ前記第1の層間絶縁膜を露出する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内に第2ゲート電極を形成し、
前記第2ゲート電極及び前記第2の層間絶縁膜をマスクとして、前記第1の開孔部内の底部の前記第1の層間絶縁膜及び前記ゲート絶縁膜をエッチング除去して、前記ソース領域及び前記ドレイン領域を露出し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を形成し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに電気的に接続されたソース電極及びドレイン電極を形成し、
前記第1ゲート電極と前記第2ゲート電極は電気的に接続していることを特徴とする半導体装置の作製方法。 - ソース領域、ドレイン領域及びLDD領域を有する半導体層、ゲート絶縁膜及び第1ゲート電極を形成し、
前記第1ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜をエッチング加工することにより、前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置し且つ前記第1の層間絶縁膜を露出する第1の開孔部と、前記LDD領域上に位置し且つ前記第1の層間絶縁膜を露出する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内に第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に配線を形成し、
前記第2ゲート電極及び前記第2の層間絶縁膜をマスクとして、前記第1の開孔部内の底部の前記第1の層間絶縁膜及び前記ゲート絶縁膜をエッチング除去して、前記ソース領域及び前記ドレイン領域を露出し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を形成し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに電気的に接続され且つ前記配線に電気的に接続されたソース電極及びドレイン電極を形成し、
前記第1ゲート電極と前記第2ゲート電極は電気的に接続していることを特徴とする半導体装置の作製方法。 - ソース領域、ドレイン領域、LDD領域をそれぞれ有する第1の半導体層及び第2の半導体層、ゲート絶縁膜、並びに、前記ゲート絶縁膜を介して前記第1の半導体層及び前記第2の半導体層それぞれの上に位置する第1ゲート電極を形成し、
前記第1ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜及び前記第1の層間絶縁膜をエッチング加工することにより、前記第1の層間絶縁膜及び前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置し且つ前記ゲート絶縁膜を露出する第1の開孔部と、前記第1の半導体層の前記LDD領域上に位置し且つ前記ゲート絶縁膜を露出する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内に前記第1の半導体層の前記第1ゲート電極の側面と接する第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に画素電極を形成し、
前記第2ゲート電極及び前記第2の層間絶縁膜をマスクとして、前記第1の開孔部内の底部の前記ゲート絶縁膜をエッチング除去して、前記ソース領域及び前記ドレイン領域を露出し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を形成し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内に前記ソース領域及び前記ドレイン領域それぞれに電気的に接続されたソース電極及びドレイン電極を形成し、
前記第2の半導体層に電気的に接続する前記ソース電極または前記ドレイン電極は、前記画素電極に電気的に接続することを特徴とする半導体装置の作製方法。 - 請求項1、3、7又は11において、前記ソース電極及び前記ドレイン電極を形成すると同時に、前記第2ゲート電極上にも配線層を形成することを特徴とする半導体装置の作製方法。
- ソース領域、ドレイン領域、LDD領域をそれぞれ有する第1の半導体層及び第2の半導体層、ゲート絶縁膜、並びに、前記ゲート絶縁膜を介して前記第1の半導体層及び前記第2の半導体層それぞれの上に位置する第1ゲート電極を形成し、
前記第1ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜及び前記第1の層間絶縁膜をエッチング加工することにより、前記第1の層間絶縁膜及び前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置し且つ前記ゲート絶縁膜を露出する第1の開孔部と、前記第1の半導体層の前記LDD領域上に位置し且つ前記ゲート絶縁膜を露出する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内に前記第1の半導体層の前記第1ゲート電極の側面と接する第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に配線を形成し、
前記第2ゲート電極及び前記第2の層間絶縁膜をマスクとして、前記第1の開孔部内の底部の前記ゲート絶縁膜をエッチング除去して、前記ソース領域及び前記ドレイン領域を露出し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を形成し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに電気的に接続され且つ前記配線に電気的に接続されたソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。 - ソース領域、ドレイン領域、LDD領域をそれぞれ有する第1の半導体層及び第2の半導体層、ゲート絶縁膜、並びに、前記ゲート絶縁膜を介して前記第1の半導体層及び前記第2の半導体層それぞれの上に位置する第1ゲート電極を形成し、
前記第1ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜をエッチング加工することにより、前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置し且つ前記第1の層間絶縁膜を露出する第1の開孔部と、前記第1の半導体層の前記LDD領域上に位置し且つ前記第1の層間絶縁膜を露出する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内に第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に画素電極を形成し、
前記第2ゲート電極及び前記第2の層間絶縁膜をマスクとして、前記第1の開孔部内の底部の前記第1の層間絶縁膜及び前記ゲート絶縁膜をエッチング除去して、前記ソース領域及び前記ドレイン領域を露出し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を形成し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに電気的に接続されたソース電極及びドレイン電極を形成し、
前記第2の半導体層に電気的に接続する前記ソース電極または前記ドレイン電極は、前記画素電極に電気的に接続し、
前記第1ゲート電極と前記第2ゲート電極は電気的に接続していることを特徴とする半導体装置の作製方法。 - ソース領域、ドレイン領域、LDD領域をそれぞれ有する第1の半導体層及び第2の半導体層、ゲート絶縁膜、並びに、前記ゲート絶縁膜を介して前記第1の半導体層及び前記第2の半導体層それぞれの上に位置する第1ゲート電極を形成し、
前記第1ゲート電極及び前記ゲート絶縁膜の上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜をエッチング加工することにより、前記第2の層間絶縁膜に、前記ソース領域及び前記ドレイン領域それぞれの上に位置し且つ前記第1の層間絶縁膜を露出する第1の開孔部と、前記第1の半導体層の前記LDD領域上に位置し且つ前記第1の層間絶縁膜を露出する第2の開孔部を形成し、
前記第2の開孔部内及び前記第2の層間絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜をエッチング加工することにより、前記第2の開孔部内に第2ゲート電極を形成すると共に前記第2の層間絶縁膜上に配線を形成し、
前記第2ゲート電極及び前記第2の層間絶縁膜をマスクとして、前記第1の開孔部内の底部の前記第1の層間絶縁膜及び前記ゲート絶縁膜をエッチング除去して、前記ソース領域及び前記ドレイン領域を露出し、
前記第1の開孔部内及び前記第2の層間絶縁膜上に第2の導電膜を形成し、
前記第2の導電膜をエッチング加工することにより、前記第1の開孔部内及び前記第2の層間絶縁膜上に前記ソース領域及び前記ドレイン領域それぞれに電気的に接続され且つ前記配線に電気的に接続されたソース電極及びドレイン電極を形成し、
前記第1ゲート電極と前記第2ゲート電極は電気的に接続していることを特徴とする半導体装置の作製方法。 - 請求項13又は請求項15において、前記第2の半導体層を用いて形成される薄膜トランジスタは画素部に設けられることを特徴とする半導体装置の作製方法。
- 請求項3乃至請求項16のいずれか一項において、前記第1の層間絶縁膜が窒化珪素膜であり、前記第2の層間絶縁膜が有機樹脂であることを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項10のいずれか一項において、前記第2の開孔部は前記第1ゲート電極上にも位置することを特徴とする半導体装置の作製方法。
- 請求項11、13乃至16のいずれか一項において、前記第2の開孔部は、前記第1の半導体層上に位置する前記第1ゲート電極上にも位置することを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項19のいずれか一項において、前記ソース領域及び前記ドレイン領域、前記LDD領域を形成した後に、前記ソース領域、前記ドレイン領域及び前記LDD領域をレーザ照射又は熱処理により活性化することを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項20のいずれか一項において、前記第1ゲート電極がAlまたはAl合金からなる膜もしくはAlまたはAl合金からなる膜を含む積層構造膜により形成されていることを特徴とする半導体装置の作製方法。
- チャネル形成領域、ソース領域、ドレイン領域及びLDD領域を有する半導体層と、
前記チャネル形成領域上にゲート絶縁膜を介して形成された第1ゲート電極と、
前記LDD領域上に前記ゲート絶縁膜を介して形成され、前記第1ゲート電極の側面に接する第2ゲート電極と、
前記ゲート絶縁膜上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに電気的に接続されたソース電極及びドレイン電極と、
を具備し、
前記第1及び前記第2ゲート電極は、前記層間絶縁膜に形成された開孔部に形成されていることを特徴とする半導体装置。 - チャネル形成領域、ソース領域、ドレイン領域及びLDD領域を有する半導体層と、
前記チャネル形成領域上にゲート絶縁膜を介して形成された第1ゲート電極と、
前記LDD領域上に前記ゲート絶縁膜を介して形成され、前記第1ゲート電極の側面に接する第1の導電膜からなる第2ゲート電極と、
前記ゲート絶縁膜上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された前記第1の導電膜からなる配線と、
前記層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに電気的に接続され且つ前記配線に電気的に接続された第2の導電膜からなるソース電極及びドレイン電極と、
を具備し、
前記第1及び前記第2ゲート電極は、前記層間絶縁膜に形成された開孔部に形成されていることを特徴とする半導体装置。 - チャネル形成領域、ソース領域、ドレイン領域及びLDD領域を有する半導体層と、
前記チャネル形成領域上にゲート絶縁膜を介して形成された第1ゲート電極と、
前記LDD領域上に前記ゲート絶縁膜を介して形成され、前記第1ゲート電極の側面に接する第2ゲート電極と、
前記ゲート絶縁膜上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに電気的に接続されたソース電極及びドレイン電極と、
を具備し、
前記第1及び前記第2ゲート電極は、前記第1及び前記第2の層間絶縁膜に形成された開孔部に形成されていることを特徴とする半導体装置。 - チャネル形成領域、ソース領域、ドレイン領域及びLDD領域を有する半導体層と、
前記チャネル形成領域上にゲート絶縁膜を介して形成された第1ゲート電極と、
前記LDD領域上に前記ゲート絶縁膜を介して形成され、前記第1ゲート電極の側面に接する第1の導電膜からなる第2ゲート電極と、
前記ゲート絶縁膜上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜上に形成された前記第1の導電膜からなる配線と、
前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに電気的に接続され且つ前記配線に電気的に接続された第2の導電膜からなるソース電極及びドレイン電極と、
を具備し、
前記第1及び前記第2ゲート電極は、前記第1及び前記第2の層間絶縁膜に形成された開孔部に形成されていることを特徴とする半導体装置。 - チャネル形成領域、ソース領域、ドレイン領域及びLDD領域を有する半導体層と、
前記チャネル形成領域上にゲート絶縁膜を介して形成された第1ゲート電極と、
前記ゲート絶縁膜及び前記第1ゲート電極上に形成された第1の層間絶縁膜と、
前記LDD領域上に前記ゲート絶縁膜及び前記第1の層間絶縁膜を介して形成された第2ゲート電極と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに電気的に接続されたソース電極及びドレイン電極と、
前記第1ゲート電極と前記第2ゲート電極を電気的に接続する配線層と、
を具備し、
前記第2ゲート電極は、前記第2の層間絶縁膜に形成された開孔部に形成されていることを特徴とする半導体装置。 - チャネル形成領域、ソース領域、ドレイン領域及びLDD領域を有する半導体層と、
前記チャネル形成領域上にゲート絶縁膜を介して形成された第1ゲート電極と、
前記ゲート絶縁膜及び前記第1ゲート電極上に形成された第1の層間絶縁膜と、
前記LDD領域上に前記ゲート絶縁膜及び前記第1の層間絶縁膜を介して形成された第1の導電膜からなる第2ゲート電極と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜上に形成された前記第1の導電膜からなる配線と、
前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに電気的に接続され且つ前記配線に電気的に接続された第2の導電膜からなるソース電極及びドレイン電極と、
前記第1ゲート電極と前記第2ゲート電極を電気的に接続し、前記第2の導電膜からなる電極層と、
を具備し、
前記第2ゲート電極は、前記第2の層間絶縁膜に形成された開孔部に形成されていることを特徴とする半導体装置。 - 第1の半導体層及び第2の半導体層と、
前記第1の半導体層及び前記第2の半導体層それぞれに形成されたチャネル形成領域、LDD領域、ソース領域及びドレイン領域と、
前記第1の半導体層の前記チャネル形成領域及び前記第2の半導体層の前記チャネル形成領域それぞれの上にゲート絶縁膜を介して形成された第1ゲート電極と、
前記第1の半導体層の前記LDD領域上に位置し、前記第1の半導体層の前記第1ゲート電極の側面に接する導電膜からなる第2ゲート電極と、
前記ゲート絶縁膜上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜上に形成された前記導電膜からなる画素電極と、
前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに電気的に接続されたソース電極及びドレイン電極と、
を具備し、
前記第2の半導体層に電気的に接続する前記ソース電極または前記ドレイン電極は、前記画素電極に電気的に接続し、
前記第1及び前記第2ゲート電極は、前記第1及び前記第2の層間絶縁膜に形成された開孔部に形成されていることを特徴とする半導体装置。 - 請求項22、24又は28において、前記第2ゲート電極上に配線層が形成されることを特徴とする半導体装置。
- 第1の半導体層及び第2の半導体層と、
前記第1の半導体層及び前記第2の半導体層それぞれに形成されたチャネル形成領域、LDD領域、ソース領域及びドレイン領域と、
前記第1の半導体層の前記チャネル形成領域及び前記第2の半導体層の前記チャネル形成領域それぞれの上にゲート絶縁膜を介して形成された第1ゲート電極と、
前記第1の半導体層の前記LDD領域上に前記ゲート絶縁膜を介して形成され、前記第1ゲート電極の側面に接する第1の導電膜からなる第2ゲート電極と、
前記ゲート絶縁膜上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜上に形成された前記第1の導電膜からなる配線と、
前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに電気的に接続され且つ前記配線に電気的に接続された第2の導電膜からなるソース電極及びドレイン電極と、
を具備し、
前記第1及び前記第2ゲート電極は、前記第1及び前記第2の層間絶縁膜に形成された開孔部に形成されていることを特徴とする半導体装置。 - 第1の半導体層及び第2の半導体層と、
前記第1の半導体層及び前記第2の半導体層それぞれに形成されたチャネル形成領域、LDD領域、ソース領域及びドレイン領域と、
前記第1の半導体層のチャネル形成領域及び前記第2の半導体層のチャネル形成領域それぞれの上にゲート絶縁膜を介して形成された第1ゲート電極と、
前記ゲート絶縁膜及び前記第1ゲート電極上に形成された第1の層間絶縁膜と、
前記第1の半導体層の前記LDD領域上に前記ゲート絶縁膜及び前記第1の層間絶縁膜を介して形成された導電膜からなる第2ゲート電極と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜上に形成された前記導電膜からなる画素電極と、
前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに電気的に接続された配線と、
前記第1ゲート電極と前記第2ゲート電極を電気的に接続する配線層と、
を具備し、
前記第2の半導体層に電気的に接続するソース電極またはドレイン電極は、前記画素電極に電気的に接続し、
前記第2ゲート電極は、前記第2の層間絶縁膜に形成された開孔部に形成されていることを特徴とする半導体装置。 - 第1の半導体層及び第2の半導体層と、
前記第1の半導体層及び前記第2の半導体層それぞれに形成されたチャネル形成領域、LDD領域、ソース領域及びドレイン領域と、
前記第1の半導体層のチャネル形成領域及び前記第2の半導体層のチャネル形成領域それぞれの上にゲート絶縁膜を介して形成された第1ゲート電極と、
前記ゲート絶縁膜及び前記第1ゲート電極上に形成された第1の層間絶縁膜と、
前記第1の半導体層の前記LDD領域上に前記ゲート絶縁膜及び前記第1の層間絶縁膜を介して形成された第1の導電膜からなる第2ゲート電極と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜上に形成された前記第1の導電膜からなる配線と、
前記第2の層間絶縁膜上に形成され、前記ソース領域及び前記ドレイン領域それぞれに電気的に接続され且つ前記配線に電気的に接続された第2の導電膜からなるソース電極及びドレイン電極と、
前記第1ゲート電極と前記第2ゲート電極を電気的に接続する前記第2の導電膜からなる電極層と、
を具備し、
前記第2ゲート電極は、前記第2の層間絶縁膜に形成された開孔部に形成されていることを特徴とする半導体装置。 - 請求項30又は請求項32において、前記第2の半導体層を用いて形成される薄膜トランジスタは画素部に設けられることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003355882A JP4413573B2 (ja) | 2003-10-16 | 2003-10-16 | 半導体装置及びその作製方法 |
US10/963,822 US7157321B2 (en) | 2003-10-16 | 2004-10-14 | Semiconductor device and method for manufacturing the same |
US11/584,524 US7528410B2 (en) | 2003-10-16 | 2006-10-23 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003355882A JP4413573B2 (ja) | 2003-10-16 | 2003-10-16 | 半導体装置及びその作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005123360A JP2005123360A (ja) | 2005-05-12 |
JP2005123360A5 JP2005123360A5 (ja) | 2006-06-08 |
JP4413573B2 true JP4413573B2 (ja) | 2010-02-10 |
Family
ID=34509777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003355882A Expired - Fee Related JP4413573B2 (ja) | 2003-10-16 | 2003-10-16 | 半導体装置及びその作製方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7157321B2 (ja) |
JP (1) | JP4413573B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7736964B2 (en) * | 2004-11-22 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method for manufacturing the same |
KR101293567B1 (ko) * | 2006-02-21 | 2013-08-06 | 삼성디스플레이 주식회사 | 표시장치의 제조방법 |
JP5173160B2 (ja) * | 2006-07-14 | 2013-03-27 | 新光電気工業株式会社 | 多層配線基板及びその製造方法 |
JP5151782B2 (ja) * | 2008-08-04 | 2013-02-27 | コニカミノルタホールディングス株式会社 | Tftアレイ基板の製造方法 |
TWI529942B (zh) | 2009-03-27 | 2016-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
KR101904811B1 (ko) * | 2009-07-24 | 2018-10-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101963300B1 (ko) * | 2009-12-04 | 2019-03-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
CN102473737B (zh) * | 2010-06-22 | 2014-07-23 | 松下电器产业株式会社 | 发光显示装置及其制造方法 |
US8461630B2 (en) * | 2010-12-01 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TWI573277B (zh) * | 2011-05-05 | 2017-03-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
FR3059148B1 (fr) * | 2016-11-23 | 2019-09-06 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d |
KR20210069835A (ko) * | 2019-12-04 | 2021-06-14 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3173135B2 (ja) | 1992-06-24 | 2001-06-04 | セイコーエプソン株式会社 | 薄膜半導体装置及びその製造方法 |
JP2551724B2 (ja) | 1993-03-04 | 1996-11-06 | 株式会社高度映像技術研究所 | 薄膜半導体装置およびその製造方法 |
US5814529A (en) * | 1995-01-17 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
US6593592B1 (en) * | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
JP3239875B2 (ja) | 1999-04-02 | 2001-12-17 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
US6639265B2 (en) * | 2000-01-26 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
JP4939689B2 (ja) | 2000-01-26 | 2012-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
-
2003
- 2003-10-16 JP JP2003355882A patent/JP4413573B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-14 US US10/963,822 patent/US7157321B2/en not_active Expired - Fee Related
-
2006
- 2006-10-23 US US11/584,524 patent/US7528410B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7528410B2 (en) | 2009-05-05 |
US20070034874A1 (en) | 2007-02-15 |
JP2005123360A (ja) | 2005-05-12 |
US7157321B2 (en) | 2007-01-02 |
US20050082537A1 (en) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7528410B2 (en) | Semiconductor device and method for manufacturing the same | |
EP1947695B1 (en) | Display device | |
JP6503459B2 (ja) | 半導体装置及びその製造方法 | |
TWI395036B (zh) | 薄膜電晶體陣列面板及其製造方法 | |
JP5490138B2 (ja) | 薄膜トランジスタとその製造方法、半導体装置とその製造方法、並びに表示装置 | |
KR19990030267A (ko) | 표시 장치와 그 제조 방법 | |
JP2008147516A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2000349297A (ja) | 薄膜トランジスタ、パネル及びそれらの製造方法 | |
JP2019169606A (ja) | アクティブマトリクス基板およびその製造方法 | |
JP4872196B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
JP4441299B2 (ja) | 表示装置の製造方法 | |
JP4377640B2 (ja) | 半導体装置及びその作製方法 | |
JP2005183774A (ja) | 半導体装置及びその作製方法 | |
JP4166486B2 (ja) | 薄膜トランジスタ基板 | |
KR20080047773A (ko) | 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법 | |
JP4997691B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
JP4402396B2 (ja) | 半導体装置の作製方法 | |
JP4872197B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
JP4467901B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
JP4447308B2 (ja) | 半導体装置及びその作製方法 | |
JP2007142059A (ja) | 表示装置の製造方法 | |
JP4286754B2 (ja) | 表示装置の作製方法 | |
JP4599603B2 (ja) | トランジスタの製造方法 | |
JP4855511B2 (ja) | 表示装置 | |
JP4455855B2 (ja) | 半導体装置及びその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091118 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |