JP2006330719A - 有機発光ディスプレイ及びその製造方法 - Google Patents

有機発光ディスプレイ及びその製造方法 Download PDF

Info

Publication number
JP2006330719A
JP2006330719A JP2006127699A JP2006127699A JP2006330719A JP 2006330719 A JP2006330719 A JP 2006330719A JP 2006127699 A JP2006127699 A JP 2006127699A JP 2006127699 A JP2006127699 A JP 2006127699A JP 2006330719 A JP2006330719 A JP 2006330719A
Authority
JP
Japan
Prior art keywords
organic light
light emitting
emitting display
switching transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006127699A
Other languages
English (en)
Inventor
Do-Young Kim
道 暎 金
Takashi Noguchi
野口　隆
Jang-Yeon Kwon
章 淵 權
Jong-Man Kim
鍾 萬 金
Chishin Tei
智 心 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006330719A publication Critical patent/JP2006330719A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

【課題】有機発光ディスプレイ及びその製造方法を提供する。
【解決手段】
基板１１と、基板１１にマトリックス状に配置されるものであって、スイッチングトランジスタＱ１、ドライビングトランジスタＱ２、及びＯＬＥＤを有する複数の画素と、を備える有機発光ディスプレイである。スイッチングトランジスタＱ１は、ドライビングトランジスタＱ２に比べてキャリア移動度の低いシリコンチャンネルを有する。キャリア移動度の低いスイッチングトランジスタＱ１に漏れ電流が抑制され、キャリア移動度の高い多結晶シリコンにより長寿命、高速駆動が可能となる。
【選択図】図１

Description

本発明は、アクティブマトリックスＴＦＴ有機発光ディスプレイ及びその製造方法に関する。
有機発光ダイオード（ＯＬＥＤ：ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅｓ）を利用する能動型カラー表示装置は、各画素がアナログ画像信号をサンプリングするスイッチング（サンプリング）トランジスタ、画像信号を維持するメモリキャパシタ、及びメモリキャパシタに蓄積された画像信号電圧によってＯＬＥＤに供給される電流を制御する駆動（ドライビング：ｄｒｉｖｉｎｇ）トランジスタを構成する２個のトランジスタ及び１個のキャパシタからなる回路が最も一般的に用いられている。
一般的に、スイッチングトランジスタ及びドライビングトランジスタのチャンネルは、非晶質シリコンまたは多結晶シリコンで形成される。非晶質シリコンは、キャリア移動度（ｃａｒｒｉｅｒ ｍｏｂｉｌｉｔｙ）が低くて高速駆動するのが難しいという欠点があり、特に、駆動トランジスタの大電流によって急激な品質低下が生じるために寿命が短いという短所がある。
多結晶シリコンは、キャリア移動度が高く、大電流による品質低下は非晶質シリコンに比べて顕著に低いために選好されている。しかし、多結晶シリコンの短所は、粒界を通じた電流漏れにより大きいオフ電流（ｏｆｆ−ｃｕｒｒｅｎｔ）が発生するという点である。
また、多結晶シリコンの他の欠点は、均質性（ｕｎｉｆｏｒｍｉｔｙ）が低いために画素別に均一な動作特性を得ることが困難である。このような均質性の弱点を補償するために電圧プログラム方式（Ｓａｒｎｏｆｆ、ＳＩＤ９８参照）、電流プログラム方式（Ｓｏｎｙ、ＳＩＤ０１参照）などがある。その他に多様な形態の補償手段が提案されているが、かかる補償素子により回路が複雑になって製作設計が難しくなるだけでなく、かかる補償素子による新たな問題が発生する。
現在、ＯＬＥＤの研究課題は、低い漏れ電流、速い応答性、及び単純な構造のＯＬＥＤの駆動回路を開発することである。
本発明の技術的課題は、省エネ性及び長寿命の有機発光ディスプレイ、及びその製造方法を提供することである。
本発明による有機発光ディスプレイは、キャリア移動度の低い第１シリコンチャンネルを有するスイッチングトランジスタと、相対的にキャリア移動度の高い第２シリコンチャンネルを有するドライビングトランジスタと、を備える。
本発明による有機発光ディスプレイの具体的な類型は、基板上に平行に配置される複数の垂直走査信号ラインと、垂直走査信号ラインに直交するように配置される水平駆動信号ラインと、前記垂直走査信号ライン及び水平駆動信号ラインによって定義される各画素領域に設けられるＯＬＥＤと、前記垂直走査信号ライン及び水平駆動信号ラインに連結されてＯＬＥＤを駆動する半導体回路部と、前記半導体回路部にＯＬＥＤ駆動用のパワーを供給するパワー供給ラインと、を備え、前記半導体回路部は、移動度の低い第１シリコンチャンネルを有するスイッチングトランジスタと、相対的に移動度の高い第２シリコンチャンネルを有するドライビングトランジスタと、を備える。
前記本発明において、前記基板はプラスチック基板であり、前記半導体回路部は、前記垂直走査信号ライン及び水平走査信号ラインに連結される非晶質シリコンスイッチングトランジスタと、前記ＯＬＥＤに連結される多結晶シリコンドライビングトランジスタと、前記一つのメモリキャパシタと、を備える。
本発明の望ましい実施形態によれば、前記プラスチック基板上に絶縁層が形成され、前記絶縁層上に半導体回路部が設けられる。
基板と、基板上にマトリックス状に配列されるものであって、スイッチングトランジスタ、ドライビングトランジスタ、及びＯＬＥＤをそれぞれ有する複数の画素とを備える本発明による有機発光ディスプレイの製造方法は、基板上に非晶質シリコン形成段階と、前記非晶質シリコンを局部的に多結晶化して、前記各画素のスイッチングトランジスタ及びドライビングトランジスタを形成するための非晶質シリコン領域及び多結晶シリコン領域を形成する段階と、前記非晶質シリコン及び多結晶シリコンを利用して各画素のスイッチングトランジスタ及びドライビングトランジスタを備える半導体回路部を製造する段階と、前記半導体回路部上に有機発光層を備えるＯＬＥＤ製造段階と、を含む。
本発明は、非晶質シリコン及び多結晶シリコンの利点を共に有するように低い漏れ電流が要求されるスイッチングトランジスタには、キャリア移動度の低い非晶質シリコンによりチャンネルを構成し、耐久性と速い応答性とが要求されるドライビングトランジスタには、キャリア移動度の高い非晶質シリコンで構成する。
このような本発明によれば、漏れ電流が減少して、省エネ性、耐久性、速い応答性によって高解像及び長寿命の有機発光ディスプレイを得ることができる。
このような本発明は、オフ電流の減少のためのＬＤＤ構造を採用しないので、熱に弱いプラスチックまたはガラスを基板材料として使用できる。したがって、本発明によれば、良質の高性能有機発光ディスプレイを製造することができる。
以下、本発明による有機発光ディスプレイ、及びその製造方法を添付された図面を参照して詳細に説明する。
図１は、本発明によるディスプレイ装置の概略的な構造を示す等価回路図であり、図２は、各画素のレイアウトを示す図面である。
ディスプレイ素子１は、プラスチック基板１１をベースパネルとして利用する。基板１１上には、平行な複数の垂直走査信号ライン（以下、「Ｘライン」と称する）Ｘｓと、平行な複数の水平駆動信号ライン（以下、「Ｙライン」と称する）Ｙｓとが相互に直交する方向に配置されてマトリックス構造を形成する。ＯＬＥＤ駆動用の電源（パワー）を供給する電源供給ライン（以下、「ＺラインＺｄ」と称する）は、ＹラインＹｓに所定間隔をおいて、ＹラインＹｓと平行に配置される。また、ＺラインＺｄは、ＸラインＸｓ及びＹラインＹｓに連結されてＯＬＥＤを駆動する半導体回路部に備えられる。ＸラインＸｓ、ＹラインＹｓ、及びＺラインＺｄによって取り囲まれた領域に画素が設けられる。
ＸラインＸｓは、垂直走査信号が印加されるラインであり、ＹラインＹｓは、映像信号である水平駆動信号が印加されるラインである。ＸラインＸｓは垂直走査回路に連結され、ＹラインＹｓは水平駆動回路に連結される。ＺラインＺｄは、ＯＬＥＤ作動のための電源回路に連結される。 各画素は、２つのトランジスタＱ１，Ｑ２及び一つのキャパシタＣｍを備える。各画素で、ＸラインＸｓ及びＹラインＹｓにスイッチングトランジスタＱ１のソース及びゲートが連結され、スイッチングトランジスタＱ１のドレインはドライビングトランジスタＱ２のゲートに接続される。スイッチングトランジスタＱ１の作動により印加される電荷を蓄積して、各画素別イメージ情報をメモリ（記憶）するメモリキャパシタＣｍは、ドライビングトランジスタＱ２のゲート及びソースに並列接続される。ドライビングトランジスタＱ２のドレインには、ＯＬＥＤのアノードが連結される。そして、ＯＬＥＤのカソードＫは、全体画素が共有する共通電極に該当する。ここで、スイッチングトランジスタＱ１は、ｎ型ＴＦＴであり、ドライビングトランジスタＱ２は、ｐ型ＴＦＴである。
前記のような構造の有機発光素子において、スイッチングトランジスタＱ１は、キャリア移動度の低いシリコン、例えば、非晶質シリコントランジスタであり、ドライビングトランジスタＱ２は、相対的にキャリア移動度の高い多結晶シリコントランジスタである。ここで、キャリア移動度の低いスイッチングトランジスタＱ１は、非晶質シリコンの他に局部的に多結晶が一部混在するシリコンチャンネルを有しうる。そして、ドライビングトランジスタＱ２は、スイッチングトランジスタＱ１に比べてキャリア移動度の高い、例えば、純粋な多結晶シリコン、または大部分が多結晶シリコンであるが、その一部に非晶質シリコンが混在するシリコンチャンネルを有しうる。
本発明において、スイッチングトランジスタＱ１のチャンネルは、画素のスイッチングに必要な最小の応答性のための低いキャリア移動度を有し、このような低いキャリア移動度は、オフ電流を抑制して漏れ電流による電力損失を減少させる。オフ電流を減らすためにＣＭＯＳにおいてチャンネルの両側にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を形成する方法が知られているが、これはＬＤＤマスク及びＬＤＤ領域を形成するための追加工程が必要である。そして、このようなＬＤＤは、ウェーハのように熱に強い基板を利用する半導体素子には適用できるが、プラスチックのような熱に弱い基板には適用されない。
本発明によれば、基板材料として熱に弱いガラスまたはプラスチックが利用され、このような基板上にＬＤＤ工程が必要ない非晶質シリコンスイッチングトランジスタ及び多結晶シリコンドライビングトランジスタが形成される。これまでの研究は、有機発光ディスプレイが非晶質シリコンまたは多結晶シリコンのうち何れか一つの材料のみを利用する一方、本発明は、低いキャリア移動度を有することによってオフ電流を減らすことができる非晶質シリコンと、高いキャリア移動度を有することによって速い応答性及び長寿命を有する多結晶シリコンとを複合的に利用するという点に特徴がある。
図２を参照すれば、図２の左右にＹラインＹｓ及びＺラインＺｄが平行に配置され、これに直交する方向にＸラインＸｓが配置される。ＸラインＸｓとＹラインＹｓとの交差部分に非晶質シリコンスイッチングトランジスタＱ１が位置し、ＸラインＸｓとＺラインＺｄとの交差部の近くには、多結晶シリコンドライビングトランジスタＱ２が配置される。スイッチングトランジスタＱ１とドライビングトランジスタＱ２との間には、メモリキャパシタＣｍが配置される。メモリキャパシタＣｍの一つの電極（下部電極）Ｃｍａは、ＺラインＺｄから延びる部分であり、もう一つの電極（上部電極）Ｃｍｂは、スイッチングトランジスタＱ１のドレインＱ１ｄ及びドライビングトランジスタＱ２のゲートＱ２ｇと一体に形成される。スイッチングトランジスタＱ１のゲートＱ１ｇは、ＸラインＸｓから延びる部分である。
図２のＡ−Ａ’線の断面を示す図３を参照すれば、プラスチックまたはガラス基板１１にＳｉＯ２などの絶縁物質からなるバッファ層１２が形成され、その上にスイッチングトランジスタＱ１が形成される。スイッチングトランジスタＱ１は、バッファ層１２上に形成されるソースＱ１ｓ、チャンネルＱ１ｃ、及びドレインＱ１ｄを有する非晶質シリコン層、その上のＳｉＯ２などによる第１絶縁層１３、及びゲートＱ１ｇを備える。スイッチングトランジスタＱ１上には、ＳｉＯ２で形成されたＩＭＤ（Ｉｎｔｅｒｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃ）１４、その上に金属で形成されたソース電極Ｑ１ｓｅ、ドレイン電極Ｑ１ｄｅが形成される。これらの電極Ｑ１ｓｅ，Ｑ１ｄｅの下部は、ＩＭＤ１４に形成される貫通孔を通じて下部のソースＱ１ｓ及びドレインＱ１ｄに電気的に接続される。これらの電極、メモリキャパシタの上部電極Ｃｍｂ、及びＺラインＺｄは、Ｍｏ／Ａｌ／ＭｏまたはＴｉ／Ａｌ−Ｃｕ合金／Ｔｉの積層構造を有しうる。スイッチングトランジスタＱ１のゲートＱ１ｇは、前述したＸラインＸｓから延びるものであって、タングステンなどにより形成される。
メモリキャパシタＣｍの誘電層は、ＩＭＤ１４の一部であり、下部電極Ｃｍａは、前述したように多結晶シリコンドライビングトランジスタＱ２のゲートと一体にタングステンにより形成される。
ＺラインＺｄと一体に形成される上部電極Ｃｍｂ、ソース電極Ｑ１ｓｅ、及びドレイン電極Ｑ１ｄｅの上には第２絶縁層１７第３絶縁層１８が形成され、その上には正孔輸送層（ＨＴＬ）、ＯＬＥＤのカソードとしての共通電極Ｋ、及び第４絶縁層１９が設けられる。第４絶縁層１９は、ＯＬＥＤを保護するパッシベーション層である。
図２のＢ−Ｂ線の断面図を示す図４は、ドライビングトランジスタＱ２及びＯＬＥＤの全体積層構造を示す。
基板１１上にバッファ層１２が形成され、その上にスイッチングトランジスタＱ１と同時に形成されるドライビングトランジスタＱ２が形成される。ドライビングトランジスタＱ２のシリコン層は、多結晶シリコンであって、スイッチングトランジスタＱ１の製作時に利用されたシリコン層と同時に形成された後、別途のアニーリングによって多結晶化されたものである。多結晶シリコンは、ソースＱ２ｓ、チャンネルＱ２ｃ、及びドレインＱ２ｄを備え、その上にＳｉＯ２などによる第１絶縁層１３及びゲートＱ２ｇを備える。ゲートＱ２ｇは、前述したようにメモリキャパシタＣｍの上部電極Ｃｍｂとタングステンなどにより一体に形成される。
多結晶ドライビングトランジスタＱ２上には、スイッチングトランジスタＱ１を覆うＳｉＯ２で形成されたＩＭＤ１４、その上に金属で形成されたソース電極Ｑ２ｓｅ、及びドレイン電極Ｑ２ｄｅが形成される。これらの電極Ｑ２ｓｅ，Ｑ２ｄｅの下部は、ＩＭＤ１４に形成される貫通孔を通じて下部のソースＱ２ｓ及びドレインＱ２ｄに電気的に接続され、その上には第２絶縁層１７、第３絶縁層１８が形成される。
第３絶縁層１８上にＨＴＬが形成され、ＨＴＬの上の所定領域に発光層（ＥＭ）、電子輸送層（ＥＴＬ）が形成され、その上にカソードである共通電極Ｋが形成される。共通電極Ｋの上には、前述した第４絶縁層１９が形成される。一方、第２絶縁層１７、第３絶縁層１８の間には、ドレイン電極Ｑ２ｄｅに連結され、ＯＬＥＤの下部に位置するアノードＡｎが設けられる。アノードＡｎは、第３絶縁層１８に形成されたウィンドウ１８ａによりＨＴＬに物理的に接触して電気的に連結される。
前述した構造の電界発光ディスプレイのレイアウトは、実現可能な本発明の具体的な一例であって、このようなレイアウト及びその修正は本発明の技術的範囲を制限しない。
このような本発明の電界発光ディスプレイは、プラスチックなど熱に弱い基板上に漏れ電流が少なく、長寿命のＯＬＥＤ駆動用の半導体回路部を有する点に特徴がある。
このような本発明による電界発光ディスプレイの製造方法は次の通りである。
図５Ａないし図５Ｐは、本発明による半導体回路部の製造工程を示す図面である。図５Ａに示したように、ガラスまたはプラスチック基板１１上にＳｉＯ２バッファ層１２をＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法などによって形成する。図５Ａないし図５Ｐは、有機発光ディスプレイの単位画素に該当する部分の一部を示す。
図５Ｂに示したように、バッファ層１２上に非晶質シリコンａ−Ｓｉを形成する。
図５Ｃに示したように、マスク（図示せず）を利用したＥＬＡ（エキシマ・レーザーを使った熱処理：Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）によって非晶質シリコンａ−Ｓｉに対して選択的なアニーリングを行って、ドライビングトランジスタが形成された部分の非晶質シリコンａ−Ｓｉを多結晶シリコンｐ−Ｓｉに変換する。
図５Ｄに示したように、非晶質シリコンａ−Ｓｉ及び多結晶シリコンｐ−ＳｉをパターニングしてスイッチングトランジスタＱ１及びドライビングトランジスタＱ２に用いられるシリコン島（ｓｉｌｉｃｏｎ ｉｓｌａｎｄ）を形成する。両シリコンのパターニングは、従来のフォトリソグラフィ法などの公知のパターニング法を利用して同時に行われる。
図５Ｅに示したように、ＣＶＤ法などによって前記積層上にＳｉＯ２などのゲート絶縁層１３を形成する。
図５Ｆに示したように、ゲート絶縁層１３上にモリブデンまたはタングステンなどの金属層を蒸着法またはスパッタリング法などで形成した後、これをフォトレジストを用いた湿式エッチング法によりパターニングして、ＸラインＸｓ、連結されるゲートＱ１ｇ，Ｑ２ｇ、及びメモリキャパシタの下部電極Ｃｍａを形成する。
図５Ｇに示したように、イオン注入法などによってゲートＱ１ｇ，Ｑ２ｇに覆われていない非晶質シリコンａ−Ｓｉにリン（Ｐ＋）イオンを注入してスイッチングトランジスタＱ１のソースＱ１ｓ及びドレインＱ１ｄを得る。ここで、ゲート絶縁層上にドライビングトランジスタの多結晶シリコンを保護するマスク層を追加した後にドーピングすることによって、ドライビングトランジスタの単結晶上にはドーピングされないようにすることができる。
図５Ｈに示したように、スイッチングトランジスタＱ１を保護するするフォトレジストマスクを形成した後、ホウ素（Ｂ＋）イオンを注入してドライビングトランジスタＱ２のｐ型ソースＱ２ｓ及びドレインＱ２ｄを得る。この時、先行工程でドライビングトランジスタがＮ型にドーピングされている場合、十分なＢ＋イオンのドーピングによってｐ型に反転される。このようなＰ＋及びＢ＋イオンのドーピングが完了した後、アニーリングによってスイッチングトランジスタＱ１及びドライビングトランジスタＱ２の多結晶シリコンを活性化する。図５Ｈの工程は、選択的な工程であって、省略可能である。省略される場合、図５Ｇの工程で非晶質シリコンａ−Ｓｉ及び多結晶シリコンｐ−Ｓｉに対するドーピングが行われねばならず、その結果物である両トランジスタは何れもＮＰＮ型となる。
図５Ｉに示したように、前記基板に形成される積層物の最上面にＣＶＤ法などによりＳｉＯ２を蒸着してＩＭＤ１４層を形成した後、ここにスイッチングトランジスタＱ１、ドライビングトランジスタＱ２などの接触のためのコンタクトホール１４ａを形成する。
図５Ｊに示したように、ＩＭＤ１４上に金属層を形成した後にこれをパターニングして、ＹラインＹｓ、ＺラインＺｄ、スイッチングトランジスタＱ１のドレイン電極Ｑ１ｄｅ及びソース電極Ｑ１ｓｅ、ドライビングトランジスタＱ２のドレイン電極Ｑ２ｄｅ及びソース電極Ｑ２ｓｅ、及びメモリキャパシタＣｍの上部電極Ｃｍｂなどを形成する。
図５Ｋに示したように、前記積層上にＳｉＯ２第２絶縁膜１７を形成した後、ここにドライビングトランジスタＱ２のドレイン電極Ｑ２ｄｅを露出するコンタクトホール１７ａを形成する。
図５Ｌに示したように、第２絶縁膜１７上にＩＴＯなどの導電性物質層を形成した後、これをパターニングしてＯＬＥＤのアノードＡｎを形成する。
図５Ｍに示したように、前記積層上に第３絶縁層１８を形成した後、ＯＬＥＤ領域でＩＴＯアノードＡｎが露出されるウィンドウ１８ａを形成する。
図５Ｎに示したように、第３絶縁層１８及びＩＴＯアノードＡｎの上面全体にＨＴＬを形成する。
図５Ｏに示したように、ＨＴＬ上にＥＭ、ＥＴＬを順次に形成する。
図５Ｐに示したように、ＥＴＬを含む積層の最上面にＯＬＥＤのカソードである共通電極Ｋと、その上の第４絶縁層１９とを形成して、所望の有機発光ディスプレイを得る。
以上、画素を駆動するトランジスタ及びキャパシタの製造過程について説明したが、本発明によれば、プラスチック基板に非晶質シリコン及び多結晶シリコンによるスイッチングトランジスタ及びドライビングトランジスタが形成される。
このような本願発明の理解を助けるためにいくつかの模範的な実施形態が説明され、添付された図面に示されたが、このような実施形態は、単に広い発明を例示し、それに制限されないという点を理解しなければならない。また、本発明は、図示及び説明された構造及び配列に限定されないという点も理解しなければならない。これは多様な他の修正が当業者により行われうるためである。
本発明は、有機発光ディスプレイ関連の技術分野に好適に用いられる。
本発明によってプラスチック基板に形成された有機発光ディスプレイの等価回路図である。 図１に示した本発明によるディスプレイの一画素のレイアウトを示す図面である。 本発明によるディスプレイを示す図２のＡ−Ａ’線の断面図である。 本発明によるディスプレイを示す図２のＢ−Ｂ’線の断面図である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。
符号の説明
１ ディスプレイ素子、
１１ プラスチック基板、
１２ バッファ層、
１３、１７、１８、１９ 第１絶縁層、
１４ ＩＭＤ、
１４ａ、１７ａ コンタクトホール、
１８ａ ウィンドウ、
Ａｎ アノード、
Ｃｍ キャパシタ、
Ｋ 共通電極、
Ｑ１ スイッチングトランジスタ、
Ｑ２ ドライビングトランジスタ、
Ｘｓ Ｘライン、
Ｙｓ Ｙライン、
Ｚｄ Ｚライン。

Claims (9)

  1. 基板と、
    基板にマトリックス状に配置されるものであって、スイッチングトランジスタ、ドライビングトランジスタ、及びＯＬＥＤを有する複数の画素と、を備え、
    前記スイッチングトランジスタは、ドライビングトランジスタに比べてキャリア移動度の低いチャンネルを有することを特徴とする有機発光ディスプレイ。
  2. 前記スイッチングトランジスタのチャンネルは、非晶質シリコンで形成され、
    前記ドライビングトランジスタのチャンネルは、多結晶シリコンで形成されることを特徴とする請求項１に記載の有機発光ディスプレイ。
  3. 前記基板は、ガラスまたはプラスチック基板であることを特徴とする請求項１に記載の有機発光ディスプレイ。
  4. 基板上に平行に配置される複数の垂直走査信号ラインと、
    前記垂直走査信号ラインに直交するように配置される水平駆動信号ラインと、
    前記垂直走査信号ラインと水平走査信号ラインとによって定義される各画素領域に設けられるＯＬＥＤと、
    前記垂直走査信号ライン及び前記水平駆動信号ラインに連結されてＯＬＥＤを駆動する半導体回路部と、
    前記半導体回路部にＯＬＥＤ駆動用の電源を供給する電源供給ラインと、を備え、
    前記半導体回路部は、キャリア移動度の低い第１シリコンチャンネルを有するスイッチングトランジスタと、相対的にキャリア移動度の高い第２シリコンチャンネルを有するドライビングトランジスタと、を備えることを特徴とする有機発光ディスプレイ。
  5. 前記スイッチングトランジスタは、非晶質シリコンチャンネルを備え、
    前記ドライビングトランジスタは、多結晶シリコンチャンネルを備えることを特徴とする請求項４に記載の有機発光ディスプレイ。
  6. 前記基板は、ガラスまたはプラスチック基板であることを特徴とする請求項４または請求項５に記載の有機発光ディスプレイ。
  7. 基板上にマトリックス状に配列されるものであって、スイッチングトランジスタ、ドライビングトランジスタ、及びＯＬＥＤをそれぞれ備える複数の画素が形成されている有機発光ディスプレイの製造方法において、
    前記基板上に非晶質シリコンを形成する段階と、
    前記非晶質シリコンを局部的に多結晶化して、前記各画素のスイッチングトランジスタ及びドライビングトランジスタを形成するための非晶質シリコン領域及び多結晶シリコン領域を形成する段階と、
    前記非晶質シリコン及び多結晶シリコンを利用して、各画素のスイッチングトランジスタ及びドライビングトランジスタを備える半導体回路部を製造する段階と、
    前記半導体回路部上に有機発光層を備えるＯＬＥＤを製造する段階と、を含むことを特徴とする有機発光ディスプレイの製造方法。
  8. 前記基板は、プラスチックまたはガラスであることを特徴とする請求項７に記載の有機発光ディスプレイの製造方法。
  9. 前記非晶質シリコンの局部多結晶化は、ＥＬＡによって行われることを特徴とする請求項７または請求項８に記載の有機発光ディスプレイの製造方法。
JP2006127699A 2005-05-24 2006-05-01 有機発光ディスプレイ及びその製造方法 Pending JP2006330719A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050043743A KR20060121514A (ko) 2005-05-24 2005-05-24 유기발광 디스플레이 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2006330719A true JP2006330719A (ja) 2006-12-07

Family

ID=37463953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006127699A Pending JP2006330719A (ja) 2005-05-24 2006-05-01 有機発光ディスプレイ及びその製造方法

Country Status (3)

Country Link
US (1) US20060270097A1 (ja)
JP (1) JP2006330719A (ja)
KR (1) KR20060121514A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019130915A1 (ja) * 2017-12-26 2019-07-04 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101186292B1 (ko) * 2006-01-10 2012-09-27 삼성전자주식회사 트랜지스터와 트랜지스터의 제조방법 및 이를 적용하는유기발광 디스플레이 및 그 제조방법
US20070262311A1 (en) * 2006-05-11 2007-11-15 Toppoly Optoelectronics Corp. Flat panel display and fabrication method and thereof
KR101293562B1 (ko) * 2006-06-21 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104183606A (zh) * 2014-08-07 2014-12-03 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001076873A (ja) * 1999-06-28 2001-03-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2001202034A (ja) * 2000-01-18 2001-07-27 Sharp Corp 有機エレクトロルミネッセンス表示装置
JP2002076350A (ja) * 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法と液晶表示装置の製造方法およびエレクトロルミネッセンス表示装置の製造方法
JP2003241688A (ja) * 2002-02-18 2003-08-29 Matsushita Electric Ind Co Ltd 表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164805A (en) * 1988-08-22 1992-11-17 Massachusetts Institute Of Technology Near-intrinsic thin-film SOI FETS
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
KR100997699B1 (ko) * 2002-03-05 2010-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR100496300B1 (ko) * 2003-04-02 2005-06-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
CN1541038B (zh) * 2003-04-17 2012-07-25 三星移动显示器株式会社 具有改进的白平衡的平板显示器
KR100521274B1 (ko) * 2003-06-10 2005-10-12 삼성에스디아이 주식회사 씨모스 박막 트랜지스터 및 이를 사용한 디스플레이디바이스
KR101277606B1 (ko) * 2006-03-22 2013-06-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001076873A (ja) * 1999-06-28 2001-03-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2001202034A (ja) * 2000-01-18 2001-07-27 Sharp Corp 有機エレクトロルミネッセンス表示装置
JP2002076350A (ja) * 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法と液晶表示装置の製造方法およびエレクトロルミネッセンス表示装置の製造方法
JP2003241688A (ja) * 2002-02-18 2003-08-29 Matsushita Electric Ind Co Ltd 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019130915A1 (ja) * 2017-12-26 2019-07-04 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20060270097A1 (en) 2006-11-30
KR20060121514A (ko) 2006-11-29

Similar Documents

Publication Publication Date Title
US6724149B2 (en) Emissive display device and electroluminescence display device with uniform luminance
KR100653297B1 (ko) 일렉트로 루미네선스 표시 장치
JP4989415B2 (ja) 有機電界発光表示装置
US6762564B2 (en) Display apparatus
US6781155B1 (en) Electroluminescence display device with a double gate type thin film transistor having a lightly doped drain structure
US7416924B2 (en) Organic light emitting display with single crystalline silicon TFT and method of fabricating the same
JP4640690B2 (ja) アクティブマトリクス有機ｅｌ表示装置の製造方法
US7326959B2 (en) Thin film transistor with common contact hole and fabrication method thereof
JP2000231346A (ja) エレクトロルミネッセンス表示装置
JP2000231347A (ja) エレクトロルミネッセンス表示装置
JP2006190640A (ja) 液晶表示装置及びその製造方法
JP2006039534A (ja) トランジスタ，画素回路及び有機発光表示装置
US20050221568A1 (en) Manufacturing method of semiconductor device, semiconductor device, substrate for electro-optical device, electro-optical device, and electronic apparatus
JP2011071440A (ja) 有機ｅｌ表示装置
JP2003223120A (ja) 半導体表示装置
US20040211961A1 (en) Flat panel display with thin film transistor
US7402950B2 (en) Active matrix organic light emitting display device and method of fabricating the same
US7348631B2 (en) Thin film transistor substrate and manufacturing method for the same
JP2001282137A (ja) エレクトロルミネッセンス表示装置
US7763889B2 (en) Thin film transistor, method of fabricating the same, and a display device including the thin film transistor
JP2006330719A (ja) 有機発光ディスプレイ及びその製造方法
JP2000172199A (ja) エレクトロルミネッセンス表示装置
JP2006301629A (ja) 単結晶シリコン薄膜トランジスタの有機発光ディスプレイ及びその製造方法
KR100805155B1 (ko) 박막 트랜지스터를 구비한 유기 전계 발광 표시 장치 및 그제조방법
JP2004264634A (ja) エレクトロルミネッセンス表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111122