JP2000172199A - エレクトロルミネッセンス表示装置 - Google Patents
エレクトロルミネッセンス表示装置Info
- Publication number
- JP2000172199A JP2000172199A JP10341859A JP34185998A JP2000172199A JP 2000172199 A JP2000172199 A JP 2000172199A JP 10341859 A JP10341859 A JP 10341859A JP 34185998 A JP34185998 A JP 34185998A JP 2000172199 A JP2000172199 A JP 2000172199A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- gate
- drain
- electrode
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005401 electroluminescence Methods 0.000 title abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 44
- 239000010408 film Substances 0.000 claims abstract description 40
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- -1 3-methylphenylphenylamino Chemical group 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical class N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 1
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 1
- 108010025037 T140 peptide Proteins 0.000 description 1
- 239000007983 Tris buffer Substances 0.000 description 1
- JHYLKGDXMUDNEO-UHFFFAOYSA-N [Mg].[In] Chemical compound [Mg].[In] JHYLKGDXMUDNEO-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
Abstract
(57)【要約】
【課題】 発光する表示画素が発光すべき輝度で発光す
るエレクトロルミネッセンス表示装置を提供する。 【解決手段】 陽極６１、陰極６６及び該両電極の間に
挟まれた発光素子層６５から成るＥＬ素子６０と、ドレ
イン電極１６がドレイン信号線に、ゲート電極１１がゲ
ート信号線にそれぞれ接続された第１の薄膜トランジス
タ３０と、ソース電極４３ｓが前記陽極６１に、ドレイ
ン電極４２ｄが駆動電源５０に、ゲート電極４１が前記
第１の薄膜トランジスタ３０のソース電極１８に接続さ
れた第２の薄膜トランジスタ４０とを備えたエレクトロ
ルミネッセンス表示装置において、前記第１の薄膜トラ
ンジスタ３０の能動層１３上の層間絶縁膜１５の上に遮
光材料６７を設けて、発光層６５にて発光した光が能動
層に到達することを防止して、第１のＴＦＴ３０のリー
ク電流を抑制する。
るエレクトロルミネッセンス表示装置を提供する。 【解決手段】 陽極６１、陰極６６及び該両電極の間に
挟まれた発光素子層６５から成るＥＬ素子６０と、ドレ
イン電極１６がドレイン信号線に、ゲート電極１１がゲ
ート信号線にそれぞれ接続された第１の薄膜トランジス
タ３０と、ソース電極４３ｓが前記陽極６１に、ドレイ
ン電極４２ｄが駆動電源５０に、ゲート電極４１が前記
第１の薄膜トランジスタ３０のソース電極１８に接続さ
れた第２の薄膜トランジスタ４０とを備えたエレクトロ
ルミネッセンス表示装置において、前記第１の薄膜トラ
ンジスタ３０の能動層１３上の層間絶縁膜１５の上に遮
光材料６７を設けて、発光層６５にて発光した光が能動
層に到達することを防止して、第１のＴＦＴ３０のリー
ク電流を抑制する。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上にエレクト
ロルミネッセンス素子及び薄膜トランジスタを備えたエ
レクトロルミネッセンス表示装置に関する。
ロルミネッセンス素子及び薄膜トランジスタを備えたエ
レクトロルミネッセンス表示装置に関する。
【０００２】
【従来の技術】近年、エレクトロルミネッセンス（Elec
tro Luminescence：以下、「ＥＬ」と称する。）素子
を用いたエレクトロルミネッセンス表示装置が、ＣＲＴ
やＬＣＤに代わる表示装置として注目されており、例え
ば、そのＥＬ素子を駆動させるスイッチング素子として
薄膜トランジスタ（Thin Film Transistor：以下、「Ｔ
ＦＴ」と称する。）を備えたエレクトロルミネッセンス
表示装置の研究開発も進められている。
tro Luminescence：以下、「ＥＬ」と称する。）素子
を用いたエレクトロルミネッセンス表示装置が、ＣＲＴ
やＬＣＤに代わる表示装置として注目されており、例え
ば、そのＥＬ素子を駆動させるスイッチング素子として
薄膜トランジスタ（Thin Film Transistor：以下、「Ｔ
ＦＴ」と称する。）を備えたエレクトロルミネッセンス
表示装置の研究開発も進められている。
【０００３】図５に、従来のＥＬ素子及びＴＦＴを備え
たエレクトロルミネッセンス表示装置の等価回路図を示
す。
たエレクトロルミネッセンス表示装置の等価回路図を示
す。
【０００４】同図は、第１のＴＦＴ１３０、第２のＴＦ
Ｔ１４０及び有機ＥＬ素子１６０からなるエレクトロル
ミネッセンス表示装置の等価回路図であり、第ｎ行及び
第ｎ＋１行のゲート信号線Ｇｎ，Ｇｎ＋１と第ｍ列及び
第ｍ＋１列のドレイン信号線Ｄｍ，Ｄｍ＋１付近を示し
ている。
Ｔ１４０及び有機ＥＬ素子１６０からなるエレクトロル
ミネッセンス表示装置の等価回路図であり、第ｎ行及び
第ｎ＋１行のゲート信号線Ｇｎ，Ｇｎ＋１と第ｍ列及び
第ｍ＋１列のドレイン信号線Ｄｍ，Ｄｍ＋１付近を示し
ている。
【０００５】ゲート信号を供給するゲート信号線Ｇｎ，
Ｇｎ＋１とドレイン信号を供給するドレイン信号線Ｄ
ｍ，Ｄｍ＋１とが直交しており、両信号線の交差点付近
には、有機ＥＬ素子１６０及びこの有機ＥＬ素子１６０
を駆動するＴＦＴ１３０，１４０が設けられている。
Ｇｎ＋１とドレイン信号を供給するドレイン信号線Ｄ
ｍ，Ｄｍ＋１とが直交しており、両信号線の交差点付近
には、有機ＥＬ素子１６０及びこの有機ＥＬ素子１６０
を駆動するＴＦＴ１３０，１４０が設けられている。
【０００６】スイッチング用のＴＦＴである第１のＴＦ
Ｔ１３０は、ゲート信号線Ｇｎ，Ｇｎ＋１に接続されて
おりゲート信号が供給されるゲート電極１３１と、ドレ
イン信号線Ｄｍ，Ｄｍ＋１に接続されておりドレイン信
号が供給されるドレイン電極１３２と、第２のＴＦＴ１
４０のゲート電極１４１に接続されているソース電極１
３３とからなる。
Ｔ１３０は、ゲート信号線Ｇｎ，Ｇｎ＋１に接続されて
おりゲート信号が供給されるゲート電極１３１と、ドレ
イン信号線Ｄｍ，Ｄｍ＋１に接続されておりドレイン信
号が供給されるドレイン電極１３２と、第２のＴＦＴ１
４０のゲート電極１４１に接続されているソース電極１
３３とからなる。
【０００７】有機ＥＬ素子駆動用のＴＦＴである第２の
ＴＦＴ１４０は、第１のＴＦＴ１３０のソース電極１３
３に接続されているゲート電極１４１と、有機ＥＬ素子
１６０の陽極１６１に接続されたソース電極１４２と、
有機ＥＬ素子１６０に供給される電源１５０に接続され
たドレイン電極１４３とから成る。
ＴＦＴ１４０は、第１のＴＦＴ１３０のソース電極１３
３に接続されているゲート電極１４１と、有機ＥＬ素子
１６０の陽極１６１に接続されたソース電極１４２と、
有機ＥＬ素子１６０に供給される電源１５０に接続され
たドレイン電極１４３とから成る。
【０００８】また、有機ＥＬ素子１６０は、ソース電極
１４２に接続された陽極１６１と、コモン電極１６４に
接続された陰極１６２、及びこの陽極１６１と陰極１６
２との間に挟まれた発光素子層１６３から成る。
１４２に接続された陽極１６１と、コモン電極１６４に
接続された陰極１６２、及びこの陽極１６１と陰極１６
２との間に挟まれた発光素子層１６３から成る。
【０００９】ここで、図５の等価回路図に示す回路の駆
動方法について、図６に示す各信号のタイミングチャー
トに基づいて説明する。図５（ａ）は第ｎ行の第１のＴ
ＦＴ１３０のゲート電極に供給される信号ＶG(n)1の、
同（ｂ）は第ｎ＋１行の第１のＴＦＴ１３０のゲート電
極に供給される信号ＶG(n+1)1の、同（ｃ）はドレイン
信号線Ｄｍのドレイン信号ＶDの、同（ｄ）は第ｎ行の
第２のＴＦＴ１４０のゲート電極に供給される信号ＶG
(n)２の、（ｅ）は第ｎ＋１行の第２のＴＦＴ１４０の
ゲート電極ＶG(n+1)２の信号のそれぞれのタイミングチ
ャートを示す。
動方法について、図６に示す各信号のタイミングチャー
トに基づいて説明する。図５（ａ）は第ｎ行の第１のＴ
ＦＴ１３０のゲート電極に供給される信号ＶG(n)1の、
同（ｂ）は第ｎ＋１行の第１のＴＦＴ１３０のゲート電
極に供給される信号ＶG(n+1)1の、同（ｃ）はドレイン
信号線Ｄｍのドレイン信号ＶDの、同（ｄ）は第ｎ行の
第２のＴＦＴ１４０のゲート電極に供給される信号ＶG
(n)２の、（ｅ）は第ｎ＋１行の第２のＴＦＴ１４０の
ゲート電極ＶG(n+1)２の信号のそれぞれのタイミングチ
ャートを示す。
【００１０】第ｎ行のゲート信号線Ｇｎに注目して見る
と、図６（ａ）に示すゲート信号線Ｇｎからのゲート信
号ＶG(n)1がゲート電極１３１に印加されると、第１の
ＴＦＴ１３０がオンになる。そのため、ドレイン信号線
Ｄｍから図６（ｃ）に示すドレイン信号がゲート電極１
４１に供給され、ゲート電極１４１の電位がドレイン信
号線Ｄの電位と同電位になる。そしてゲート電極１４１
に供給された電流値に相当する電流が電源１５０から有
機ＥＬ素子１６０に供給される。それによって有機ＥＬ
素子１６０は発光する。
と、図６（ａ）に示すゲート信号線Ｇｎからのゲート信
号ＶG(n)1がゲート電極１３１に印加されると、第１の
ＴＦＴ１３０がオンになる。そのため、ドレイン信号線
Ｄｍから図６（ｃ）に示すドレイン信号がゲート電極１
４１に供給され、ゲート電極１４１の電位がドレイン信
号線Ｄの電位と同電位になる。そしてゲート電極１４１
に供給された電流値に相当する電流が電源１５０から有
機ＥＬ素子１６０に供給される。それによって有機ＥＬ
素子１６０は発光する。
【００１１】
【発明が解決しようとする課題】第１のＴＦＴ１３０が
オンの期間には、ドレイン信号線Ｄｍの電位と同電位に
なるまで電流が流れてゲート電極１４１のゲート容量に
電荷が蓄積される。そして、第１のＴＦＴ１３０がオフ
になると、そのゲート容量に蓄積された電荷はその状態
を維持し、ゲート電位は、図６（ｄ）の点線で示すよう
に一定値にならなければならない。しかしながら、上述
の従来のエレクトロルミネッセンス表示装置ではＴＦＴ
のオフ時にリーク電流が流れるため、ドレイン信号ＶD
が図６（ｃ）に示すように１水平期間（１Ｈ）毎に変化
すると、ゲート電極１４１の電位ＶG(n)2は、図６
（ｄ）の実線に示すように変化してしまい、一定値とな
らない。同様に、第ｎ＋１行のゲート信号線Ｇｎ＋１に
ついても、図６（ｅ）に示すようにゲート電極１４１の
電位が一定でなくなる。
オンの期間には、ドレイン信号線Ｄｍの電位と同電位に
なるまで電流が流れてゲート電極１４１のゲート容量に
電荷が蓄積される。そして、第１のＴＦＴ１３０がオフ
になると、そのゲート容量に蓄積された電荷はその状態
を維持し、ゲート電位は、図６（ｄ）の点線で示すよう
に一定値にならなければならない。しかしながら、上述
の従来のエレクトロルミネッセンス表示装置ではＴＦＴ
のオフ時にリーク電流が流れるため、ドレイン信号ＶD
が図６（ｃ）に示すように１水平期間（１Ｈ）毎に変化
すると、ゲート電極１４１の電位ＶG(n)2は、図６
（ｄ）の実線に示すように変化してしまい、一定値とな
らない。同様に、第ｎ＋１行のゲート信号線Ｇｎ＋１に
ついても、図６（ｅ）に示すようにゲート電極１４１の
電位が一定でなくなる。
【００１２】即ち、図６（ｄ）の実線に示すように
（１）ドレイン信号線Ｄｍの電位がゲート電極１４１に
供給された電位よりも低い場合には、第１のＴＦＴ１３
０を介してドレイン信号線Ｄｍにリーク電流が流れてゲ
ート電極１４１の電位が低下し、（２）ドレイン信号線
Ｄｍの電位がゲート電極１４１に供給された電位よりも
高い場合には第１のＴＦＴ１３０を介してゲート電極１
４１にリーク電流が流れ、電荷が更に蓄積されてゲート
電極１４１の電位が高くなる。
（１）ドレイン信号線Ｄｍの電位がゲート電極１４１に
供給された電位よりも低い場合には、第１のＴＦＴ１３
０を介してドレイン信号線Ｄｍにリーク電流が流れてゲ
ート電極１４１の電位が低下し、（２）ドレイン信号線
Ｄｍの電位がゲート電極１４１に供給された電位よりも
高い場合には第１のＴＦＴ１３０を介してゲート電極１
４１にリーク電流が流れ、電荷が更に蓄積されてゲート
電極１４１の電位が高くなる。
【００１３】そうすると、（１）の場合には、本来有機
ＥＬ素子１６０に流れるべき電流よりも大きい電流が流
れることになり有機ＥＬ素子の輝度が高くなってしま
い、（２）の場合には、逆に輝度が低くなってしまう。
ＥＬ素子１６０に流れるべき電流よりも大きい電流が流
れることになり有機ＥＬ素子の輝度が高くなってしま
い、（２）の場合には、逆に輝度が低くなってしまう。
【００１４】これら（１）、（２）いずれの場合にも、
第１のＴＦＴ１３０のリーク電流が大きいと、発光する
表示画素が発光すべき輝度で発光することが困難である
という欠点があった。
第１のＴＦＴ１３０のリーク電流が大きいと、発光する
表示画素が発光すべき輝度で発光することが困難である
という欠点があった。
【００１５】そこで本発明は、上記の従来の欠点に鑑み
て為されたものであり、第１のＴＦＴ１３０のリーク電
流を抑制して第２のＴＦＴ１４０のゲート電極１４１の
電位を一定に保つことにより、発光する表示画素が発光
すべき輝度で発光するエレクトロルミネッセンス表示装
置を提供することを目的とする。
て為されたものであり、第１のＴＦＴ１３０のリーク電
流を抑制して第２のＴＦＴ１４０のゲート電極１４１の
電位を一定に保つことにより、発光する表示画素が発光
すべき輝度で発光するエレクトロルミネッセンス表示装
置を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明のエレクトロルミ
ネッセンス表示装置は、 陽極と陰極との間に発光層を
有するエレクトロルミネッセンス素子と、非単結晶半導
体膜からなる能動層のソースが保持容量に、前記能動層
のドレインがドレイン信号線に、前記能動層のチャネル
上に設けたゲート電極がゲート信号線にそれぞれ接続さ
れた第１の薄膜トランジスタと、非単結晶半導体膜から
なる能動層のドレインが前記エレクトロルミネッセンス
素子の前記駆動電源に、ゲートが前記第１の薄膜トラン
ジスタのソースにそれぞれ接続された第２の薄膜トラン
ジスタとを備えており、前記第１の薄膜トランジスタの
上層に前記エレクトロルミネッセンス素子が形成されて
おり、前記第１の薄膜トランジスタのチャネルとソース
の接合部及びチャネルとドレインの接合部上に遮光材料
が設けられているものである。
ネッセンス表示装置は、 陽極と陰極との間に発光層を
有するエレクトロルミネッセンス素子と、非単結晶半導
体膜からなる能動層のソースが保持容量に、前記能動層
のドレインがドレイン信号線に、前記能動層のチャネル
上に設けたゲート電極がゲート信号線にそれぞれ接続さ
れた第１の薄膜トランジスタと、非単結晶半導体膜から
なる能動層のドレインが前記エレクトロルミネッセンス
素子の前記駆動電源に、ゲートが前記第１の薄膜トラン
ジスタのソースにそれぞれ接続された第２の薄膜トラン
ジスタとを備えており、前記第１の薄膜トランジスタの
上層に前記エレクトロルミネッセンス素子が形成されて
おり、前記第１の薄膜トランジスタのチャネルとソース
の接合部及びチャネルとドレインの接合部上に遮光材料
が設けられているものである。
【００１７】また、前記エレクトロルミネッセンス表示
装置は、前記遮光材料が前記第１の薄膜トランジスタの
ゲート電極上を覆う層間絶縁膜上に設けられているもの
である。
装置は、前記遮光材料が前記第１の薄膜トランジスタの
ゲート電極上を覆う層間絶縁膜上に設けられているもの
である。
【００１８】
【発明の実施の形態】本発明のエレクトロルミネッセン
ス表示装置について以下に説明する。
ス表示装置について以下に説明する。
【００１９】図１に本発明の実施の形態の有機ＥＬ素子
及びＴＦＴを備えたエレクトロルミネッセンス表示装置
の１つの画素を示す平面図を示し、図２（ａ）に図１中
のＡ−Ａ線に沿った断面図を示し、図２（ｂ）に図１中
のＢ−Ｂ線に沿った断面図を示す。
及びＴＦＴを備えたエレクトロルミネッセンス表示装置
の１つの画素を示す平面図を示し、図２（ａ）に図１中
のＡ−Ａ線に沿った断面図を示し、図２（ｂ）に図１中
のＢ−Ｂ線に沿った断面図を示す。
【００２０】図１に示すように、ゲート信号線５１とド
レイン信号線５２との交点付近に第１のＴＦＴ３０を形
成し、そのＴＦＴ３０のソースは後述の補助容量電極線
５４と補助容量をなす容量電極５５を兼ねるとともに、
第２のＴＦＴ４０のゲート４１に接続されている。第２
のＴＦＴのソース電極１８は陽極６１に接続され他方の
ドレイン電極１６はＥＬ素子を駆動する駆動電源線５３
に接続されている。
レイン信号線５２との交点付近に第１のＴＦＴ３０を形
成し、そのＴＦＴ３０のソースは後述の補助容量電極線
５４と補助容量をなす容量電極５５を兼ねるとともに、
第２のＴＦＴ４０のゲート４１に接続されている。第２
のＴＦＴのソース電極１８は陽極６１に接続され他方の
ドレイン電極１６はＥＬ素子を駆動する駆動電源線５３
に接続されている。
【００２１】また、ＴＦＴの付近には、ゲート信号線５
１と並行に補助容量電極線５４が配置されている。この
補助容量電極線５４はクロム等から成っており、ゲート
絶縁膜１２を介して、ＴＦＴのソース１３ｓと接続され
た容量電極５５との間で電荷を蓄積する補助容量であ
る。この補助容量は、第２のＴＦＴ４０のゲート電極４
１に印加される電圧が第１のＴＦＴ３０のリーク電流に
より電圧が減少することを防止し印加された電圧を保持
するために設けられている。
１と並行に補助容量電極線５４が配置されている。この
補助容量電極線５４はクロム等から成っており、ゲート
絶縁膜１２を介して、ＴＦＴのソース１３ｓと接続され
た容量電極５５との間で電荷を蓄積する補助容量であ
る。この補助容量は、第２のＴＦＴ４０のゲート電極４
１に印加される電圧が第１のＴＦＴ３０のリーク電流に
より電圧が減少することを防止し印加された電圧を保持
するために設けられている。
【００２２】図２に示すように、表示画素１は、ガラス
や合成樹脂などから成る基板又は導電性を有する基板あ
るいは半導体基板等の基板１０上に、ＴＦＴ及び有機Ｅ
Ｌ素子を順に積層形成して成る。ただし、基板１０とし
て導電性を有する基板及び半導体基板を用いる場合に
は、これらの基板１０上にＳｉＯ2やＳｉＮなどの絶縁
膜を形成した上にＴＦＴを形成する。
や合成樹脂などから成る基板又は導電性を有する基板あ
るいは半導体基板等の基板１０上に、ＴＦＴ及び有機Ｅ
Ｌ素子を順に積層形成して成る。ただし、基板１０とし
て導電性を有する基板及び半導体基板を用いる場合に
は、これらの基板１０上にＳｉＯ2やＳｉＮなどの絶縁
膜を形成した上にＴＦＴを形成する。
【００２３】ＴＦＴは、本実施の形態においては、第１
及び第２のＴＦＴ３０，４０ともに、ゲート電極を能動
層１３の下に設けたいわゆるボトムゲート型のＴＦＴで
あり、能動層として多結晶シリコン（Poly-Silicon、以
下、「ｐ−Ｓｉ」と称する。）膜を用いた場合を示す。
またゲート電極１１がダブルゲート構造であるＴＦＴの
場合を示す。
及び第２のＴＦＴ３０，４０ともに、ゲート電極を能動
層１３の下に設けたいわゆるボトムゲート型のＴＦＴで
あり、能動層として多結晶シリコン（Poly-Silicon、以
下、「ｐ−Ｓｉ」と称する。）膜を用いた場合を示す。
またゲート電極１１がダブルゲート構造であるＴＦＴの
場合を示す。
【００２４】まず、スイッチング用のＴＦＴである第１
のＴＦＴ３０について説明する。
のＴＦＴ３０について説明する。
【００２５】図２（ａ）に示すように、石英ガラス、無
アルカリガラス等からなる絶縁性基板１０上に、クロム
（Ｃｒ）、モリブデン（Ｍｏ）などの高融点金属からな
るゲート電極１１を兼ねたゲート信号線５１及びＡｌか
ら成るドレイン信号線５３を形成する。そしてＥＬ素子
の駆動電源であり駆動電源５０に接続されＡｌから成る
駆動電源線５３を形成する。
アルカリガラス等からなる絶縁性基板１０上に、クロム
（Ｃｒ）、モリブデン（Ｍｏ）などの高融点金属からな
るゲート電極１１を兼ねたゲート信号線５１及びＡｌか
ら成るドレイン信号線５３を形成する。そしてＥＬ素子
の駆動電源であり駆動電源５０に接続されＡｌから成る
駆動電源線５３を形成する。
【００２６】続いて、ゲート絶縁膜１２、及びｐ−Ｓｉ
膜からなる能動層１３を順に形成する。
膜からなる能動層１３を順に形成する。
【００２７】その能動層１３には、ゲート電極１１上方
のチャネル１３ｃと、このチャネル１３ｃの両側に、チ
ャネル１３ｃ上のストッパ絶縁膜１４をマスクにしてイ
オンドーピングし更にゲート電極１１の両側をレジスト
にてカバーしてイオンドーピングしてゲート電極１１の
両側に低濃度領域とその外側に高濃度領域のソース１３
ｓ及びドレイン１３ｄが設けられている。即ち、いわゆ
るＬＤＤ（Lightly Doped Drain）構造である。
のチャネル１３ｃと、このチャネル１３ｃの両側に、チ
ャネル１３ｃ上のストッパ絶縁膜１４をマスクにしてイ
オンドーピングし更にゲート電極１１の両側をレジスト
にてカバーしてイオンドーピングしてゲート電極１１の
両側に低濃度領域とその外側に高濃度領域のソース１３
ｓ及びドレイン１３ｄが設けられている。即ち、いわゆ
るＬＤＤ（Lightly Doped Drain）構造である。
【００２８】ここで、ＬＤＤ構造におけるチャネルとド
レインとの接合部は、ゲートに隣接して設けられる低濃
度領域も含む。即ち、チャネルと低濃度領域との接合
部、低濃度領域、及びドレインと低濃度領域との接合部
を含む。また、チャネルとソースとの接合部は、ゲート
に隣接して設けられる低濃度領域も含む。即ち、チャネ
ルと低濃度領域との接合部、低濃度領域、及びソースと
低濃度領域との接合部を含む。
レインとの接合部は、ゲートに隣接して設けられる低濃
度領域も含む。即ち、チャネルと低濃度領域との接合
部、低濃度領域、及びドレインと低濃度領域との接合部
を含む。また、チャネルとソースとの接合部は、ゲート
に隣接して設けられる低濃度領域も含む。即ち、チャネ
ルと低濃度領域との接合部、低濃度領域、及びソースと
低濃度領域との接合部を含む。
【００２９】なお、オフセット構造におけるチャネルと
ドレインとの接合部は、ゲートに隣接して設けられる真
性領域も含む。即ち、チャネルと真性領域との接合部、
真性領域、及びドレインと真性領域との接合部を含む。
また、チャネルとソースとの接合部は、ゲートに隣接し
て設けられる真性領域も含む。即ち、チャネルと真性領
域との接合部、真性領域、及びソースと真性領域との接
合部を含む。
ドレインとの接合部は、ゲートに隣接して設けられる真
性領域も含む。即ち、チャネルと真性領域との接合部、
真性領域、及びドレインと真性領域との接合部を含む。
また、チャネルとソースとの接合部は、ゲートに隣接し
て設けられる真性領域も含む。即ち、チャネルと真性領
域との接合部、真性領域、及びソースと真性領域との接
合部を含む。
【００３０】そして、ゲート絶縁膜１２、能動層１３及
びストッパ絶縁膜１４上の全面に、ＳｉＯ2膜、ＳｉＮ
膜及びＳｉＯ2膜の順に積層された層間絶縁膜１５を形
成し、ドレイン１３ｄに対応して設けたコンタクトホー
ルにＡｌ等の金属を充填してドレイン電極１６を形成す
る。更に全面に例えば有機樹脂から成り表面を平坦にす
る平坦化絶縁膜１７を形成する。そして、その平坦化絶
縁膜１７のソース１３ｓに対応した位置にコンタクトホ
ールを形成し、このコンタクトホールを介してソース１
３ｓとコンタクトしたＩＴＯから成るソース電極１８を
平坦化絶縁膜１７上に形成する。
びストッパ絶縁膜１４上の全面に、ＳｉＯ2膜、ＳｉＮ
膜及びＳｉＯ2膜の順に積層された層間絶縁膜１５を形
成し、ドレイン１３ｄに対応して設けたコンタクトホー
ルにＡｌ等の金属を充填してドレイン電極１６を形成す
る。更に全面に例えば有機樹脂から成り表面を平坦にす
る平坦化絶縁膜１７を形成する。そして、その平坦化絶
縁膜１７のソース１３ｓに対応した位置にコンタクトホ
ールを形成し、このコンタクトホールを介してソース１
３ｓとコンタクトしたＩＴＯから成るソース電極１８を
平坦化絶縁膜１７上に形成する。
【００３１】このソース電極１８は、第２のＴＦＴ４０
のゲート４１に接続されている。
のゲート４１に接続されている。
【００３２】ここで、能動層１３のドレイン１３ｄとチ
ャネル１３ｃとの接合部７０（図中点線の楕円で示
す。）の上方、及びソース１３ｓとチャネル１３ｃとの
接合部７１（図中点線の楕円で示す。）の上方の層間絶
縁膜１５上には、第１のＴＦＴ３０に発光層６４にて発
光した光を遮るように、遮光材料５６、例えばＡｌ、樹
脂等を形成して覆っている。
ャネル１３ｃとの接合部７０（図中点線の楕円で示
す。）の上方、及びソース１３ｓとチャネル１３ｃとの
接合部７１（図中点線の楕円で示す。）の上方の層間絶
縁膜１５上には、第１のＴＦＴ３０に発光層６４にて発
光した光を遮るように、遮光材料５６、例えばＡｌ、樹
脂等を形成して覆っている。
【００３３】なお、上述の接合部７０，７１を少なくと
も覆っていれば、第１のＴＦＴのリーク電流を抑制する
ことができるが、もちろん図１中の点線の四角形５６で
示すように両ゲート電極１１及びその間のチャネルを含
む能動層領域１３を覆っていても良い。
も覆っていれば、第１のＴＦＴのリーク電流を抑制する
ことができるが、もちろん図１中の点線の四角形５６で
示すように両ゲート電極１１及びその間のチャネルを含
む能動層領域１３を覆っていても良い。
【００３４】そうすることにより、第１のＴＦＴの能動
層にＥＬ素子によって発光した光が能動層１３に到達し
なくなるので第１のＴＦＴ３０のリーク電流を抑制する
ことができ、第２のＴＦＴ４０に安定して駆動電源から
の電流を供給することが可能となり、安定した表示を得
ることができる。
層にＥＬ素子によって発光した光が能動層１３に到達し
なくなるので第１のＴＦＴ３０のリーク電流を抑制する
ことができ、第２のＴＦＴ４０に安定して駆動電源から
の電流を供給することが可能となり、安定した表示を得
ることができる。
【００３５】次に、有機ＥＬ素子の駆動用のＴＦＴであ
る第２のＴＦＴ４０について説明する。
る第２のＴＦＴ４０について説明する。
【００３６】図２（ｂ）に示すように、石英ガラス、無
アルカリガラス等からなる絶縁性基板１０上に、Ｃｒ、
Ｍｏなどの高融点金属からなるゲート電極１１を形成す
る。
アルカリガラス等からなる絶縁性基板１０上に、Ｃｒ、
Ｍｏなどの高融点金属からなるゲート電極１１を形成す
る。
【００３７】ゲート絶縁膜１２、及びｐ−Ｓｉ膜からな
る能動層１３を順に形成する。
る能動層１３を順に形成する。
【００３８】その能動層１３には、ゲート電極１１上方
のチャネル１３ｃと、このチャネル１３ｃの両側に、チ
ャネル１３ｃ上のストッパ絶縁膜１４をマスクにしてイ
オンドーピングし更にゲート電極１１の両側をレジスト
にてカバーしてイオンドーピングしてゲート電極１１の
両側に低濃度領域とその外側に高濃度領域のソース１３
ｓ及びドレイン１３ｄが設けられている。即ち、第２の
ＴＦＴはいわゆるＬＤＤ構造を有する。
のチャネル１３ｃと、このチャネル１３ｃの両側に、チ
ャネル１３ｃ上のストッパ絶縁膜１４をマスクにしてイ
オンドーピングし更にゲート電極１１の両側をレジスト
にてカバーしてイオンドーピングしてゲート電極１１の
両側に低濃度領域とその外側に高濃度領域のソース１３
ｓ及びドレイン１３ｄが設けられている。即ち、第２の
ＴＦＴはいわゆるＬＤＤ構造を有する。
【００３９】そして、ゲート絶縁膜１２、能動層１３及
びストッパ絶縁膜１４上の全面に、ＳｉＯ2膜、ＳｉＮ
膜及びＳｉＯ2膜の順に積層された層間絶縁膜１５を形
成し、ドレイン１３ｄに対応して設けたコンタクトホー
ルにＡｌ等の金属を充填してドレイン電極１６を形成す
る。更に全面に例えば有機樹脂から成り表面を平坦にす
る平坦化絶縁膜１７を形成する。そして、その平坦化絶
縁膜１７のソース１３ｓに対応した位置にコンタクトホ
ールを形成し、このコンタクトホールを介してソース１
３ｓとコンタクトしたＩＴＯから成る透明電極６１を平
坦化絶縁膜１７上に形成する。
びストッパ絶縁膜１４上の全面に、ＳｉＯ2膜、ＳｉＮ
膜及びＳｉＯ2膜の順に積層された層間絶縁膜１５を形
成し、ドレイン１３ｄに対応して設けたコンタクトホー
ルにＡｌ等の金属を充填してドレイン電極１６を形成す
る。更に全面に例えば有機樹脂から成り表面を平坦にす
る平坦化絶縁膜１７を形成する。そして、その平坦化絶
縁膜１７のソース１３ｓに対応した位置にコンタクトホ
ールを形成し、このコンタクトホールを介してソース１
３ｓとコンタクトしたＩＴＯから成る透明電極６１を平
坦化絶縁膜１７上に形成する。
【００４０】また、ドレイン電極１６は駆動電源線５４
に接続されている。
に接続されている。
【００４１】有機ＥＬ素子６０は、一般的な構造であ
り、ＩＴＯ（Indium Thin Oxide）等の透明電極から成
る陽極６１、ＭＴＤＡＴＡ（4,4-bis(3-methylphenylph
enylamino)biphenyl）から成る第１ホール輸送層６２、
ＴＰＤ（4,4,4-tris(3-methylphenylphenylamino)triph
enylanine）からなる第２ホール輸送層６３、キナクリ
ドン（Quinacridone）誘導体を含むＢｅｂｑ2（10-ベン
ゾ〔ｈ〕キノリノール−ベリリウム錯体）から成る発光
層６４及びＢｅｂｑ2から成る電子輸送層からなる発光
素子層６５、マグネシウム・インジウム合金から成る陰
極６６がこの順番で積層形成された構造である。
り、ＩＴＯ（Indium Thin Oxide）等の透明電極から成
る陽極６１、ＭＴＤＡＴＡ（4,4-bis(3-methylphenylph
enylamino)biphenyl）から成る第１ホール輸送層６２、
ＴＰＤ（4,4,4-tris(3-methylphenylphenylamino)triph
enylanine）からなる第２ホール輸送層６３、キナクリ
ドン（Quinacridone）誘導体を含むＢｅｂｑ2（10-ベン
ゾ〔ｈ〕キノリノール−ベリリウム錯体）から成る発光
層６４及びＢｅｂｑ2から成る電子輸送層からなる発光
素子層６５、マグネシウム・インジウム合金から成る陰
極６６がこの順番で積層形成された構造である。
【００４２】また有機ＥＬ素子は、陽極から注入された
ホールと、陰極から注入された電子とが発光層の内部で
再結合し、発光層を形成する有機分子を励起して励起子
が生じる。この励起子が放射失活する過程で発光層から
光が放たれ、この光が透明な陽極から透明絶縁基板を介
して外部へ放出されて発光する。
ホールと、陰極から注入された電子とが発光層の内部で
再結合し、発光層を形成する有機分子を励起して励起子
が生じる。この励起子が放射失活する過程で発光層から
光が放たれ、この光が透明な陽極から透明絶縁基板を介
して外部へ放出されて発光する。
【００４３】図３に、本発明のエレクトロルミネッセン
ス表示装置の等価回路図を示し、図４に各信号のタイミ
ングチャートを示す。
ス表示装置の等価回路図を示し、図４に各信号のタイミ
ングチャートを示す。
【００４４】図３は、第１のＴＦＴ３０、第２のＴＦＴ
４０及び有機ＥＬ素子６０からなるエレクトロルミネッ
センス表示装置の等価回路図であり、第ｎ行及び第ｎ＋
１行のゲート信号線Ｇｎ，Ｇｎ＋１と第ｍ列及び第ｍ＋
１列のドレイン信号線Ｄｍ，Ｄｍ＋１付近を示してい
る。なお、図４において、（ａ）は第ｎ行の第１のＴＦ
Ｔのゲート電極に供給される信号ＶG(n)1の、（ｂ）は
第ｎ＋１行の第１のＴＦＴのゲート電極に供給される信
号ＶG(n+1)1の、（ｃ）は第ｍ列のドレイン信号ＶDの、
（ｄ）は第ｎ行の第２のＴＦＴのゲート電極の信号ＶG
(n )2の、（ｅ）は第ｎ＋１行の第２のＴＦＴのゲート
電極の信号ＶG(n+1)2のそれぞれのタイミングチャート
を示す。
４０及び有機ＥＬ素子６０からなるエレクトロルミネッ
センス表示装置の等価回路図であり、第ｎ行及び第ｎ＋
１行のゲート信号線Ｇｎ，Ｇｎ＋１と第ｍ列及び第ｍ＋
１列のドレイン信号線Ｄｍ，Ｄｍ＋１付近を示してい
る。なお、図４において、（ａ）は第ｎ行の第１のＴＦ
Ｔのゲート電極に供給される信号ＶG(n)1の、（ｂ）は
第ｎ＋１行の第１のＴＦＴのゲート電極に供給される信
号ＶG(n+1)1の、（ｃ）は第ｍ列のドレイン信号ＶDの、
（ｄ）は第ｎ行の第２のＴＦＴのゲート電極の信号ＶG
(n )2の、（ｅ）は第ｎ＋１行の第２のＴＦＴのゲート
電極の信号ＶG(n+1)2のそれぞれのタイミングチャート
を示す。
【００４５】図３に示す如く、ゲート信号を供給するゲ
ート信号線Ｇｎ，Ｇｎ＋１と、ドレイン信号を供給する
ドレイン信号線Ｄｍ，Ｄｍ＋１との直交部付近に、上述
の第１のＴＦＴ３０、４０及び有機ＥＬ素子６０とから
成る表示画素１が形成されている。
ート信号線Ｇｎ，Ｇｎ＋１と、ドレイン信号を供給する
ドレイン信号線Ｄｍ，Ｄｍ＋１との直交部付近に、上述
の第１のＴＦＴ３０、４０及び有機ＥＬ素子６０とから
成る表示画素１が形成されている。
【００４６】第ｎ行のゲート信号線Ｇｎに注目してみる
と、図４（ａ）に示すようにゲート信号線Ｇｎに接続さ
れたゲート１１にゲート信号が供給されると第１のＴＦ
Ｔ３０が１水平期間（１Ｈ）オン状態を保ちその後オフ
になる。そのオン状態になったとき図４（ｄ）に示すよ
うにドレイン信号線Ｄｍから図４（ｃ）に示すドレイン
信号がソース電極３４を介してゲート電極４１に供給さ
れゲート電極４１の電位がドレイン信号線Ｄｍの電位と
同電位になる。こうしてゲート電極４１に電位が供給さ
れると第２のＴＦＴ４０がオン状態となり、ゲート電極
４１の電流値に相当する電流が電源５０からドレイン電
極４２及びソース電極４３を介して有機ＥＬ素子６０の
陽極６１に供給される。そうして有機ＥＬ素子６０が発
光する。このように構成された表示画素１が基板１０上
にマトリクス状に配置されることにより、エレクトロル
ミネッセンス表示装置が形成される。
と、図４（ａ）に示すようにゲート信号線Ｇｎに接続さ
れたゲート１１にゲート信号が供給されると第１のＴＦ
Ｔ３０が１水平期間（１Ｈ）オン状態を保ちその後オフ
になる。そのオン状態になったとき図４（ｄ）に示すよ
うにドレイン信号線Ｄｍから図４（ｃ）に示すドレイン
信号がソース電極３４を介してゲート電極４１に供給さ
れゲート電極４１の電位がドレイン信号線Ｄｍの電位と
同電位になる。こうしてゲート電極４１に電位が供給さ
れると第２のＴＦＴ４０がオン状態となり、ゲート電極
４１の電流値に相当する電流が電源５０からドレイン電
極４２及びソース電極４３を介して有機ＥＬ素子６０の
陽極６１に供給される。そうして有機ＥＬ素子６０が発
光する。このように構成された表示画素１が基板１０上
にマトリクス状に配置されることにより、エレクトロル
ミネッセンス表示装置が形成される。
【００４７】以上のように、本発明によれば、第１のＴ
ＦＴ３０の能動層１３上の層間絶縁膜１５上に遮光材料
５６を設けるので、第１のＴＦＴ３０のリーク電流を抑
制することができるため、図４（ｃ）に示すようにドレ
イン信号が１Ｈごとに変化するのに追従して、図４
（ｄ）の点線で示す従来のようにゲート電極４１の電位
が変化することなく、実線で示したように電位を一定に
保つことができる。
ＦＴ３０の能動層１３上の層間絶縁膜１５上に遮光材料
５６を設けるので、第１のＴＦＴ３０のリーク電流を抑
制することができるため、図４（ｃ）に示すようにドレ
イン信号が１Ｈごとに変化するのに追従して、図４
（ｄ）の点線で示す従来のようにゲート電極４１の電位
が変化することなく、実線で示したように電位を一定に
保つことができる。
【００４８】同様に、第ｎ＋１行のゲート信号線Ｇｎ＋
１についても、図４（ｅ）の実線で示すように、ゲート
電極４１の電位を一定に保つことができる。
１についても、図４（ｅ）の実線で示すように、ゲート
電極４１の電位を一定に保つことができる。
【００４９】即ち、発光する表示画素１に発光すべき電
流を安定して有機ＥＬ素子に供給することができる。
流を安定して有機ＥＬ素子に供給することができる。
【００５０】また、第２のＴＦＴ４０がＬＤＤ構造を有
しているので、チャネル端部に発生する電界密度の集中
を緩和できる。即ち、図４（ｄ）のようにゲート電極４
１に１フレーム期間一定の電位を保持し電流を供給して
有機ＥＬ素子６０を発光させてもＴＦＴが劣化すること
を防止できる。
しているので、チャネル端部に発生する電界密度の集中
を緩和できる。即ち、図４（ｄ）のようにゲート電極４
１に１フレーム期間一定の電位を保持し電流を供給して
有機ＥＬ素子６０を発光させてもＴＦＴが劣化すること
を防止できる。
【００５１】従って、安定した表示を得ることができる
とともに信頼性の向上したエレクトロルミネッセンス表
示装置を提供することができる。
とともに信頼性の向上したエレクトロルミネッセンス表
示装置を提供することができる。
【００５２】なお、本実施の形態においては、第１及び
第２のＴＦＴ３０，４０ともに、ゲート電極を能動層１
３の下に設けたいわゆるボトムゲート型のＴＦＴについ
て説明したが、ゲート電極が能動層の上にあるいわゆる
トップゲート型ＴＦＴでも良い。また、能動層としてｐ
−Ｓｉ膜を用いたが、微結晶シリコン膜又は非晶質シリ
コンを用いても良い。
第２のＴＦＴ３０，４０ともに、ゲート電極を能動層１
３の下に設けたいわゆるボトムゲート型のＴＦＴについ
て説明したが、ゲート電極が能動層の上にあるいわゆる
トップゲート型ＴＦＴでも良い。また、能動層としてｐ
−Ｓｉ膜を用いたが、微結晶シリコン膜又は非晶質シリ
コンを用いても良い。
【００５３】また、本実施の形態においては、ダブルゲ
ート構造及びＬＤＤ構造を有するＴＦＴについて説明し
たが、本発明はそれに限定されるものではなく、シング
ルゲート及びゲート電極が３つ以上のマルチゲート構造
においても適用が可能であり、また、ＬＤＤ構造を備え
ない場合にも適用は可能である。更に能動層にオフセッ
ト領域を有するいわゆるオフセット構造を有するＴＦＴ
に適用することも可能であり、同様の効果を得ることが
できる。ＬＤＤ構造及びオフセット構造を有さない構造
でも適用は可能である。
ート構造及びＬＤＤ構造を有するＴＦＴについて説明し
たが、本発明はそれに限定されるものではなく、シング
ルゲート及びゲート電極が３つ以上のマルチゲート構造
においても適用が可能であり、また、ＬＤＤ構造を備え
ない場合にも適用は可能である。更に能動層にオフセッ
ト領域を有するいわゆるオフセット構造を有するＴＦＴ
に適用することも可能であり、同様の効果を得ることが
できる。ＬＤＤ構造及びオフセット構造を有さない構造
でも適用は可能である。
【００５４】
【発明の効果】本発明のエレクトロルミネッセンス表示
装置は、第１のＴＦＴの能動層を層間絶縁膜上に設けた
遮光材料によって遮光したので、第１のＴＦＴのリーク
電流を抑制して第２のＴＦＴのゲート電極の電位を一定
に保つことができ、発光する表示画素が発光すべき輝度
で発光するエレクトロルミネッセンス表示装置を得るこ
とができる。
装置は、第１のＴＦＴの能動層を層間絶縁膜上に設けた
遮光材料によって遮光したので、第１のＴＦＴのリーク
電流を抑制して第２のＴＦＴのゲート電極の電位を一定
に保つことができ、発光する表示画素が発光すべき輝度
で発光するエレクトロルミネッセンス表示装置を得るこ
とができる。
【図１】本発明のエレクトロルミネッセンス表示装置の
平面図である。
平面図である。
【図２】本発明のエレクトロルミネッセンス表示装置の
断面図である。
断面図である。
【図３】本発明のエレクトロルミネッセンス表示装置の
等価回路図である。
等価回路図である。
【図４】本発明のエレクトロルミネッセンス表示装置の
各信号のタイミングチャートである。
各信号のタイミングチャートである。
【図５】従来のエレクトロルミネッセンス表示装置の等
価回路図である。
価回路図である。
【図６】従来のエレクトロルミネッセンス表示装置の各
信号のタイミングチャートである。
信号のタイミングチャートである。
１ 表示画素 １１，４１ ゲート １３ｓ ソース １３ｄ ドレイン １３ｃ チャネル ３０ 第１のＴＦＴ ４０ 第２のＴＦＴ ５０ 駆動電源 ６０ 有機ＥＬ素子 ６７ 遮光材料
Claims (2)
- 【請求項１】 陽極と陰極との間に発光層を有するエレ
クトロルミネッセンス素子と、非単結晶半導体膜からな
る能動層のソースが補助容量に、前記能動層のドレイン
がドレイン信号線に、前記能動層のチャネル上に設けた
ゲート電極がゲート信号線にそれぞれ接続された第１の
薄膜トランジスタと、非単結晶半導体膜からなる能動層
のドレインが前記エレクトロルミネッセンス素子の前記
駆動電源に、ゲートが前記第１の薄膜トランジスタのソ
ースにそれぞれ接続された第２の薄膜トランジスタとを
備えており、前記第１の薄膜トランジスタの上層に前記
エレクトロルミネッセンス素子が形成されており、前記
第１の薄膜トランジスタの少なくともチャネルとソース
の接合部上及びチャネルとドレインの接合部上に遮光材
料が設けられていることを特徴とするエレクトロルミネ
ッセンス表示装置。 - 【請求項２】 前記遮光材料は、前記第１の薄膜トラン
ジスタのゲート電極上を覆う層間絶縁膜上に設けられて
いることを特徴とする請求項１に記載のエレクトロルミ
ネッセンス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10341859A JP2000172199A (ja) | 1998-12-01 | 1998-12-01 | エレクトロルミネッセンス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10341859A JP2000172199A (ja) | 1998-12-01 | 1998-12-01 | エレクトロルミネッセンス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000172199A true JP2000172199A (ja) | 2000-06-23 |
Family
ID=18349308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10341859A Pending JP2000172199A (ja) | 1998-12-01 | 1998-12-01 | エレクトロルミネッセンス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000172199A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002189533A (ja) * | 2000-08-23 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | 携帯型の電子機器 |
| WO2002067328A2 (en) * | 2001-02-16 | 2002-08-29 | Ignis Innovation Inc. | Organic light emitting diode display having shield electrodes |
| KR100434891B1 (ko) * | 2000-09-29 | 2004-06-07 | 샤프 가부시키가이샤 | 액티브 매트릭스 구동형 발광표시장치 및 그 제조방법 |
| KR100490351B1 (ko) * | 2002-07-10 | 2005-05-17 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| JP2009175198A (ja) * | 2008-01-21 | 2009-08-06 | Sony Corp | Ｅｌ表示パネル及び電子機器 |
| JP2009244370A (ja) * | 2008-03-28 | 2009-10-22 | Casio Comput Co Ltd | 表示装置及び表示装置の製造方法 |
| JP2010014942A (ja) * | 2008-07-03 | 2010-01-21 | Canon Inc | 発光表示装置 |
| JP2010157514A (ja) * | 2010-01-29 | 2010-07-15 | Sony Corp | Ｅｌ表示パネル及び電子機器 |
| JP2010161084A (ja) * | 2010-04-02 | 2010-07-22 | Casio Computer Co Ltd | 表示装置及び表示装置の製造方法 |
| JP2010192450A (ja) * | 2010-04-02 | 2010-09-02 | Casio Computer Co Ltd | 表示装置及び表示装置の製造方法 |
| US7920215B2 (en) | 2000-08-23 | 2011-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Portable electronic device |
-
1998
- 1998-12-01 JP JP10341859A patent/JP2000172199A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018156088A (ja) * | 2000-08-23 | 2018-10-04 | 株式会社半導体エネルギー研究所 | 電子機器 |
| JP2002189533A (ja) * | 2000-08-23 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | 携帯型の電子機器 |
| JP2013225883A (ja) * | 2000-08-23 | 2013-10-31 | Semiconductor Energy Lab Co Ltd | 電子機器 |
| US7920215B2 (en) | 2000-08-23 | 2011-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Portable electronic device |
| US9454028B2 (en) | 2000-08-23 | 2016-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Portable electronic device |
| US6758538B2 (en) | 2000-09-29 | 2004-07-06 | Sharp Kabushiki Kaisha | Luminescent display device of active matrix drive type and fabrication method therefor |
| KR100434891B1 (ko) * | 2000-09-29 | 2004-06-07 | 샤프 가부시키가이샤 | 액티브 매트릭스 구동형 발광표시장치 및 그 제조방법 |
| WO2002067328A3 (en) * | 2001-02-16 | 2002-11-07 | Ignis Innovation Inc | Organic light emitting diode display having shield electrodes |
| WO2002067328A2 (en) * | 2001-02-16 | 2002-08-29 | Ignis Innovation Inc. | Organic light emitting diode display having shield electrodes |
| KR100490351B1 (ko) * | 2002-07-10 | 2005-05-17 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| JP2009175198A (ja) * | 2008-01-21 | 2009-08-06 | Sony Corp | Ｅｌ表示パネル及び電子機器 |
| US10467955B2 (en) | 2008-01-21 | 2019-11-05 | Sony Corporation | Electroluminescent display panel and electronic apparatus |
| US10217405B2 (en) | 2008-01-21 | 2019-02-26 | Sony Corporation | Electroluminescent display panel and electronic apparatus |
| US9001011B2 (en) | 2008-01-21 | 2015-04-07 | Sony Corporation | Electroluminescent display panel and electronic apparatus |
| US8633875B2 (en) | 2008-01-21 | 2014-01-21 | Sony Corporation | Electroluminescent display panel and electronic apparatus |
| US8698707B2 (en) | 2008-01-21 | 2014-04-15 | Sony Corporation | Electroluminescent display panel and electronic apparatus |
| JP2009244370A (ja) * | 2008-03-28 | 2009-10-22 | Casio Comput Co Ltd | 表示装置及び表示装置の製造方法 |
| US7982394B2 (en) | 2008-03-28 | 2011-07-19 | Casio Computer Co., Ltd. | Display device |
| US8592815B2 (en) | 2008-07-03 | 2013-11-26 | Canon Kabushiki Kaisha | Light emitting display apparatus |
| JP2010014942A (ja) * | 2008-07-03 | 2010-01-21 | Canon Inc | 発光表示装置 |
| JP2010157514A (ja) * | 2010-01-29 | 2010-07-15 | Sony Corp | Ｅｌ表示パネル及び電子機器 |
| JP2010192450A (ja) * | 2010-04-02 | 2010-09-02 | Casio Computer Co Ltd | 表示装置及び表示装置の製造方法 |
| JP2010161084A (ja) * | 2010-04-02 | 2010-07-22 | Casio Computer Co Ltd | 表示装置及び表示装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501448B1 (en) | Electroluminescence display device with improved driving transistor structure | |
| KR100714946B1 (ko) | 일렉트로 루미네센스 표시 장치 | |
| KR100710773B1 (ko) | 일렉트로 루미네센스 표시 장치 | |
| KR100637822B1 (ko) | 전자 발광 표시 장치 | |
| US6724149B2 (en) | Emissive display device and electroluminescence display device with uniform luminance | |
| JPH11231805A (ja) | 表示装置 | |
| US7330168B2 (en) | Display device | |
| US20050285108A1 (en) | Pixel circuit and display device having improved transistor structure | |
| JP2000242196A (ja) | エレクトロルミネッセンス表示装置 | |
| JP2001100654A (ja) | Ｅｌ表示装置 | |
| US6828723B2 (en) | Display device | |
| JP3649927B2 (ja) | エレクトロルミネッセンス表示装置 | |
| JP2001282137A (ja) | エレクトロルミネッセンス表示装置 | |
| JP2000223279A (ja) | エレクトロルミネッセンス表示装置 | |
| JP2001175200A (ja) | 表示装置 | |
| JP2001100655A (ja) | Ｅｌ表示装置 | |
| JP2000172199A (ja) | エレクトロルミネッセンス表示装置 | |
| JP2001134214A (ja) | 表示装置 | |
| JP2001272930A (ja) | エレクトロルミネッセンス表示装置 | |
| US20030213955A1 (en) | Light emitting apparatus and manufacturing method thereof | |
| US6703992B1 (en) | EL display device with inter-line insulation | |
| JP2006330719A (ja) | 有機発光ディスプレイ及びその製造方法 | |
| KR100894651B1 (ko) | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 | |
| JP2001100657A (ja) | 表示装置 | |
| KR20030085239A (ko) | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051201 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090714 |