JP2001100657A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2001100657A JP2001100657A JP28017999A JP28017999A JP2001100657A JP 2001100657 A JP2001100657 A JP 2001100657A JP 28017999 A JP28017999 A JP 28017999A JP 28017999 A JP28017999 A JP 28017999A JP 2001100657 A JP2001100657 A JP 2001100657A
- Authority
- JP
- Japan
- Prior art keywords
- display
- display device
- pixels
- display pixel
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 50
- 239000003990 capacitor Substances 0.000 claims description 33
- 239000010409 thin film Substances 0.000 claims description 27
- 238000003860 storage Methods 0.000 claims description 20
- 239000003086 colorant Substances 0.000 claims description 10
- 230000001747 exhibiting effect Effects 0.000 claims description 7
- 238000005401 electroluminescence Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 48
- 239000000463 material Substances 0.000 description 13
- 108091006146 Channels Proteins 0.000 description 12
- 239000000758 substrate Substances 0.000 description 9
- 230000005525 hole transport Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical compound [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- -1 3-methylphenylphenylamino Chemical group 0.000 description 2
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910000846 In alloy Inorganic materials 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- JHYLKGDXMUDNEO-UHFFFAOYSA-N [Mg].[In] Chemical compound [Mg].[In] JHYLKGDXMUDNEO-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
Abstract
(57)【要約】
【課題】 駆動信号線と駆動信号線とを異なる層に形成
することによる工程の増大を抑制しつつ、解像度の高い
表示が得られる表示装置を提供することができる。 【解決手段】 ゲート信号線５１ａに接続された複数の
表示画素と、ゲート信号線５１ｂに接続された複数の表
示画素とが列方向に交互に配列されており、またゲート
信号線５１ａに接続された各表示画素はゲート信号線５
１ｂに接続された同じ色の表示画素に対して１．７表示
画素分だけ行方向にずらせて配列された表示装置であっ
て、各表示画素間を列方向に配置された駆動電源線５３
ａが、各ゲート信号線ごとに交互に異なった色の表示画
素と接続されている。
することによる工程の増大を抑制しつつ、解像度の高い
表示が得られる表示装置を提供することができる。 【解決手段】 ゲート信号線５１ａに接続された複数の
表示画素と、ゲート信号線５１ｂに接続された複数の表
示画素とが列方向に交互に配列されており、またゲート
信号線５１ａに接続された各表示画素はゲート信号線５
１ｂに接続された同じ色の表示画素に対して１．７表示
画素分だけ行方向にずらせて配列された表示装置であっ
て、各表示画素間を列方向に配置された駆動電源線５３
ａが、各ゲート信号線ごとに交互に異なった色の表示画
素と接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ及
び表示装置に関し、特にエレクトロルミネッセンス素子
及び薄膜トランジスタを備えたエレクトロルミネッセン
ス表示装置に関する。
び表示装置に関し、特にエレクトロルミネッセンス素子
及び薄膜トランジスタを備えたエレクトロルミネッセン
ス表示装置に関する。
【０００２】
【従来の技術】近年、エレクトロルミネッセンス（Elec
tro Luminescence：以下、「ＥＬ」と称する。）素子
を用いた表示装置が、ＣＲＴやＬＣＤに代わる表示装置
として注目されており、例えば、そのＥＬ素子を駆動さ
せるスイッチング素子として薄膜トランジスタ（Thin F
ilm Transistor：以下、「ＴＦＴ」と称する。）を備え
た表示装置の研究開発も進められている。
tro Luminescence：以下、「ＥＬ」と称する。）素子
を用いた表示装置が、ＣＲＴやＬＣＤに代わる表示装置
として注目されており、例えば、そのＥＬ素子を駆動さ
せるスイッチング素子として薄膜トランジスタ（Thin F
ilm Transistor：以下、「ＴＦＴ」と称する。）を備え
た表示装置の研究開発も進められている。
【０００３】図３に、従来のＥＬ表示装置の表示画素近
傍の平面図を示し、図４（ａ）に図３中のＡ−Ａ線に沿
った断面図を示し、図４（ｂ）に図３中のＢ−Ｂ線に沿
った断面図を示す。
傍の平面図を示し、図４（ａ）に図３中のＡ−Ａ線に沿
った断面図を示し、図４（ｂ）に図３中のＢ−Ｂ線に沿
った断面図を示す。
【０００４】図３に示すように、行方向（同図左右方
向）に複数本延在したゲート信号線５１ａ，５１ｂと、
列方向（同図上下方向）に複数本延在した駆動信号線５
３ａ，５３ｂとが互いに交差しており、それら両信号線
によって囲まれる領域は表示画素領域１１０であり、そ
の各表示画素領域１１０には、ＥＬ表示素子６０、スイ
ッチング用ＴＦＴ３０、保持容量及びＥＬ素子駆動用Ｔ
ＦＴ４０が配置されている。
向）に複数本延在したゲート信号線５１ａ，５１ｂと、
列方向（同図上下方向）に複数本延在した駆動信号線５
３ａ，５３ｂとが互いに交差しており、それら両信号線
によって囲まれる領域は表示画素領域１１０であり、そ
の各表示画素領域１１０には、ＥＬ表示素子６０、スイ
ッチング用ＴＦＴ３０、保持容量及びＥＬ素子駆動用Ｔ
ＦＴ４０が配置されている。
【０００５】ゲート信号線５１ａ，５１ｂと駆動信号線
５３ａ，５３ｂとに囲まれる表示画素領域１１０のＥＬ
表示素子６０、スイッチング用ＴＦＴ３０、保持容量及
びＥＬ素子駆動用ＴＦＴ４０について図３及び図４に従
って説明する。
５３ａ，５３ｂとに囲まれる表示画素領域１１０のＥＬ
表示素子６０、スイッチング用ＴＦＴ３０、保持容量及
びＥＬ素子駆動用ＴＦＴ４０について図３及び図４に従
って説明する。
【０００６】スイッチング用ＴＦＴ３０は、ゲート信号
線５１ａに接続されておりゲート信号が供給されるゲー
ト電極１１と、駆動信号線５２ａに接続されており駆動
信号が供給されるドレイン電極１６と、ＥＬ素子駆動用
ＴＦＴ４０のゲート電極４１に接続されているソース電
極１３ｓとからなる。絶縁性基板１０上に、能動層であ
る多結晶シリコン膜（以下、「ｐ−Ｓｉ膜」と称す
る。）を形成し、その上にゲート絶縁膜１２を介してゲ
ート電極１１が形成されている。ゲート電極１１は、ゲ
ート信号線５１ａに対して垂直に２つ突出した形状であ
り、いわゆるダブルゲート構造である。
線５１ａに接続されておりゲート信号が供給されるゲー
ト電極１１と、駆動信号線５２ａに接続されており駆動
信号が供給されるドレイン電極１６と、ＥＬ素子駆動用
ＴＦＴ４０のゲート電極４１に接続されているソース電
極１３ｓとからなる。絶縁性基板１０上に、能動層であ
る多結晶シリコン膜（以下、「ｐ−Ｓｉ膜」と称す
る。）を形成し、その上にゲート絶縁膜１２を介してゲ
ート電極１１が形成されている。ゲート電極１１は、ゲ
ート信号線５１ａに対して垂直に２つ突出した形状であ
り、いわゆるダブルゲート構造である。
【０００７】また、ゲート信号線５１ａと並行に保持容
量電極線５４が配置されている。この保持容量電極線５
４は、ゲート絶縁膜１２を介して下層に形成した容量電
極５５との間で電荷を蓄積して容量を成している。この
保持容量は、ソース１３ｓの一部を延在して成ってお
り、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に印加
される電圧を保持するために設けられている。
量電極線５４が配置されている。この保持容量電極線５
４は、ゲート絶縁膜１２を介して下層に形成した容量電
極５５との間で電荷を蓄積して容量を成している。この
保持容量は、ソース１３ｓの一部を延在して成ってお
り、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に印加
される電圧を保持するために設けられている。
【０００８】ＥＬ素子駆動用ＴＦＴ４０は、スイッチン
グ用ＴＦＴ３０のソース電極１３ｓに接続されているゲ
ート電極４１と、ＥＬ素子６０の陽極６１に接続された
ソース電極４３ｓと、ＥＬ素子６０に供給される駆動電
源線５３ｂに接続されたドレイン電極４３ｄとから成
る。
グ用ＴＦＴ３０のソース電極１３ｓに接続されているゲ
ート電極４１と、ＥＬ素子６０の陽極６１に接続された
ソース電極４３ｓと、ＥＬ素子６０に供給される駆動電
源線５３ｂに接続されたドレイン電極４３ｄとから成
る。
【０００９】また、ＥＬ素子６０は、ソース電極４３ｓ
に接続された陽極６１と、共通電極である陰極６７、及
びこの陽極６１と陰極６７との間に挟まれた発光素子層
６６から成る。
に接続された陽極６１と、共通電極である陰極６７、及
びこの陽極６１と陰極６７との間に挟まれた発光素子層
６６から成る。
【００１０】ゲート信号線５１ａからのゲート信号がゲ
ート電極１１に印加されると、スイッチング用ＴＦＴ３
０がオンになる。そのため、駆動信号線５２ａから駆動
信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供
給され、そのゲート電極４１の電位がドレイン信号線５
２ａの電位と同電位になる。そしてゲート電極４１に供
給された電流値に相当する電流が駆動電源に接続された
駆動電源線５３ｂからＥＬ素子６０に供給される。それ
によってＥＬ素子６０は発光する。
ート電極１１に印加されると、スイッチング用ＴＦＴ３
０がオンになる。そのため、駆動信号線５２ａから駆動
信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供
給され、そのゲート電極４１の電位がドレイン信号線５
２ａの電位と同電位になる。そしてゲート電極４１に供
給された電流値に相当する電流が駆動電源に接続された
駆動電源線５３ｂからＥＬ素子６０に供給される。それ
によってＥＬ素子６０は発光する。
【００１１】なお、ＥＬ素子６０は、ＩＴＯ（Indium T
hin Oxide）等の透明電極から成る陽極６１、ＭＴＤＡ
ＴＡ（4,4'-bis(3-methylphenylphenylamino)bipheny
l）から成る第１ホール輸送層６２、ＴＰＤ（4,4',4"-t
ris(3-methylphenylphenylamino)triphenylanine）から
なる第２ホール輸送層６３、キナクリドン（Quinacrido
ne）誘導体を含むＢｅｂｑ2（10-ベンゾ〔ｈ〕キノリノ
ール−ベリリウム錯体）から成る発光層６４及びＢｅｂ
ｑ2から成る電子輸送層６５からなる発光素子層６６、
フッ化リチウム（ＬｉＦ）とアルミニウム（Ａｌ）の積
層体あるいはマグネシウム・インジウム合金から成る陰
極６７がこの順番で積層形成された構造である。
hin Oxide）等の透明電極から成る陽極６１、ＭＴＤＡ
ＴＡ（4,4'-bis(3-methylphenylphenylamino)bipheny
l）から成る第１ホール輸送層６２、ＴＰＤ（4,4',4"-t
ris(3-methylphenylphenylamino)triphenylanine）から
なる第２ホール輸送層６３、キナクリドン（Quinacrido
ne）誘導体を含むＢｅｂｑ2（10-ベンゾ〔ｈ〕キノリノ
ール−ベリリウム錯体）から成る発光層６４及びＢｅｂ
ｑ2から成る電子輸送層６５からなる発光素子層６６、
フッ化リチウム（ＬｉＦ）とアルミニウム（Ａｌ）の積
層体あるいはマグネシウム・インジウム合金から成る陰
極６７がこの順番で積層形成された構造である。
【００１２】またＥＬ素子は、陽極から注入されたホー
ルと、陰極から注入された電子とが発光層の内部で再結
合し、発光層を形成する有機分子を励起して励起子が生
じる。この励起子が放射失活する過程で発光層から光が
放たれ、この光が透明な陽極から透明絶縁基板を介して
外部へ放出されて発光する。
ルと、陰極から注入された電子とが発光層の内部で再結
合し、発光層を形成する有機分子を励起して励起子が生
じる。この励起子が放射失活する過程で発光層から光が
放たれ、この光が透明な陽極から透明絶縁基板を介して
外部へ放出されて発光する。
【００１３】
【発明が解決しようとする課題】ところで、図４のよう
に、列方向に同じ色の表示画素を配列したいわゆるスト
ライプ配列とした場合には、例えばパソコンのディスプ
レイとしては有効であるが、動画を表示するディスプレ
イとしては解像度が低いため有効ではないという欠点が
あった。
に、列方向に同じ色の表示画素を配列したいわゆるスト
ライプ配列とした場合には、例えばパソコンのディスプ
レイとしては有効であるが、動画を表示するディスプレ
イとしては解像度が低いため有効ではないという欠点が
あった。
【００１４】そこで、各色の表示画素がデルタ状に配列
されたいわゆるデルタ配列とすることによりその欠点は
解消する。
されたいわゆるデルタ配列とすることによりその欠点は
解消する。
【００１５】しかしながら、デルタ配列とすることによ
り、駆動信号線と駆動電源線とが交差してしまうことに
なる。
り、駆動信号線と駆動電源線とが交差してしまうことに
なる。
【００１６】駆動信号線５２ａと駆動電源線５３ｂと
は、これらの信号線を異なる層に形成するとそれらの製
造工程が増えることになりコストの増大が生じてしまう
ことを防止するために、図４に示すように層間絶縁膜１
７上の同層に同一のＡｌで形成されている。
は、これらの信号線を異なる層に形成するとそれらの製
造工程が増えることになりコストの増大が生じてしまう
ことを防止するために、図４に示すように層間絶縁膜１
７上の同層に同一のＡｌで形成されている。
【００１７】そのため、１本の駆動電源線に同色の表示
画素を接続すると、駆動電源線と駆動信号線とが交差し
て短絡してしまうという欠点があった。
画素を接続すると、駆動電源線と駆動信号線とが交差し
て短絡してしまうという欠点があった。
【００１８】そこで本発明は、上記の従来の欠点に鑑み
て為されたものであり、工程が増大することなく、解像
度の高い表示が得られる表示装置を提供することを目的
とする。
て為されたものであり、工程が増大することなく、解像
度の高い表示が得られる表示装置を提供することを目的
とする。
【００１９】
【課題を解決するための手段】本発明の表示装置は、複
数の表示画素を行方向に配置した第１及び第２の表示画
素群が列方向に交互に配列されており、該第２の表示画
素群の各表示画素は前記第１の表示画素群の表示画素に
対して所定表示画素分だけ行方向にずらせて配列された
表示装置であって、前記第１及び第２の表示画素群の各
表示画素と接続される信号配線は、前記第１及び第２の
各表示画素群において隣接する表示画素間を列方向に通
過すると共に、前記第１の表示画素群と前記第２の表示
画素群との間を行方向に通過するように配置されている
ものである。
数の表示画素を行方向に配置した第１及び第２の表示画
素群が列方向に交互に配列されており、該第２の表示画
素群の各表示画素は前記第１の表示画素群の表示画素に
対して所定表示画素分だけ行方向にずらせて配列された
表示装置であって、前記第１及び第２の表示画素群の各
表示画素と接続される信号配線は、前記第１及び第２の
各表示画素群において隣接する表示画素間を列方向に通
過すると共に、前記第１の表示画素群と前記第２の表示
画素群との間を行方向に通過するように配置されている
ものである。
【００２０】また、前記信号配線は、該信号配線の両側
に位置する表示画素のうち前記各表示画素群ごとに左右
交互に位置する表示画素と接続されている表示装置であ
る。
に位置する表示画素のうち前記各表示画素群ごとに左右
交互に位置する表示画素と接続されている表示装置であ
る。
【００２１】また、前記表示画素は自発光素子を備え、
前記信号配線は前記自発光素子に電流を供給する駆動電
源線である表示装置である。
前記信号配線は前記自発光素子に電流を供給する駆動電
源線である表示装置である。
【００２２】本発明の表示装置は、自発光素子と、該自
発光素子に電流を供給するタイミングを制御するスイッ
チング用薄膜トランジスタと、前記自発光素子に電流を
供給する自発光素子駆動用薄膜トランジスタとを備えた
表示画素と、前記スイッチング用薄膜トランジスタに駆
動信号を供給する駆動信号線と、前記駆動信号に応じて
電流を前記自発光素子に供給する駆動電源線とを備えた
表示装置であって、複数の前記表示画素を行方向に配置
した第１及び第２の表示画素群が列方向に交互に配列さ
れており、該第２の表示画素群の各表示画素は前記第１
の表示画素群の表示画素に対して所定表示画素分だけ行
方向にずらせて配列されており、前記駆動信号配線及び
前記駆動電源線は、各線の両側に位置する表示画素のう
ち前記各表示画素群ごとに左右交互に位置する表示画素
と接続されている表示装置である。
発光素子に電流を供給するタイミングを制御するスイッ
チング用薄膜トランジスタと、前記自発光素子に電流を
供給する自発光素子駆動用薄膜トランジスタとを備えた
表示画素と、前記スイッチング用薄膜トランジスタに駆
動信号を供給する駆動信号線と、前記駆動信号に応じて
電流を前記自発光素子に供給する駆動電源線とを備えた
表示装置であって、複数の前記表示画素を行方向に配置
した第１及び第２の表示画素群が列方向に交互に配列さ
れており、該第２の表示画素群の各表示画素は前記第１
の表示画素群の表示画素に対して所定表示画素分だけ行
方向にずらせて配列されており、前記駆動信号配線及び
前記駆動電源線は、各線の両側に位置する表示画素のう
ち前記各表示画素群ごとに左右交互に位置する表示画素
と接続されている表示装置である。
【００２３】また、前記駆動電源線は、前記第１及び第
２の各表示画素群において隣接する表示画素間を列方向
に通過すると共に、前記第１の表示画素群と前記第２の
表示画素群との間を行方向に通過するように配置されて
いる表示装置である。
２の各表示画素群において隣接する表示画素間を列方向
に通過すると共に、前記第１の表示画素群と前記第２の
表示画素群との間を行方向に通過するように配置されて
いる表示装置である。
【００２４】また、前記駆動信号配線は、前記第１及び
第２の各表示画素群の隣接する表示画素間を列方向にの
み通過する表示装置である。
第２の各表示画素群の隣接する表示画素間を列方向にの
み通過する表示装置である。
【００２５】また、前記第１の画素群及び第２の画素群
は、赤、緑、青色を呈する画素が周期的に配列されてい
る表示装置である。
は、赤、緑、青色を呈する画素が周期的に配列されてい
る表示装置である。
【００２６】また、前記第１の画素群及び第２の画素群
は、同一色を呈する画素が配列されている表示装置であ
る。
は、同一色を呈する画素が配列されている表示装置であ
る。
【００２７】また、前記駆動電源線は、１表示画素分以
上蛇行している表示装置である。
上蛇行している表示装置である。
【００２８】更に、前記駆動信号線は、０．４表示画素
分以上蛇行している表示装置である。
分以上蛇行している表示装置である。
【００２９】また、前記駆動電源線に交互に接続される
表示画素の色が異なっている表示装置である。
表示画素の色が異なっている表示装置である。
【００３０】更にまた、前記スイッチング用薄膜トラン
ジスタから供給される信号を保持し、該信号を前記自発
光素子駆動用薄膜トランジスタに供給するする保持容量
を前記両薄膜トランジスタ間に備えており、前記スイッ
チング用薄膜トランジスタ、前記保持容量、前記駆動用
薄膜トランジスタ及び前記自発光素子を形成する領域
は、各表示画素領域において列方向の上から下に向かっ
て配置されている表示装置である。
ジスタから供給される信号を保持し、該信号を前記自発
光素子駆動用薄膜トランジスタに供給するする保持容量
を前記両薄膜トランジスタ間に備えており、前記スイッ
チング用薄膜トランジスタ、前記保持容量、前記駆動用
薄膜トランジスタ及び前記自発光素子を形成する領域
は、各表示画素領域において列方向の上から下に向かっ
て配置されている表示装置である。
【００３１】また、前記スイッチング用薄膜トランジス
タのチャネル長方向は、前記ゲート信号線の延在方向に
対して傾斜している表示装置である。
タのチャネル長方向は、前記ゲート信号線の延在方向に
対して傾斜している表示装置である。
【００３２】また、前記駆動用薄膜トランジスタのチャ
ネル長方向は、前記駆動信号線及び前記駆動電源線に対
して垂直である表示装置である。
ネル長方向は、前記駆動信号線及び前記駆動電源線に対
して垂直である表示装置である。
【００３３】また、前記スイッチング用薄膜トランジス
タの能動層を成す半導体膜が、前記ゲート電極と複数回
交差している表示装置である。
タの能動層を成す半導体膜が、前記ゲート電極と複数回
交差している表示装置である。
【００３４】また、前記駆動信号線と、前記駆動電源線
とは前記表示装置の表示領域内で非交差である表示装置
である。
とは前記表示装置の表示領域内で非交差である表示装置
である。
【００３５】また、本発明の表示装置は、各々が所定の
色を呈する複数の表示画素を周期的に行方向に配列し、
該表示画素行を複数列設けると共に、隣接する行におい
て表示画素が所定画素分だけ行方向にずれて配列された
表示装置において、列方向に延びる信号配線は、行毎に
異なる色の表示画素と接続されているものである。
色を呈する複数の表示画素を周期的に行方向に配列し、
該表示画素行を複数列設けると共に、隣接する行におい
て表示画素が所定画素分だけ行方向にずれて配列された
表示装置において、列方向に延びる信号配線は、行毎に
異なる色の表示画素と接続されているものである。
【００３６】また、前記表示画素は自発光素子を備え、
前記信号配線は前記自発光素子に電流を供給する駆動電
源線である表示装置である。
前記信号配線は前記自発光素子に電流を供給する駆動電
源線である表示装置である。
【００３７】また、前記表示画素に駆動信号を供給する
駆動信号配線を更に備え、該信号配線は行毎に同色の表
示画素と接続されている表示装置ものである。
駆動信号配線を更に備え、該信号配線は行毎に同色の表
示画素と接続されている表示装置ものである。
【００３８】また、前記信号配線は、列方向及び行方向
の隣接する表示画素を共に通過する表示装置である。
の隣接する表示画素を共に通過する表示装置である。
【００３９】また、前記各表示画素行には、赤、緑、青
色を呈する画素が周期的に行方向に配列されている表示
装置である。
色を呈する画素が周期的に行方向に配列されている表示
装置である。
【００４０】また、前記自発光素子は、エレクトロルミ
ネッセンス素子である表示装置である。
ネッセンス素子である表示装置である。
【００４１】また、本発明の表示装置は、自発光素子
と、前記自発光素子に電流を供給する自発光素子駆動用
薄膜トランジスタとを備えた表示画素を行方向に複数配
置した第１及び第２の表示画素群が列方向に交互に配列
されており、前記自発光素子駆動用薄膜トランジスタを
介して電流を前記自発光素子に供給する駆動電源線が前
記表示画素間の列方向に配置された表示装置であって、
前記駆動電源線の両側に位置する表示画素のうち前記各
表示画素群ごとに左右交互に位置する表示画素と接続さ
れているものである。
と、前記自発光素子に電流を供給する自発光素子駆動用
薄膜トランジスタとを備えた表示画素を行方向に複数配
置した第１及び第２の表示画素群が列方向に交互に配列
されており、前記自発光素子駆動用薄膜トランジスタを
介して電流を前記自発光素子に供給する駆動電源線が前
記表示画素間の列方向に配置された表示装置であって、
前記駆動電源線の両側に位置する表示画素のうち前記各
表示画素群ごとに左右交互に位置する表示画素と接続さ
れているものである。
【００４２】また、前記第２の表示画素群の各表示画素
は、前記第１の表示画素群の表示画素に対して所定表示
画素分だけ行方向にずらせて配列されている表示装置で
ある。
は、前記第１の表示画素群の表示画素に対して所定表示
画素分だけ行方向にずらせて配列されている表示装置で
ある。
【００４３】また、前記駆動電源線は、前記所定表示画
素分のずれに応じて蛇行して列方向に配置されている表
示装置である。
素分のずれに応じて蛇行して列方向に配置されている表
示装置である。
【００４４】
【発明の実施の形態】本発明をＥＬ表示装置に採用した
場合について以下に説明する。
場合について以下に説明する。
【００４５】図１は有機ＥＬ表示装置の表示画素領域の
平面図を示し、図２は図１中のＡ−Ａ線、Ｂ−Ｂ線及び
Ｃ−Ｃ線に沿った断面図を示す。
平面図を示し、図２は図１中のＡ−Ａ線、Ｂ−Ｂ線及び
Ｃ−Ｃ線に沿った断面図を示す。
【００４６】本実施の形態においては、ＥＬ表示装置に
備えた各ＴＦＴ３０，４０は、ゲート電極をゲート絶縁
膜を介して能動層の上層に設けたいわゆるトップゲート
構造のＴＦＴであり、能動層としてａ−Ｓｉ膜にレーザ
光を照射して多結晶化したｐ−Ｓｉ膜を用いている。
備えた各ＴＦＴ３０，４０は、ゲート電極をゲート絶縁
膜を介して能動層の上層に設けたいわゆるトップゲート
構造のＴＦＴであり、能動層としてａ−Ｓｉ膜にレーザ
光を照射して多結晶化したｐ−Ｓｉ膜を用いている。
【００４７】図１に示すように、行方向（同図左右方
向）にゲート信号線５１ａ，５１ｂ，５１ｃが複数本延
在しており、列方向（同図上下方向）に駆動信号線５３
ａ，５３ｂ，５３ｃが複数本延在している。これらの両
信号線が互いに交差しており、それら両信号線によって
囲まれる領域は表示画素領域１１０であり、その各表示
画素領域１１０には、ＥＬ表示素子６０、スイッチング
用ＴＦＴ３０、保持容量及びＥＬ素子駆動用ＴＦＴ４０
が配置されている。
向）にゲート信号線５１ａ，５１ｂ，５１ｃが複数本延
在しており、列方向（同図上下方向）に駆動信号線５３
ａ，５３ｂ，５３ｃが複数本延在している。これらの両
信号線が互いに交差しており、それら両信号線によって
囲まれる領域は表示画素領域１１０であり、その各表示
画素領域１１０には、ＥＬ表示素子６０、スイッチング
用ＴＦＴ３０、保持容量及びＥＬ素子駆動用ＴＦＴ４０
が配置されている。
【００４８】各ゲート信号線５１ａ，５１ｂ，５１ｃが
延在する方向（行方向）には複数の表示画素が赤色
（Ｒ），緑色（Ｇ），青色（Ｂ）を１周期として繰り返
し配置されている。そして、その隣接する各ゲート信号
線に接続された各表示画素は、隣接する各ゲート信号線
同士で互いに、各ゲート信号線が延在する方向にずれて
配置されている。いわゆるデルタ配列である。
延在する方向（行方向）には複数の表示画素が赤色
（Ｒ），緑色（Ｇ），青色（Ｂ）を１周期として繰り返
し配置されている。そして、その隣接する各ゲート信号
線に接続された各表示画素は、隣接する各ゲート信号線
同士で互いに、各ゲート信号線が延在する方向にずれて
配置されている。いわゆるデルタ配列である。
【００４９】即ち、行方向に複数の表示画素が配列した
第１の表示画素群と、同じく行方向に複数の表示画素が
配列した第２の表示画素群とを備えており、その第２の
表示画素群の各表示画素は、第１の表示画素群の各表示
画素に対して所定表示画素分だけ行方向にずらせて配列
されている。本実施の形態においては、同じ色の表示画
素同士では概ね１．７表示画素分行方向にずらしてい
る。
第１の表示画素群と、同じく行方向に複数の表示画素が
配列した第２の表示画素群とを備えており、その第２の
表示画素群の各表示画素は、第１の表示画素群の各表示
画素に対して所定表示画素分だけ行方向にずらせて配列
されている。本実施の形態においては、同じ色の表示画
素同士では概ね１．７表示画素分行方向にずらしてい
る。
【００５０】例えば、隣接するゲート信号線５１ａとゲ
ート信号線５１ｂに注目すると、ゲート信号線５１ａに
接続されている各表示画素と、ゲート信号線５１ｂに接
続されている各表示画素とは、本実施の形態において
は、同じ色の表示画素でみると、各ゲート信号線の延在
方向に互いに概ね１．７表示画素分ずれて配置されてい
る。また、ゲート信号線５１ａ及び駆動電源線５３ａに
接続されたＲの表示画素を基準とすると、そのＲの表示
画素と、ゲート信号線５１ｂと駆動電源線５３ａに接続
されたＧの表示画素間においては概ね０．７表示画素分
ずれている。また、隣接するゲート信号線５１ｂとゲー
ト信号線５１ｃについてみても、ゲート信号線５１ｂに
接続されている各表示画素と、ゲート信号線５１ｃに接
続されている各表示画素とは互いに各ゲート信号線の延
在方向に同じ色でみると、概ね１．７画素分ずれて配置
されている。
ート信号線５１ｂに注目すると、ゲート信号線５１ａに
接続されている各表示画素と、ゲート信号線５１ｂに接
続されている各表示画素とは、本実施の形態において
は、同じ色の表示画素でみると、各ゲート信号線の延在
方向に互いに概ね１．７表示画素分ずれて配置されてい
る。また、ゲート信号線５１ａ及び駆動電源線５３ａに
接続されたＲの表示画素を基準とすると、そのＲの表示
画素と、ゲート信号線５１ｂと駆動電源線５３ａに接続
されたＧの表示画素間においては概ね０．７表示画素分
ずれている。また、隣接するゲート信号線５１ｂとゲー
ト信号線５１ｃについてみても、ゲート信号線５１ｂに
接続されている各表示画素と、ゲート信号線５１ｃに接
続されている各表示画素とは互いに各ゲート信号線の延
在方向に同じ色でみると、概ね１．７画素分ずれて配置
されている。
【００５１】また、各駆動信号線５２ａ，５２ｂ，５２
ｃは、主として列方向に延在しており、同じ色の表示画
素に接続されており、各行の表示画素の配列に応じて各
行ごとに屈曲し左右に蛇行して配置されている。即ち、
隣接する行方向の表示画素の所定画素分だけ屈曲して凹
凸を繰り返しながら列方向に配置されている。その所定
画素分である蛇行ピッチ、即ち蛇行のピークとピークと
の間隔は本実施形態の場合には概ね０．４表示画素であ
る。
ｃは、主として列方向に延在しており、同じ色の表示画
素に接続されており、各行の表示画素の配列に応じて各
行ごとに屈曲し左右に蛇行して配置されている。即ち、
隣接する行方向の表示画素の所定画素分だけ屈曲して凹
凸を繰り返しながら列方向に配置されている。その所定
画素分である蛇行ピッチ、即ち蛇行のピークとピークと
の間隔は本実施形態の場合には概ね０．４表示画素であ
る。
【００５２】また、各駆動電源線５３ａ，５３ｂ，５３
ｃは列方向に配置されており、異なる色の表示画素に接
続されており、各行の表示画素の配列に応じて各行の表
示画素の右側及び左側に交互に所定の表示画素分すれて
配置されている。即ち、駆動電源線５３ａに注目してみ
ると、ゲート信号線５１ａに接続されたＲの表示画素の
右側に配置されてその表示画素のＥＬ素子駆動用ＴＦＴ
に接続され、続いて次の行のゲート信号線５１ｂに接続
されたＧの表示画素の左側に配置されてその表示画素の
ＥＬ素子駆動用ＴＦＴに接続され、続いて更に次の行の
ゲート信号線５１ｃに接続されたＲの表示画素の右側に
配置されてその表示画素のＥＬ素子駆動用ＴＦＴに接続
されており、各行の表示電極間であって各ゲート信号線
と交差する箇所近傍においてはゲート信号線に対して概
ね４５°傾斜して配置されている。その所定画素分であ
る蛇行ピッチ、即ち蛇行のピークとピークとの間隔は本
実施形態の場合には概ね１．２表示画素分である。な
お、各駆動信号線５２ａ，５２ｂ，５２ｃと、各駆動電
源線５３ａ，５３ｂ，５３ｃとは、Ａｌ等の導電材料か
ら成っており、互いに短絡を防止するために交差しない
ように配置されている。
ｃは列方向に配置されており、異なる色の表示画素に接
続されており、各行の表示画素の配列に応じて各行の表
示画素の右側及び左側に交互に所定の表示画素分すれて
配置されている。即ち、駆動電源線５３ａに注目してみ
ると、ゲート信号線５１ａに接続されたＲの表示画素の
右側に配置されてその表示画素のＥＬ素子駆動用ＴＦＴ
に接続され、続いて次の行のゲート信号線５１ｂに接続
されたＧの表示画素の左側に配置されてその表示画素の
ＥＬ素子駆動用ＴＦＴに接続され、続いて更に次の行の
ゲート信号線５１ｃに接続されたＲの表示画素の右側に
配置されてその表示画素のＥＬ素子駆動用ＴＦＴに接続
されており、各行の表示電極間であって各ゲート信号線
と交差する箇所近傍においてはゲート信号線に対して概
ね４５°傾斜して配置されている。その所定画素分であ
る蛇行ピッチ、即ち蛇行のピークとピークとの間隔は本
実施形態の場合には概ね１．２表示画素分である。な
お、各駆動信号線５２ａ，５２ｂ，５２ｃと、各駆動電
源線５３ａ，５３ｂ，５３ｃとは、Ａｌ等の導電材料か
ら成っており、互いに短絡を防止するために交差しない
ように配置されている。
【００５３】このように、いわゆるデルタ配列であっ
て、各ゲート信号線に接続された表示画素群ごとに、各
駆動電源線に異なる色の表示画素を接続することによ
り、駆動信号線と駆動電源線とが同層に形成されながら
も交差することなく形成することが可能である。そのた
め、駆動信号線と駆動信号線とを異なる層に形成するこ
とによる工程の増大を抑制しつつ、解像度の高い表示を
得ることができる。
て、各ゲート信号線に接続された表示画素群ごとに、各
駆動電源線に異なる色の表示画素を接続することによ
り、駆動信号線と駆動電源線とが同層に形成されながら
も交差することなく形成することが可能である。そのた
め、駆動信号線と駆動信号線とを異なる層に形成するこ
とによる工程の増大を抑制しつつ、解像度の高い表示を
得ることができる。
【００５４】また、駆動電源線に一定の値で流れている
電流をＥＬ素子駆動用ＴＦＴで制御して各色のＥＬ素子
に電流を供給してＥＬ素子が発光するので、その駆動電
源線に流れている電流値は一定であっても、異なる色の
表示画素のＥＬ素子駆動用ＴＦＴ４０に同一の駆動電源
線を接続することが可能であることから、デルタ配列で
ありながら、駆動信号線と駆動電源線とが同層で交差し
ないで形成することを可能とした。
電流をＥＬ素子駆動用ＴＦＴで制御して各色のＥＬ素子
に電流を供給してＥＬ素子が発光するので、その駆動電
源線に流れている電流値は一定であっても、異なる色の
表示画素のＥＬ素子駆動用ＴＦＴ４０に同一の駆動電源
線を接続することが可能であることから、デルタ配列で
ありながら、駆動信号線と駆動電源線とが同層で交差し
ないで形成することを可能とした。
【００５５】更に、各ゲート信号線５１ａ，５１ｂ，５
１ｃは、その一部に突出部が形成されており、その突出
部がゲート電極１１である。このゲート電極１１の主た
る延在方向は各ゲート信号線の延在方向に対して非直角
方向である。即ち、ゲート信号線に対して傾斜した方向
に突出して延在している。ここで、ゲート電極の主たる
延在方向とは、ゲート電極の延在方向の長さが最も長い
部分の延在方向をいうものとし、図１の場合のように、
ゲート信号線から一部が下方向に突出しており、その先
の部分が右斜め下もしくは左斜め下方向に延在している
場合には、この延在しているゲート電極の長さの割合が
最も大きい右斜め下又は左斜め下方向に延在している部
分の延在方向をいうものとする。即ち、図１の場合、ゲ
ート電極の主たる延在方向は、ゲート信号線に対して概
ね４５°右下方向又は左下方向である。
１ｃは、その一部に突出部が形成されており、その突出
部がゲート電極１１である。このゲート電極１１の主た
る延在方向は各ゲート信号線の延在方向に対して非直角
方向である。即ち、ゲート信号線に対して傾斜した方向
に突出して延在している。ここで、ゲート電極の主たる
延在方向とは、ゲート電極の延在方向の長さが最も長い
部分の延在方向をいうものとし、図１の場合のように、
ゲート信号線から一部が下方向に突出しており、その先
の部分が右斜め下もしくは左斜め下方向に延在している
場合には、この延在しているゲート電極の長さの割合が
最も大きい右斜め下又は左斜め下方向に延在している部
分の延在方向をいうものとする。即ち、図１の場合、ゲ
ート電極の主たる延在方向は、ゲート信号線に対して概
ね４５°右下方向又は左下方向である。
【００５６】以下に、ゲート信号線５１ａと駆動信号線
５２ａに接続された表示画素に形成されたスイッチング
用ＴＦＴ３０、ＥＬ素子駆動用ＴＦＴ４０及びＥＬ表示
素子６０について説明する。
５２ａに接続された表示画素に形成されたスイッチング
用ＴＦＴ３０、ＥＬ素子駆動用ＴＦＴ４０及びＥＬ表示
素子６０について説明する。
【００５７】スイッチング用ＴＦＴ３０は、一部が突出
して右斜め方向に延在したゲート信号線５１ａに接続さ
れておりゲート信号が供給されるゲート電極１１と、駆
動信号線５２ａに接続されており駆動信号、例えば映像
信号が供給されるドレイン電極１６と、ＥＬ素子駆動用
ＴＦＴ４０のゲート電極４１に接続されているソース電
極１３ｓとからなる。なお、基板１０上に、スイッチン
グ用ＴＦＴ３０のｐ−Ｓｉ膜から成る能動層１３と容量
電極５５が同時に形成され、その上にゲート絶縁膜１２
を介して保持容量電極線５４がゲート電極１１と同じ材
料で同時に形成されている。
して右斜め方向に延在したゲート信号線５１ａに接続さ
れておりゲート信号が供給されるゲート電極１１と、駆
動信号線５２ａに接続されており駆動信号、例えば映像
信号が供給されるドレイン電極１６と、ＥＬ素子駆動用
ＴＦＴ４０のゲート電極４１に接続されているソース電
極１３ｓとからなる。なお、基板１０上に、スイッチン
グ用ＴＦＴ３０のｐ−Ｓｉ膜から成る能動層１３と容量
電極５５が同時に形成され、その上にゲート絶縁膜１２
を介して保持容量電極線５４がゲート電極１１と同じ材
料で同時に形成されている。
【００５８】このスイッチング用ＴＦＴ３０のｐ−Ｓｉ
膜から成る能動層１３は、「Ｕ」の字状に配置されゲー
ト電極１１と２回交差しており、その交差部においてチ
ャネル１３ｃを構成しており、いわゆるダブルゲート構
造を成している。
膜から成る能動層１３は、「Ｕ」の字状に配置されゲー
ト電極１１と２回交差しており、その交差部においてチ
ャネル１３ｃを構成しており、いわゆるダブルゲート構
造を成している。
【００５９】この各チャネル１３ｃのチャネル長方向は
ゲート電極１１に対して直交して配置されているので、
ゲート電極１１と同様にゲート信号線５１ａに対して概
ね４５°の斜め方向に配置されている。
ゲート電極１１に対して直交して配置されているので、
ゲート電極１１と同様にゲート信号線５１ａに対して概
ね４５°の斜め方向に配置されている。
【００６０】このため、能動層のｐ−Ｓｉ膜を非晶質シ
リコン膜にレーザ光を照射して多結晶化する際の線状の
レーザ光の長軸方向が、ゲート信号線の延在方向と同じ
場合、あるいは線状のレーザ光の長軸方向がゲート信号
線の延在方向と直交した方向の場合においても、レーザ
光のエネルギーが均一に非晶質シリコン膜に照射するこ
とができる。即ち、レーザ光はチャネルの接合部におい
て、線状のレーザ光の端部のエネルギが低い領域がチャ
ネル接合部と重畳することがなくなり、粒径の均一なｐ
−Ｓｉ膜を得ることができるため、リーク電流の発生を
防止することができ、各表示画素のスイッチング用ＴＦ
Ｔ３０の特性を均一にすることができる。従って、各表
示画素の駆動用ＴＦＴ４０のゲートに安定して電圧を供
給することができることになり、ばらつきのない表示を
得ることができるＥＬ表示装置を提供できる。
リコン膜にレーザ光を照射して多結晶化する際の線状の
レーザ光の長軸方向が、ゲート信号線の延在方向と同じ
場合、あるいは線状のレーザ光の長軸方向がゲート信号
線の延在方向と直交した方向の場合においても、レーザ
光のエネルギーが均一に非晶質シリコン膜に照射するこ
とができる。即ち、レーザ光はチャネルの接合部におい
て、線状のレーザ光の端部のエネルギが低い領域がチャ
ネル接合部と重畳することがなくなり、粒径の均一なｐ
−Ｓｉ膜を得ることができるため、リーク電流の発生を
防止することができ、各表示画素のスイッチング用ＴＦ
Ｔ３０の特性を均一にすることができる。従って、各表
示画素の駆動用ＴＦＴ４０のゲートに安定して電圧を供
給することができることになり、ばらつきのない表示を
得ることができるＥＬ表示装置を提供できる。
【００６１】また、ゲート信号線５１ａと同一材料から
成り、ゲート信号線５１ａに並行に保持容量電極線５４
が配置されている。この保持容量電極線５４は、ゲート
絶縁膜１２を介してＴＦＴ３０のソース１３ｓと接続さ
れた容量電極５５との間で電荷を蓄積して容量を成して
いる。この保持容量は、ＥＬ素子駆動用ＴＦＴ４０のゲ
ート電極４１に印加される電圧を保持するために設けら
れている。
成り、ゲート信号線５１ａに並行に保持容量電極線５４
が配置されている。この保持容量電極線５４は、ゲート
絶縁膜１２を介してＴＦＴ３０のソース１３ｓと接続さ
れた容量電極５５との間で電荷を蓄積して容量を成して
いる。この保持容量は、ＥＬ素子駆動用ＴＦＴ４０のゲ
ート電極４１に印加される電圧を保持するために設けら
れている。
【００６２】ＥＬ素子駆動用ＴＦＴ４０は、スイッチン
グ用ＴＦＴ３０のソース電極１３ｓに接続されているゲ
ート電極４１と、ＥＬ素子６０の陽極６１に接続された
ソース電極４３ｓと、ＥＬ素子６０に供給される駆動電
源線５３ｂに接続されたドレイン電極４３ｄとから成
る。このＥＬ表示素子駆動用ＴＦＴ４０のチャネル長方
向は駆動信号線５２ａ及び駆動電源線５３ａの延在方向
に対して垂直に配置されている。
グ用ＴＦＴ３０のソース電極１３ｓに接続されているゲ
ート電極４１と、ＥＬ素子６０の陽極６１に接続された
ソース電極４３ｓと、ＥＬ素子６０に供給される駆動電
源線５３ｂに接続されたドレイン電極４３ｄとから成
る。このＥＬ表示素子駆動用ＴＦＴ４０のチャネル長方
向は駆動信号線５２ａ及び駆動電源線５３ａの延在方向
に対して垂直に配置されている。
【００６３】また、ＥＬ素子６０は、ソース電極４３ｓ
に接続された陽極６１ａと、共通電極である陰極６７、
及びこの陽極６１と陰極６７との間に挟まれた発光素子
層６６から成る。各表示画素には、赤色（Ｒ）、緑色
（Ｇ）、青色（Ｂ）の発光層材料をそれぞれ蒸着法によ
って形成し、各表示画素ごとに各一色を発光させる。
に接続された陽極６１ａと、共通電極である陰極６７、
及びこの陽極６１と陰極６７との間に挟まれた発光素子
層６６から成る。各表示画素には、赤色（Ｒ）、緑色
（Ｇ）、青色（Ｂ）の発光層材料をそれぞれ蒸着法によ
って形成し、各表示画素ごとに各一色を発光させる。
【００６４】上述のスイッチング用ＴＦＴ、保持容量、
ＥＬ素子駆動用ＴＦＴ及びＥＬ素子は、ゲート信号線側
から図中下方向に向かって、この順番に各領域が配置さ
れている。このように配置することにより、列方向の発
光層間の距離を大きくすることができ、ＥＬ素子の各色
の発光層を蒸着する際に、回り込みによる隣接する他色
の発光層との混合を防止することができる。
ＥＬ素子駆動用ＴＦＴ及びＥＬ素子は、ゲート信号線側
から図中下方向に向かって、この順番に各領域が配置さ
れている。このように配置することにより、列方向の発
光層間の距離を大きくすることができ、ＥＬ素子の各色
の発光層を蒸着する際に、回り込みによる隣接する他色
の発光層との混合を防止することができる。
【００６５】ゲート信号線５１ａからのゲート信号がゲ
ート電極１１に印加されると、スイッチング用ＴＦＴ３
０がオンになる。そのため、駆動信号線５２ａから駆動
信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供
給され、そのゲート電極４１の電位が駆動信号線５２ａ
の電位と同電位になる。そしてゲート電極４１に供給さ
れた電流値に相当する電流が駆動電源に接続された駆動
電源線５３ｂからＥＬ素子６０に供給される。それによ
ってＥＬ素子６０は発光する。
ート電極１１に印加されると、スイッチング用ＴＦＴ３
０がオンになる。そのため、駆動信号線５２ａから駆動
信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供
給され、そのゲート電極４１の電位が駆動信号線５２ａ
の電位と同電位になる。そしてゲート電極４１に供給さ
れた電流値に相当する電流が駆動電源に接続された駆動
電源線５３ｂからＥＬ素子６０に供給される。それによ
ってＥＬ素子６０は発光する。
【００６６】なお、ＥＬ素子６０は、ＩＴＯ等の透明電
極から成る陽極６１、ＭＴＤＡＴＡから成る第１ホール
輸送層６２、ＴＰＤからなる第２ホール輸送層６３、キ
ナクリドン誘導体を含むＢｅｂｑ2から成る発光層６４
及びＢｅｂｑ2から成る電子輸送層６５からなる発光素
子層６６、ＬｉＦとＡｌとの積層体、あるいはＡｌとリ
チウム（Ｌｉ）との合金から成る陰極６７がこの順番で
積層形成された構造である。このＥＬ素子が各色を発光
するためには、発光層の材料を各色に応じた材料とする
ことにより可能である。なお、各色を図１のようにＲ、
Ｇ、Ｂを発光させるためには、まずＲの発光材料を配置
する個所に開口部を有するメタルマスクを陽極及び平坦
化膜上に載せてＲの発光材料を蒸着し、続いてＧの発光
材料を配置する個所に開口部を有するメタルマスクにて
Ｇの発光材料を蒸着し、更にＢの発光材料を配置する個
所に開口部を有するメタルマスクにてＢの発光材料を蒸
着して発光層を形成する。このとき隣接する異なる色の
発光層に異なる色の発光材料が回り込んで色が混合させ
ることがないようにする必要がある。
極から成る陽極６１、ＭＴＤＡＴＡから成る第１ホール
輸送層６２、ＴＰＤからなる第２ホール輸送層６３、キ
ナクリドン誘導体を含むＢｅｂｑ2から成る発光層６４
及びＢｅｂｑ2から成る電子輸送層６５からなる発光素
子層６６、ＬｉＦとＡｌとの積層体、あるいはＡｌとリ
チウム（Ｌｉ）との合金から成る陰極６７がこの順番で
積層形成された構造である。このＥＬ素子が各色を発光
するためには、発光層の材料を各色に応じた材料とする
ことにより可能である。なお、各色を図１のようにＲ、
Ｇ、Ｂを発光させるためには、まずＲの発光材料を配置
する個所に開口部を有するメタルマスクを陽極及び平坦
化膜上に載せてＲの発光材料を蒸着し、続いてＧの発光
材料を配置する個所に開口部を有するメタルマスクにて
Ｇの発光材料を蒸着し、更にＢの発光材料を配置する個
所に開口部を有するメタルマスクにてＢの発光材料を蒸
着して発光層を形成する。このとき隣接する異なる色の
発光層に異なる色の発光材料が回り込んで色が混合させ
ることがないようにする必要がある。
【００６７】以下に、本発明のＥＬ表示装置について図
２に従って説明する。
２に従って説明する。
【００６８】絶縁性基板１０上に、ＣＶＤ法を用いてａ
−Ｓｉ膜１３，４３を成膜する。そして、そのａ−Ｓｉ
膜１３，４３に線状のレーザ光、例えば波長３０８ｎｍ
のＸｅＣｌエキシマレーザ光を、その走査方向が基板１
０の長辺方向と一致するように一端から他端に向かって
走査しながら照射して、溶融再結晶化することにより多
結晶化して、ａ−Ｓｉ膜をｐ−Ｓｉ膜にする。
−Ｓｉ膜１３，４３を成膜する。そして、そのａ−Ｓｉ
膜１３，４３に線状のレーザ光、例えば波長３０８ｎｍ
のＸｅＣｌエキシマレーザ光を、その走査方向が基板１
０の長辺方向と一致するように一端から他端に向かって
走査しながら照射して、溶融再結晶化することにより多
結晶化して、ａ−Ｓｉ膜をｐ−Ｓｉ膜にする。
【００６９】そして、ｐ−Ｓｉ膜１３，４３を各ＴＦＴ
３０，４０を形成する位置にホトリソ技術を用いて島状
に残存させて能動層１３，４３を形成する。そのとき同
時にスイッチング用ＴＦＴ３０の能動層１３に連なっ
て、保持容量の一方の容量電極５５を形成する。そし
て、その島化されたｐ−Ｓｉ膜を含む全面に、ＣＶＤ法
によってＳｉＯ2膜から成るゲート絶縁膜１２を形成す
る。
３０，４０を形成する位置にホトリソ技術を用いて島状
に残存させて能動層１３，４３を形成する。そのとき同
時にスイッチング用ＴＦＴ３０の能動層１３に連なっ
て、保持容量の一方の容量電極５５を形成する。そし
て、その島化されたｐ−Ｓｉ膜を含む全面に、ＣＶＤ法
によってＳｉＯ2膜から成るゲート絶縁膜１２を形成す
る。
【００７０】そのゲート絶縁膜１２上に、Ｃｒ，Ｍｏ等
の高融点金属をスパッタ法にて成膜し、それをホトリソ
技術を用いてスイッチング用ＴＦＴ３０に接続されるゲ
ート信号線５１、ゲート電極１１、及び保持容量電極線
５４を同一材料で同時に形成する。この保持容量電極線
５４は各表示領域１１０に形成された容量電極５５の上
層側にある他方の各電極を接続している。また、同時
に、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１を形成
する。更に、同時にソース領域１３ｓとゲート電極４１
とが接続されるようにする。
の高融点金属をスパッタ法にて成膜し、それをホトリソ
技術を用いてスイッチング用ＴＦＴ３０に接続されるゲ
ート信号線５１、ゲート電極１１、及び保持容量電極線
５４を同一材料で同時に形成する。この保持容量電極線
５４は各表示領域１１０に形成された容量電極５５の上
層側にある他方の各電極を接続している。また、同時
に、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１を形成
する。更に、同時にソース領域１３ｓとゲート電極４１
とが接続されるようにする。
【００７１】そして、能動層のうち、ゲート電極１１，
４１の両側に位置する箇所にゲート絶縁膜１２を介して
イオン注入法にて不純物を導入して、ソース領域１３
ｓ，４３ｓ及びドレイン領域１３ｄ，４３ｄを形成す
る。スイッチング用ＴＦＴ３０のソース領域１３ｓ及び
ドレイン領域１３ｄにはＰイオンを導入してｎ型チャネ
ルＴＦＴとし、ＥＬ素子駆動用ＴＦＴ４０のソース領域
４３ｓ及びドレイン領域４３ｄにはＢイオンを導入して
ｐ型チャネルＴＦＴとする。また、スイッチング用ＴＦ
Ｔ３０にはゲート電極１１の直下のチャネル領域１３ｃ
と、ソース領域１３ｓ及びドレイン領域１３ｄとの間
に、ソース領域４３ｓ及びドレイン領域４３ｄの不純物
濃度よりも低い領域、即ちＬＤＤ（Lightly Doped Drai
n）領域１３Ｌを形成しても良い。
４１の両側に位置する箇所にゲート絶縁膜１２を介して
イオン注入法にて不純物を導入して、ソース領域１３
ｓ，４３ｓ及びドレイン領域１３ｄ，４３ｄを形成す
る。スイッチング用ＴＦＴ３０のソース領域１３ｓ及び
ドレイン領域１３ｄにはＰイオンを導入してｎ型チャネ
ルＴＦＴとし、ＥＬ素子駆動用ＴＦＴ４０のソース領域
４３ｓ及びドレイン領域４３ｄにはＢイオンを導入して
ｐ型チャネルＴＦＴとする。また、スイッチング用ＴＦ
Ｔ３０にはゲート電極１１の直下のチャネル領域１３ｃ
と、ソース領域１３ｓ及びドレイン領域１３ｄとの間
に、ソース領域４３ｓ及びドレイン領域４３ｄの不純物
濃度よりも低い領域、即ちＬＤＤ（Lightly Doped Drai
n）領域１３Ｌを形成しても良い。
【００７２】ゲート信号線５１、ゲート電極１１，４１
及び保持容量電極線５４の上方に、ＳｉＯ2膜、ＳｉＮ
膜及びＳｉＯ2膜を連続してＣＶＤ法にて成膜し３層か
ら成る層間絶縁膜１５を形成する。
及び保持容量電極線５４の上方に、ＳｉＯ2膜、ＳｉＮ
膜及びＳｉＯ2膜を連続してＣＶＤ法にて成膜し３層か
ら成る層間絶縁膜１５を形成する。
【００７３】そして、この層間絶縁膜１５及びその下層
のゲート絶縁膜１２に、ＥＬ素子駆動用ＴＦＴ４０のド
レイン領域４３ｄに対応した位置にコンタクトホールを
形成する。
のゲート絶縁膜１２に、ＥＬ素子駆動用ＴＦＴ４０のド
レイン領域４３ｄに対応した位置にコンタクトホールを
形成する。
【００７４】その後、コンタクトホール及び層間絶縁膜
１５上にＡｌ等の導電材料を成膜し、ホトリソ技術によ
り駆動信号線５２ｂ及び駆動電源線５３ｂを形成する。
１５上にＡｌ等の導電材料を成膜し、ホトリソ技術によ
り駆動信号線５２ｂ及び駆動電源線５３ｂを形成する。
【００７５】駆動信号線５２ｂ、駆動電源線５３ｂ及び
層間絶縁膜１５上に、アクリル系の感光性樹脂、ＳＯＧ
膜などの平坦性を有する平坦化絶縁膜１７を形成する。
この平坦化絶縁膜１７、層間絶縁膜１５及びゲート絶縁
膜１２を貫通して、ＥＬ素子駆動用ＴＦＴ４０のソース
領域４３ｓに対応した位置にコンタクトホールを形成す
る。そして、そのコンタクトホールを含んでその上方に
ＥＬ素子６０の陽極６１をＩＴＯ膜にて形成する。
層間絶縁膜１５上に、アクリル系の感光性樹脂、ＳＯＧ
膜などの平坦性を有する平坦化絶縁膜１７を形成する。
この平坦化絶縁膜１７、層間絶縁膜１５及びゲート絶縁
膜１２を貫通して、ＥＬ素子駆動用ＴＦＴ４０のソース
領域４３ｓに対応した位置にコンタクトホールを形成す
る。そして、そのコンタクトホールを含んでその上方に
ＥＬ素子６０の陽極６１をＩＴＯ膜にて形成する。
【００７６】その陽極６１の上方には、第１ホール輸送
層６２、第２ホール輸送層６３、発光層、電子輸送層６
４から成る発光素子層６６が積層されており、更にその
上に陰極６７が形成されている。
層６２、第２ホール輸送層６３、発光層、電子輸送層６
４から成る発光素子層６６が積層されており、更にその
上に陰極６７が形成されている。
【００７７】こうして作製された各ＴＦＴ３０，４０及
びＥＬ素子６０が、マトリクス状に配置された各表示領
域１１０に備えられてＥＬ表示装置は構成されている。
びＥＬ素子６０が、マトリクス状に配置された各表示領
域１１０に備えられてＥＬ表示装置は構成されている。
【００７８】また、駆動信号線５３ａ及び駆動電源線５
２ａは、ゲート信号線５１ｂ上で、ゲート電極の主たる
延在方向に並行に配置されている。そのため、駆動電源
線５２ａと駆動電源線５３ａを短絡させることなく配置
することができるとともに、各配線及び表示画素を高密
度に効率よく配置することができる。
２ａは、ゲート信号線５１ｂ上で、ゲート電極の主たる
延在方向に並行に配置されている。そのため、駆動電源
線５２ａと駆動電源線５３ａを短絡させることなく配置
することができるとともに、各配線及び表示画素を高密
度に効率よく配置することができる。
【００７９】なお、本実施の形態においては、駆動信号
線の蛇行のピッチを０．４表示画素分としたが本発明は
それに限定されるものではなく、０．４表示画素以上で
あれば良く、また駆動電源線の蛇行のピッチは１．２表
示画素に限定されるものではなく１表示画素以上であれ
ば良く、好ましくは１．５表示画素程度が良い。更に隣
接するゲート信号線に接続された表示画素は、解像度が
最も高くできるように互いに１．５表示画素ずれている
ことが好ましい。
線の蛇行のピッチを０．４表示画素分としたが本発明は
それに限定されるものではなく、０．４表示画素以上で
あれば良く、また駆動電源線の蛇行のピッチは１．２表
示画素に限定されるものではなく１表示画素以上であれ
ば良く、好ましくは１．５表示画素程度が良い。更に隣
接するゲート信号線に接続された表示画素は、解像度が
最も高くできるように互いに１．５表示画素ずれている
ことが好ましい。
【００８０】また、本発明における「１表示画素分」ず
れているとは、行方向の１表示画素ピッチ分ずれている
ことを示す。
れているとは、行方向の１表示画素ピッチ分ずれている
ことを示す。
【００８１】また、本実施の形態においては、ゲート電
極がゲート信号線に対して４５°傾斜した方向に突出し
た場合を示したが、この角度は４５°に限定されるもの
ではなく、チャネルとの接合部とレーザ光の長軸方向と
が位置しない方向であればよく、例えば３０°〜６０°
でも良い。
極がゲート信号線に対して４５°傾斜した方向に突出し
た場合を示したが、この角度は４５°に限定されるもの
ではなく、チャネルとの接合部とレーザ光の長軸方向と
が位置しない方向であればよく、例えば３０°〜６０°
でも良い。
【００８２】また、本実施の形態においては、能動層と
して多結晶シリコン膜を用いたが、完全に能動層全体が
結晶化されていない微結晶シリコン膜を用いても良い。
して多結晶シリコン膜を用いたが、完全に能動層全体が
結晶化されていない微結晶シリコン膜を用いても良い。
【００８３】また、絶縁性基板とは、ガラスや合成樹脂
などから成る絶縁性基板、又は導電性を有する基板ある
いは半導体基板等の表面にＳｉＯ2膜やＳｉＮなどの絶
縁膜を形成して基板表面が絶縁性を有している基板をい
うものとする。
などから成る絶縁性基板、又は導電性を有する基板ある
いは半導体基板等の表面にＳｉＯ2膜やＳｉＮなどの絶
縁膜を形成して基板表面が絶縁性を有している基板をい
うものとする。
【００８４】また、本実施の形態においては、陽極及び
ｐ−Ｓｉ膜から成る容量電極が駆動信号線及び駆動電源
線と重畳していない場合を示したが、本発明はそれに限
定されるものではない。即ち、陽極が駆動信号線又は駆
動電源線と絶縁膜等を介して重畳していても良く、それ
によって発光する面積を大きくすることができ明るい表
示を得ることが可能となり、また、容量電極が駆動電源
線と重畳していても良く、それによって、上述の実施形
態のように保持容量電極線と容量電極との間で形成され
る保持容量に加え、駆動電源線と容量電極との間でも層
間絶縁膜を介して容量を形成することができるため、充
分大きい保持容量を得ることができる。
ｐ−Ｓｉ膜から成る容量電極が駆動信号線及び駆動電源
線と重畳していない場合を示したが、本発明はそれに限
定されるものではない。即ち、陽極が駆動信号線又は駆
動電源線と絶縁膜等を介して重畳していても良く、それ
によって発光する面積を大きくすることができ明るい表
示を得ることが可能となり、また、容量電極が駆動電源
線と重畳していても良く、それによって、上述の実施形
態のように保持容量電極線と容量電極との間で形成され
る保持容量に加え、駆動電源線と容量電極との間でも層
間絶縁膜を介して容量を形成することができるため、充
分大きい保持容量を得ることができる。
【００８５】
【発明の効果】本発明によれば、駆動信号線と駆動信号
線とを異なる層に形成することによる工程の増大を抑制
しつつ、解像度の高い表示が得られる表示装置を提供す
ることができる。
線とを異なる層に形成することによる工程の増大を抑制
しつつ、解像度の高い表示が得られる表示装置を提供す
ることができる。
【図１】本発明のＥＬ表示装置の平面図である。
【図２】本発明のＥＬ表示装置の断面図である。
【図３】従来のＥＬ表示装置の平面図である。
【図４】従来のＥＬ表示装置の断面図である。
１１、４１ ゲート電極 １３、４３ 能動層 １３ｓ、４３ｓ ソース領域 １３ｄ、４３ｄ ドレイン領域 １３ｃ、４３ｃ チャネル領域 ３０ スイッチング用ＴＦＴ ４０ ＥＬ素子駆動用ＴＦＴ ５２ 駆動電源線 ６０ ＥＬ素子 １００ レーザ光 １１０ 表示領域
フロントページの続き Ｆターム(参考） 3K007 AB17 BA06 DA02 5C094 AA05 BA03 BA12 BA29 CA19 CA24 DB04 EA03 EA04 EA07 FA01
Claims (25)
- 【請求項１】 複数の表示画素を行方向に配置した第１
及び第２の表示画素群が列方向に交互に配列されてお
り、該第２の表示画素群の各表示画素は前記第１の表示
画素群の表示画素に対して所定表示画素分だけ行方向に
ずらせて配列された表示装置であって、前記第１及び第
２の表示画素群の各表示画素と接続される信号配線は、
前記第１及び第２の各表示画素群において隣接する表示
画素間を列方向に通過すると共に、前記第１の表示画素
群と前記第２の表示画素群との間を行方向に通過するよ
うに配置されていることを特徴とする表示装置。 - 【請求項２】 前記信号配線は、該信号配線の両側に位
置する表示画素のうち前記各表示画素群ごとに左右交互
に位置する表示画素と接続されていることを特徴とする
請求項１に記載の表示装置。 - 【請求項３】 前記表示画素は自発光素子を備え、前記
信号配線は前記自発光素子に電流を供給する駆動電源線
であることを特徴とする請求項１又は２に記載の表示装
置。 - 【請求項４】 自発光素子と、該自発光素子に電流を供
給するタイミングを制御するスイッチング用薄膜トラン
ジスタと、前記自発光素子に電流を供給する自発光素子
駆動用薄膜トランジスタとを備えた表示画素と、前記ス
イッチング用薄膜トランジスタに駆動信号を供給する駆
動信号線と、前記駆動信号に応じて電流を前記自発光素
子に供給する駆動電源線とを備えた表示装置であって、
複数の前記表示画素を行方向に配置した第１及び第２の
表示画素群が列方向に交互に配列されており、該第２の
表示画素群の各表示画素は前記第１の表示画素群の表示
画素に対して所定表示画素分だけ行方向にずらせて配列
されており、前記駆動信号配線及び前記駆動電源線は、
各線の両側に位置する表示画素のうち前記各表示画素群
ごとに左右交互に位置する表示画素と接続されているこ
とを特徴とする表示装置。 - 【請求項５】 前記駆動電源線は、前記第１及び第２の
各表示画素群において隣接する表示画素間を列方向に通
過すると共に、前記第１の表示画素群と前記第２の表示
画素群との間を行方向に通過するように配置されている
ことを特徴とする請求項４に記載の表示装置。 - 【請求項６】 前記駆動信号配線は、前記第１及び第２
の各表示画素群の隣接する表示画素間を列方向にのみ通
過することを特徴とする請求項５に記載の表示装置。 - 【請求項７】 前記第１の画素群及び第２の画素群は、
赤、緑、青色を呈する画素が周期的に配列されているこ
とを特徴とする請求項１乃至６のうちいずれか１項に記
載の表示装置。 - 【請求項８】 前記第１の画素群及び第２の画素群は、
同一色を呈する画素が配列されていることを特徴とする
請求項１乃至６のうちいずれか１項に記載の表示装置。 - 【請求項９】 前記駆動電源線は、１表示画素分以上蛇
行していることを特徴とする請求項４乃至８のうちいず
れか１項に記載の表示装置。 - 【請求項１０】 前記駆動信号線は、０．４表示画素分
以上蛇行していることを特徴とする請求項４乃至８のう
ちいずれか１項に記載の表示装置。 - 【請求項１１】 前記駆動電源線に交互に接続される表
示画素の色が異なっていることを特徴とする請求項７に
記載の表示装置。 - 【請求項１２】 前記スイッチング用薄膜トランジスタ
から供給される信号を保持し、該信号を前記自発光素子
駆動用薄膜トランジスタに供給するする保持容量を前記
両薄膜トランジスタ間に備えており、前記スイッチング
用薄膜トランジスタ、前記保持容量、前記駆動用薄膜ト
ランジスタ及び前記自発光素子を形成する領域は、各表
示画素領域において列方向の上から下に向かって配置さ
れていることを特徴とする請求項４乃至１１のうちいず
れか１項に記載の表示装置。 - 【請求項１３】 前記スイッチング用薄膜トランジスタ
のチャネル長方向は、前記ゲート信号線の延在方向に対
して傾斜していることを特徴とする請求項４乃至１２の
うちいずれか１項に記載の表示装置。 - 【請求項１４】 前記駆動用薄膜トランジスタのチャネ
ル長方向は、前記駆動信号線及び前記駆動電源線に対し
て垂直であることを特徴とする請求項４乃至１３のうち
いずれか１項に記載の表示装置。 - 【請求項１５】 前記スイッチング用薄膜トランジスタ
の能動層を成す半導体膜が、前記ゲート電極と複数回交
差していることを特徴とする請求項４乃至１４のうちい
ずれか１項に記載の表示装置。 - 【請求項１６】 前記駆動信号線と、前記駆動電源線と
は前記表示装置の表示領域内で非交差であることを特徴
とする請求項４乃至１５のうちいずれか１項に記載の表
示装置。 - 【請求項１７】 各々が所定の色を呈する複数の表示画
素を周期的に行方向に配列し、該表示画素行を複数列設
けると共に、隣接する行において表示画素が所定画素分
だけ行方向にずれて配列された表示装置において、列方
向に延びる信号配線は、行毎に異なる色の表示画素と接
続されていることを特徴とする表示装置。 - 【請求項１８】 前記表示画素は自発光素子を備え、前
記信号配線は前記自発光素子に電流を供給する駆動電源
線であることを特徴とする請求項１７に記載の表示装
置。 - 【請求項１９】 前記表示画素に駆動信号を供給する駆
動信号配線を更に備え、該信号配線は行毎に同色の表示
画素と接続されていることを特徴とする請求項１７又は
１８に記載の表示装置。 - 【請求項２０】 前記信号配線は、列方向及び行方向の
隣接する表示画素を共に通過することを特徴とする請求
項１７乃至１９のいずれか１項に記載の表示装置。 - 【請求項２１】 前記各表示画素行には、赤、緑、青色
を呈する画素が周期的に行方向に配列されていることを
特徴とする請求項１７乃至２０のうちいずれか１項に記
載の表示装置。 - 【請求項２２】 前記自発光素子は、エレクトロルミネ
ッセンス素子であることを特徴とする請求項３乃至２１
のうちいずれか１項に記載の表示装置。 - 【請求項２３】 自発光素子と、前記自発光素子に電流
を供給する自発光素子駆動用薄膜トランジスタとを備え
た表示画素を行方向に複数配置した第１及び第２の表示
画素群が列方向に交互に配列されており、前記自発光素
子駆動用薄膜トランジスタを介して電流を前記自発光素
子に供給する駆動電源線が前記表示画素間の列方向に配
置された表示装置であって、前記駆動電源線の両側に位
置する表示画素のうち前記各表示画素群ごとに左右交互
に位置する表示画素と接続されていることを特徴とする
表示装置。 - 【請求項２４】 前記第２の表示画素群の各表示画素
は、前記第１の表示画素群の表示画素に対して所定表示
画素分だけ行方向にずらせて配列されていることを特徴
とする請求項２３に記載の表示装置。 - 【請求項２５】 前記駆動電源線は、前記所定表示画素
分のずれに応じて蛇行して列方向に配置されていること
を特徴とする請求項２４に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28017999A JP3710969B2 (ja) | 1999-09-30 | 1999-09-30 | エレクトロルミネッセンス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28017999A JP3710969B2 (ja) | 1999-09-30 | 1999-09-30 | エレクトロルミネッセンス表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004318236A Division JP2005099830A (ja) | 2004-11-01 | 2004-11-01 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001100657A true JP2001100657A (ja) | 2001-04-13 |
| JP3710969B2 JP3710969B2 (ja) | 2005-10-26 |
Family
ID=17621408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28017999A Expired - Lifetime JP3710969B2 (ja) | 1999-09-30 | 1999-09-30 | エレクトロルミネッセンス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3710969B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100461634B1 (ko) * | 2002-04-15 | 2004-12-14 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| KR100493353B1 (ko) * | 2001-09-28 | 2005-06-07 | 산요덴키가부시키가이샤 | 액티브 매트릭스형 표시 장치 |
| JP2006178461A (ja) * | 2004-12-20 | 2006-07-06 | Samsung Electronics Co Ltd | 液晶表示板組立体及び表示装置 |
| US7605784B2 (en) | 2004-11-08 | 2009-10-20 | Samsung Mobile Display Co., Ltd. | Flat panel display |
| CN108520893A (zh) * | 2013-12-31 | 2018-09-11 | 乐金显示有限公司 | 柔性显示装置、显示装置及其制备方法 |
| WO2019187047A1 (ja) * | 2018-03-30 | 2019-10-03 | シャープ株式会社 | 表示デバイス |
| KR20200100181A (ko) * | 2018-09-30 | 2020-08-25 | 윤구(구안) 테크놀로지 컴퍼니 리미티드 | 디스플레이 패널, 디스플레이 스크린 및 디스플레이 단말기 |
| CN112234092A (zh) * | 2020-10-30 | 2021-01-15 | 云谷（固安）科技有限公司 | 显示面板及显示装置 |
-
1999
- 1999-09-30 JP JP28017999A patent/JP3710969B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100493353B1 (ko) * | 2001-09-28 | 2005-06-07 | 산요덴키가부시키가이샤 | 액티브 매트릭스형 표시 장치 |
| KR100461634B1 (ko) * | 2002-04-15 | 2004-12-14 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| US7605784B2 (en) | 2004-11-08 | 2009-10-20 | Samsung Mobile Display Co., Ltd. | Flat panel display |
| JP2006178461A (ja) * | 2004-12-20 | 2006-07-06 | Samsung Electronics Co Ltd | 液晶表示板組立体及び表示装置 |
| CN108520893B (zh) * | 2013-12-31 | 2022-10-28 | 乐金显示有限公司 | 柔性显示装置、显示装置及其制备方法 |
| CN108520893A (zh) * | 2013-12-31 | 2018-09-11 | 乐金显示有限公司 | 柔性显示装置、显示装置及其制备方法 |
| WO2019187047A1 (ja) * | 2018-03-30 | 2019-10-03 | シャープ株式会社 | 表示デバイス |
| KR20200100181A (ko) * | 2018-09-30 | 2020-08-25 | 윤구(구안) 테크놀로지 컴퍼니 리미티드 | 디스플레이 패널, 디스플레이 스크린 및 디스플레이 단말기 |
| EP3734663A4 (en) * | 2018-09-30 | 2021-04-07 | Yungu (Gu'an) Technology Co., Ltd. | DISPLAY PANEL, DISPLAY SCREEN AND DISPLAY TERMINAL |
| US11263964B2 (en) | 2018-09-30 | 2022-03-01 | Yungu (Gu'an) Technology Co., Ltd. | Display panel, display screen, and display terminal |
| KR102373243B1 (ko) | 2018-09-30 | 2022-03-11 | 윤구(구안) 테크놀로지 컴퍼니 리미티드 | 디스플레이 패널, 디스플레이 스크린 및 디스플레이 단말기 |
| CN112234092A (zh) * | 2020-10-30 | 2021-01-15 | 云谷（固安）科技有限公司 | 显示面板及显示装置 |
| CN112234092B (zh) * | 2020-10-30 | 2023-03-24 | 云谷（固安）科技有限公司 | 显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3710969B2 (ja) | 2005-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100354643B1 (ko) | 박막 트랜지스터 및 표시 장치 | |
| US7830476B2 (en) | Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof | |
| US6501448B1 (en) | Electroluminescence display device with improved driving transistor structure | |
| US7294857B2 (en) | Polysilicon thin film transistor array panel and manufacturing method thereof | |
| US7102163B2 (en) | Contact between element to be driven and thin film transistor for supplying power to element to be driven | |
| US20030076046A1 (en) | Emissive display device and electroluminescence display device with uniform luminance | |
| JP4640690B2 (ja) | アクティブマトリクス有機ｅｌ表示装置の製造方法 | |
| US7223504B2 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
| JP2001100654A (ja) | Ｅｌ表示装置 | |
| JP4005952B2 (ja) | 薄膜トランジスタを具備したフラットパネルディスプレイ | |
| JP4596582B2 (ja) | 表示装置 | |
| JP2001282137A (ja) | エレクトロルミネッセンス表示装置 | |
| JP3710969B2 (ja) | エレクトロルミネッセンス表示装置 | |
| US7173368B2 (en) | Flat panel display with thin film transistor (TFT) | |
| JP2000172199A (ja) | エレクトロルミネッセンス表示装置 | |
| KR100482328B1 (ko) | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 | |
| KR100894651B1 (ko) | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 | |
| US7164153B2 (en) | Thin film transistor array panel | |
| JP2005099830A (ja) | 表示装置 | |
| KR100573108B1 (ko) | 박막 트랜지스터를 구비한 평판표시장치 | |
| JP2007041614A (ja) | 表示装置 | |
| KR100553744B1 (ko) | 박막 트랜지스터를 구비한 평판표시장치 | |
| KR100592264B1 (ko) | 박막 트랜지스터와, 이의 제조 방법과, 이를 구비한 평판표시 장치 | |
| JP2005292700A (ja) | エレクトロルミネセンス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050811 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3710969 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130819 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |