JP2005099830A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2005099830A
JP2005099830A JP2004318236A JP2004318236A JP2005099830A JP 2005099830 A JP2005099830 A JP 2005099830A JP 2004318236 A JP2004318236 A JP 2004318236A JP 2004318236 A JP2004318236 A JP 2004318236A JP 2005099830 A JP2005099830 A JP 2005099830A
Authority
JP
Japan
Prior art keywords
display
signal line
pixels
display pixels
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004318236A
Other languages
English (en)
Inventor
Naoaki Furumiya
直明 古宮
Masahiro Okuyama
正博 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004318236A priority Critical patent/JP2005099830A/ja
Publication of JP2005099830A publication Critical patent/JP2005099830A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 駆動信号線と駆動信号線とを異なる層に形成することによる工程の増大を抑制しつつ、解像度の高い表示が得られる表示装置を提供することができる。
【解決手段】 ゲート信号線51aに接続された複数の表示画素と、ゲート信号線51bに接続された複数の表示画素とが列方向に交互に配列されており、またゲート信号線51aに接続された各表示画素はゲート信号線51bに接続された同じ色の表示画素に対して1.7表示画素分だけ行方向にずらせて配列された表示装置であって、各表示画素間を列方向に配置された駆動電源線53aが、各ゲート信号線ごとに交互に異なった色の表示画素と接続されている。
【選択図】 図1



Description

本発明は薄膜トランジスタ及び表示装置に関し、特にエレクトロルミネッセンス素子及び薄膜トランジスタを備えたエレクトロルミネッセンス表示装置に関する。
近年、エレクトロルミネッセンス(Electro Luminescence:以下、「EL」と称する。)素子を用いた表示装置が、CRTやLCDに代わる表示装置として注目されており、例えば、そのEL素子を駆動させるスイッチング素子として薄膜トランジスタ(Thin Film Transistor:以下、「TFT」と称する。)を備えた表示装置の研究開発も進められている。
図3に、従来のEL表示装置の表示画素近傍の平面図を示し、図4(a)に図3中のA−A線に沿った断面図を示し、図4(b)に図3中のB−B線に沿った断面図を示す。
図3に示すように、行方向(同図左右方向)に複数本延在したゲート信号線51a,51bと、列方向(同図上下方向)に複数本延在した駆動信号線53a,53bとが互いに交差しており、それら両信号線によって囲まれる領域は表示画素領域110であり、その各表示画素領域110には、EL表示素子60、スイッチング用TFT30、保持容量及びEL素子駆動用TFT40が配置されている。
ゲート信号線51a,51bと駆動信号線53a,53bとに囲まれる表示画素領域110のEL表示素子60、スイッチング用TFT30、保持容量及びEL素子駆動用TFT40について図3及び図4に従って説明する。
スイッチング用TFT30は、ゲート信号線51aに接続されておりゲート信号が供給されるゲート電極11と、駆動信号線52aに接続されており駆動信号が供給されるドレイン電極16と、EL素子駆動用TFT40のゲート電極41に接続されているソース電極13sとからなる。絶縁性基板10上に、能動層である多結晶シリコン膜(以下、「p−Si膜」と称する。)を形成し、その上にゲート絶縁膜12を介してゲート電極11が形成されている。ゲート電極11は、ゲート信号線51aに対して垂直に2つ突出した形状であり、いわゆるダブルゲート構造である。
また、ゲート信号線51aと並行に保持容量電極線54が配置されている。この保持容量電極線54は、ゲート絶縁膜12を介して下層に形成した容量電極55との間で電荷を蓄積して容量を成している。この保持容量は、ソース13sの一部を延在して成っており、EL素子駆動用TFT40のゲート電極41に印加される電圧を保持するために設けられている。
EL素子駆動用TFT40は、スイッチング用TFT30のソース電極13sに接続されているゲート電極41と、EL素子60の陽極61に接続されたソース電極43sと、EL素子60に供給される駆動電源線53bに接続されたドレイン電極43dとから成る。
また、EL素子60は、ソース電極43sに接続された陽極61と、共通電極である陰極67、及びこの陽極61と陰極67との間に挟まれた発光素子層66から成る。
ゲート信号線51aからのゲート信号がゲート電極11に印加されると、スイッチング用TFT30がオンになる。そのため、駆動信号線52aから駆動信号がEL素子駆動用TFT40のゲート電極41に供給され、そのゲート電極41の電位がドレイン信号線52aの電位と同電位になる。そしてゲート電極41に供給された電流値に相当する電流が駆動電源に接続された駆動電源線53bからEL素子60に供給される。それによってEL素子60は発光する。
なお、EL素子60は、ITO(Indium Thin Oxide)等の透明電極から成る陽極61、MTDATA(4,4'-bis(3-methylphenylphenylamino)biphenyl)から成る第1ホール輸送層62、TPD(4,4',4"-tris(3-methylphenylphenylamino)triphenylanine)からなる第2ホール輸送層63、キナクリドン(Quinacridone)誘導体を含むBebq2(10-ベンゾ〔h〕キノリノール−ベリリウム錯体)から成る発光層64及びBebq2から成る電子輸送層65からなる発光素子層66、フッ化リチウム(LiF)とアルミニウム(Al)の積層体あるいはマグネシウム・インジウム合金から成る陰極67がこの順番で積層形成された構造である。
またEL素子は、陽極から注入されたホールと、陰極から注入された電子とが発光層の内部で再結合し、発光層を形成する有機分子を励起して励起子が生じる。この励起子が放射失活する過程で発光層から光が放たれ、この光が透明な陽極から透明絶縁基板を介して外部へ放出されて発光する。
ところで、図4のように、列方向に同じ色の表示画素を配列したいわゆるストライプ配列とした場合には、例えばパソコンのディスプレイとしては有効であるが、動画を表示するディスプレイとしては解像度が低いため有効ではないという欠点があった。
そこで、各色の表示画素がデルタ状に配列されたいわゆるデルタ配列とすることによりその欠点は解消する。
しかしながら、デルタ配列とすることにより、駆動信号線と駆動電源線とが交差してしまうことになる。
駆動信号線52aと駆動電源線53bとは、これらの信号線を異なる層に形成するとそれらの製造工程が増えることになりコストの増大が生じてしまうことを防止するために、図4に示すように層間絶縁膜17上の同層に同一のAlで形成されている。
そのため、1本の駆動電源線に同色の表示画素を接続すると、駆動電源線と駆動信号線とが交差して短絡してしまうという欠点があった。
そこで本発明は、上記の従来の欠点に鑑みて為されたものであり、工程が増大することなく、解像度の高い表示が得られる表示装置を提供することを目的とする。
本発明の表示装置は、各々が所定の色を呈しエレクトロルミネッセンス素子を備えた複数の表示画素を周期的に行方向に配列し、該表示画素行を複数行設けると共に、隣接する行において表示画素が所定画素分だけ行方向にずれて配列された表示装置において、前記エレクトロルミネッセンス素子に電流を供給する駆動電源線は列方向に延び、行毎に異なる色の表示画素と接続されている表示装置である。
また、本発明の表示装置は、前記表示画素に駆動信号を供給する駆動信号配線を更に備え、該駆動信号配線は行毎に同色の表示画素と接続されている表示装置である。
さらに本発明の表示装置の前記駆動信号配線は、列方向及び行方向の隣接する表示画素を共に通過する表示装置である。
さらにまた、本発明の表示装置は、前記各表示画素行には、赤、緑、青色を呈する画素が周期的に行方向に配列されている表示装置である。
また、本発明の表示装置は、エレクトロルミネッセンス素子と、エレクトロルミネッセンス素子に電流を供給するエレクトロルミネッセンス素子駆動用薄膜トランジスタとを備えた表示画素を行方向に複数配置した第1及び第2の表示画素群が列方向に交互に配列されており、前記エレクトロルミネッセンス素子駆動用薄膜トランジスタを介して電流を前記エレクトロルミネッセンス素子に供給する駆動電源線が前記表示画素間の列方向に配置された表示装置であって、前記駆動電源線の両側に位置する表示画素のうち前記各表示画素群ごとに左右交互に位置する表示画素と接続されている表示装置である。
さらに、本発明の表示装置は、前記第2の表示画素群の各表示画素は、前記第1の表示画素群の表示画素に対して所定表示画素分だけ行方向にずらせて配列されている表示装置である。
さらにまた、本発明の表示装置の前記駆動電源線は、前記所定表示画素分のずれに応じて蛇行して列方向に配置されている表示装置である。
本発明によれば、駆動信号線と駆動信号線とを異なる層に形成することによる工程の増大を抑制しつつ、解像度の高い表示が得られる表示装置を提供することができる。
本発明をEL表示装置に採用した場合について以下に説明する。
図1は有機EL表示装置の表示画素領域の平面図を示し、図2は図1中のA−A線、B−B線及びC−C線に沿った断面図を示す。
本実施の形態においては、EL表示装置に備えた各TFT30,40は、ゲート電極をゲート絶縁膜を介して能動層の上層に設けたいわゆるトップゲート構造のTFTであり、能動層としてa−Si膜にレーザ光を照射して多結晶化したp−Si膜を用いている。
図1に示すように、行方向(同図左右方向)にゲート信号線51a,51b,51cが複数本延在しており、列方向(同図上下方向)に駆動信号線53a,53b,53cが複数本延在している。これらの両信号線が互いに交差しており、それら両信号線によって囲まれる領域は表示画素領域110であり、その各表示画素領域110には、EL表示素子60、スイッチング用TFT30、保持容量及びEL素子駆動用TFT40が配置されている。
各ゲート信号線51a,51b,51cが延在する方向(行方向)には複数の表示画素が赤色(R),緑色(G),青色(B)を1周期として繰り返し配置されている。そして、その隣接する各ゲート信号線に接続された各表示画素は、隣接する各ゲート信号線同士で互いに、各ゲート信号線が延在する方向にずれて配置されている。いわゆるデルタ配列である。
即ち、行方向に複数の表示画素が配列した第1の表示画素群と、同じく行方向に複数の表示画素が配列した第2の表示画素群とを備えており、その第2の表示画素群の各表示画素は、第1の表示画素群の各表示画素に対して所定表示画素分だけ行方向にずらせて配列されている。本実施の形態においては、同じ色の表示画素同士では概ね1.7表示画素分行方向にずらしている。
例えば、隣接するゲート信号線51aとゲート信号線51bに注目すると、ゲート信号線51aに接続されている各表示画素と、ゲート信号線51bに接続されている各表示画素とは、本実施の形態においては、同じ色の表示画素でみると、各ゲート信号線の延在方向に互いに概ね1.7表示画素分ずれて配置されている。また、ゲート信号線51a及び駆動電源線53aに接続されたRの表示画素を基準とすると、そのRの表示画素と、ゲート信号線51bと駆動電源線53aに接続されたGの表示画素間においては概ね0.7表示画素分ずれている。また、隣接するゲート信号線51bとゲート信号線51cについてみても、ゲート信号線51bに接続されている各表示画素と、ゲート信号線51cに接続されている各表示画素とは互いに各ゲート信号線の延在方向に同じ色でみると、概ね1.7画素分ずれて配置されている。
また、各駆動信号線52a,52b,52cは、主として列方向に延在しており、同じ色の表示画素に接続されており、各行の表示画素の配列に応じて各行ごとに屈曲し左右に蛇行して配置されている。即ち、隣接する行方向の表示画素の所定画素分だけ屈曲して凹凸を繰り返しながら列方向に配置されている。その所定画素分である蛇行ピッチ、即ち蛇行のピークとピークとの間隔は本実施形態の場合には概ね0.4表示画素である。
また、各駆動電源線53a,53b,53cは列方向に配置されており、異なる色の表示画素に接続されており、各行の表示画素の配列に応じて各行の表示画素の右側及び左側に交互に所定の表示画素分すれて配置されている。即ち、駆動電源線53aに注目してみると、ゲート信号線51aに接続されたRの表示画素の右側に配置されてその表示画素のEL素子駆動用TFTに接続され、続いて次の行のゲート信号線51bに接続されたGの表示画素の左側に配置されてその表示画素のEL素子駆動用TFTに接続され、続いて更に次の行のゲート信号線51cに接続されたRの表示画素の右側に配置されてその表示画素のEL素子駆動用TFTに接続されており、各行の表示電極間であって各ゲート信号線と交差する箇所近傍においてはゲート信号線に対して概ね45°傾斜して配置されている。その所定画素分である蛇行ピッチ、即ち蛇行のピークとピークとの間隔は本実施形態の場合には概ね1.2表示画素分である。なお、各駆動信号線52a,52b,52cと、各駆動電源線53a,53b,53cとは、Al等の導電材料から成っており、互いに短絡を防止するために交差しないように配置されている。
このように、いわゆるデルタ配列であって、各ゲート信号線に接続された表示画素群ごとに、各駆動電源線に異なる色の表示画素を接続することにより、駆動信号線と駆動電源線とが同層に形成されながらも交差することなく形成することが可能である。そのため、駆動信号線と駆動信号線とを異なる層に形成することによる工程の増大を抑制しつつ、解像度の高い表示を得ることができる。
また、駆動電源線に一定の値で流れている電流をEL素子駆動用TFTで制御して各色のEL素子に電流を供給してEL素子が発光するので、その駆動電源線に流れている電流値は一定であっても、異なる色の表示画素のEL素子駆動用TFT40に同一の駆動電源線を接続することが可能であることから、デルタ配列でありながら、駆動信号線と駆動電源線とが同層で交差しないで形成することを可能とした。
更に、各ゲート信号線51a,51b,51cは、その一部に突出部が形成されており、その突出部がゲート電極11である。このゲート電極11の主たる延在方向は各ゲート信号線の延在方向に対して非直角方向である。即ち、ゲート信号線に対して傾斜した方向に突出して延在している。ここで、ゲート電極の主たる延在方向とは、ゲート電極の延在方向の長さが最も長い部分の延在方向をいうものとし、図1の場合のように、ゲート信号線から一部が下方向に突出しており、その先の部分が右斜め下もしくは左斜め下方向に延在している場合には、この延在しているゲート電極の長さの割合が最も大きい右斜め下又は左斜め下方向に延在している部分の延在方向をいうものとする。即ち、図1の場合、ゲート電極の主たる延在方向は、ゲート信号線に対して概ね45°右下方向又は左下方向である。
以下に、ゲート信号線51aと駆動信号線52aに接続された表示画素に形成されたスイッチング用TFT30、EL素子駆動用TFT40及びEL表示素子60について説明する。
スイッチング用TFT30は、一部が突出して右斜め方向に延在したゲート信号線51aに接続されておりゲート信号が供給されるゲート電極11と、駆動信号線52aに接続されており駆動信号、例えば映像信号が供給されるドレイン電極16と、EL素子駆動用TFT40のゲート電極41に接続されているソース電極13sとからなる。なお、基板10上に、スイッチング用TFT30のp−Si膜から成る能動層13と容量電極55が同時に形成され、その上にゲート絶縁膜12を介して保持容量電極線54がゲート電極11と同じ材料で同時に形成されている。
このスイッチング用TFT30のp−Si膜から成る能動層13は、「U」の字状に配置されゲート電極11と2回交差しており、その交差部においてチャネル13cを構成しており、いわゆるダブルゲート構造を成している。
この各チャネル13cのチャネル長方向はゲート電極11に対して直交して配置されているので、ゲート電極11と同様にゲート信号線51aに対して概ね45°の斜め方向に配置されている。
このため、能動層のp−Si膜を非晶質シリコン膜にレーザ光を照射して多結晶化する際の線状のレーザ光の長軸方向が、ゲート信号線の延在方向と同じ場合、あるいは線状のレーザ光の長軸方向がゲート信号線の延在方向と直交した方向の場合においても、レーザ光のエネルギーが均一に非晶質シリコン膜に照射することができる。即ち、レーザ光はチャネルの接合部において、線状のレーザ光の端部のエネルギーが低い領域がチャネル接合部と重畳することがなくなり、粒径の均一なp−Si膜を得ることができるため、リーク電流の発生を防止することができ、各表示画素のスイッチング用TFT30の特性を均一にすることができる。従って、各表示画素の駆動用TFT40のゲートに安定して電圧を供給することができることになり、ばらつきのない表示を得ることができるEL表示装置を提供できる。
また、ゲート信号線51aと同一材料から成り、ゲート信号線51aに並行に保持容量電極線54が配置されている。この保持容量電極線54は、ゲート絶縁膜12を介してTFT30のソース13sと接続された容量電極55との間で電荷を蓄積して容量を成している。この保持容量は、EL素子駆動用TFT40のゲート電極41に印加される電圧を保持するために設けられている。
EL素子駆動用TFT40は、スイッチング用TFT30のソース電極13sに接続されているゲート電極41と、EL素子60の陽極61に接続されたソース電極43sと、EL素子60に供給される駆動電源線53bに接続されたドレイン電極43dとから成る。このEL表示素子駆動用TFT40のチャネル長方向は駆動信号線52a及び駆動電源線53aの延在方向に対して垂直に配置されている。
また、EL素子60は、ソース電極43sに接続された陽極61aと、共通電極である陰極67、及びこの陽極61と陰極67との間に挟まれた発光素子層66から成る。各表示画素には、赤色(R)、緑色(G)、青色(B)の発光層材料をそれぞれ蒸着法によって形成し、各表示画素ごとに各一色を発光させる。
上述のスイッチング用TFT、保持容量、EL素子駆動用TFT及びEL素子は、ゲート信号線側から図中下方向に向かって、この順番に各領域が配置されている。このように配置することにより、列方向の発光層間の距離を大きくすることができ、EL素子の各色の発光層を蒸着する際に、回り込みによる隣接する他色の発光層との混合を防止することができる。
ゲート信号線51aからのゲート信号がゲート電極11に印加されると、スイッチング用TFT30がオンになる。そのため、駆動信号線52aから駆動信号がEL素子駆動用TFT40のゲート電極41に供給され、そのゲート電極41の電位が駆動信号線52aの電位と同電位になる。そしてゲート電極41に供給された電流値に相当する電流が駆動電源に接続された駆動電源線53bからEL素子60に供給される。それによってEL素子60は発光する。
なお、EL素子60は、ITO等の透明電極から成る陽極61、MTDATAから成る第1ホール輸送層62、TPDからなる第2ホール輸送層63、キナクリドン誘導体を含むBebq2から成る発光層64及びBebq2から成る電子輸送層65からなる発光素子層66、LiFとAlとの積層体、あるいはAlとリチウム(Li)との合金から成る陰極67がこの順番で積層形成された構造である。このEL素子が各色を発光するためには、発光層の材料を各色に応じた材料とすることにより可能である。なお、各色を図1のようにR、G、Bを発光させるためには、まずRの発光材料を配置する個所に開口部を有するメタルマスクを陽極及び平坦化膜上に載せてRの発光材料を蒸着し、続いてGの発光材料を配置する個所に開口部を有するメタルマスクにてGの発光材料を蒸着し、更にBの発光材料を配置する個所に開口部を有するメタルマスクにてBの発光材料を蒸着して発光層を形成する。このとき隣接する異なる色の発光層に異なる色の発光材料が回り込んで色が混合させることがないようにする必要がある。
以下に、本発明のEL表示装置について図2に従って説明する。
絶縁性基板10上に、CVD法を用いてa−Si膜13,43を成膜する。そして、そのa−Si膜13,43に線状のレーザ光、例えば波長308nmのXeClエキシマレーザ光を、その走査方向が基板10の長辺方向と一致するように一端から他端に向かって走査しながら照射して、溶融再結晶化することにより多結晶化して、a−Si膜をp−Si膜にする。
そして、p−Si膜13,43を各TFT30,40を形成する位置にホトリソ技術を用いて島状に残存させて能動層13,43を形成する。そのとき同時にスイッチング用TFT30の能動層13に連なって、保持容量の一方の容量電極55を形成する。そして、その島化されたp−Si膜を含む全面に、CVD法によってSiO2膜から成るゲート絶縁膜12を形成する。
そのゲート絶縁膜12上に、Cr,Mo等の高融点金属をスパッタ法にて成膜し、それをホトリソ技術を用いてスイッチング用TFT30に接続されるゲート信号線51、ゲート電極11、及び保持容量電極線54を同一材料で同時に形成する。この保持容量電極線54は各表示領域110に形成された容量電極55の上層側にある他方の各電極を接続している。また、同時に、EL素子駆動用TFT40のゲート電極41を形成する。更に、同時にソース領域13sとゲート電極41とが接続されるようにする。
そして、能動層のうち、ゲート電極11,41の両側に位置する箇所にゲート絶縁膜12を介してイオン注入法にて不純物を導入して、ソース領域13s,43s及びドレイン領域13d,43dを形成する。スイッチング用TFT30のソース領域13s及びドレイン領域13dにはPイオンを導入してn型チャネルTFTとし、EL素子駆動用TFT40のソース領域43s及びドレイン領域43dにはBイオンを導入してp型チャネルTFTとする。また、スイッチング用TFT30にはゲート電極11の直下のチャネル領域13cと、ソース領域13s及びドレイン領域13dとの間に、ソース領域43s及びドレイン領域43dの不純物濃度よりも低い領域、即ちLDD(Lightly Doped Drain)領域13Lを形成しても良い。
ゲート信号線51、ゲート電極11,41及び保持容量電極線54の上方に、SiO2膜、SiN膜及びSiO2膜を連続してCVD法にて成膜し3層から成る層間絶縁膜15を形成する。
そして、この層間絶縁膜15及びその下層のゲート絶縁膜12に、EL素子駆動用TFT40のドレイン領域43dに対応した位置にコンタクトホールを形成する。
その後、コンタクトホール及び層間絶縁膜15上にAl等の導電材料を成膜し、ホトリソ技術により駆動信号線52b及び駆動電源線53bを形成する。
駆動信号線52b、駆動電源線53b及び層間絶縁膜15上に、アクリル系の感光性樹脂、SOG膜などの平坦性を有する平坦化絶縁膜17を形成する。この平坦化絶縁膜17、層間絶縁膜15及びゲート絶縁膜12を貫通して、EL素子駆動用TFT40のソース領域43sに対応した位置にコンタクトホールを形成する。そして、そのコンタクトホールを含んでその上方にEL素子60の陽極61をITO膜にて形成する。
その陽極61の上方には、第1ホール輸送層62、第2ホール輸送層63、発光層、電子輸送層64から成る発光素子層66が積層されており、更にその上に陰極67が形成されている。
こうして作製された各TFT30,40及びEL素子60が、マトリクス状に配置された各表示領域110に備えられてEL表示装置は構成されている。
また、駆動信号線53a及び駆動電源線52aは、ゲート信号線51b上で、ゲート電極の主たる延在方向に並行に配置されている。そのため、駆動電源線52aと駆動電源線53aを短絡させることなく配置することができるとともに、各配線及び表示画素を高密度に効率よく配置することができる。
なお、本実施の形態においては、駆動信号線の蛇行のピッチを0.4表示画素分としたが本発明はそれに限定されるものではなく、0.4表示画素以上であれば良く、また駆動電源線の蛇行のピッチは1.2表示画素に限定されるものではなく1表示画素以上であれば良く、好ましくは1.5表示画素程度が良い。更に隣接するゲート信号線に接続された表示画素は、解像度が最も高くできるように互いに1.5表示画素ずれていることが好ましい。
また、本発明における「1表示画素分」ずれているとは、行方向の1表示画素ピッチ分ずれていることを示す。
また、本実施の形態においては、ゲート電極がゲート信号線に対して45°傾斜した方向に突出した場合を示したが、この角度は45°に限定されるものではなく、チャネルとの接合部とレーザ光の長軸方向とが位置しない方向であればよく、例えば30°〜60°でも良い。
また、本実施の形態においては、能動層として多結晶シリコン膜を用いたが、完全に能動層全体が結晶化されていない微結晶シリコン膜を用いても良い。
また、絶縁性基板とは、ガラスや合成樹脂などから成る絶縁性基板、又は導電性を有する基板あるいは半導体基板等の表面にSiO2膜やSiNなどの絶縁膜を形成して基板表面が絶縁性を有している基板をいうものとする。
また、本実施の形態においては、陽極及びp−Si膜から成る容量電極が駆動信号線及び駆動電源線と重畳していない場合を示したが、本発明はそれに限定されるものではない。即ち、陽極が駆動信号線又は駆動電源線と絶縁膜等を介して重畳していても良く、それによって発光する面積を大きくすることができ明るい表示を得ることが可能となり、また、容量電極が駆動電源線と重畳していても良く、それによって、上述の実施形態のように保持容量電極線と容量電極との間で形成される保持容量に加え、駆動電源線と容量電極との間でも層間絶縁膜を介して容量を形成することができるため、充分大きい保持容量を得ることができる。
本発明のEL表示装置の平面図である。 本発明のEL表示装置の断面図である。 従来のEL表示装置の平面図である。 従来のEL表示装置の断面図である。
符号の説明
11、41 ゲート電極
13、43 能動層
13s、43s ソース領域
13d、43d ドレイン領域
13c、43c チャネル領域
30 スイッチング用TFT
40 EL素子駆動用TFT
52 駆動信号線
60 EL素子
100 レーザ光
110 表示領域

Claims (7)

  1. 各々が所定の色を呈しエレクトロルミネッセンス素子を備えた複数の表示画素を周期的に行方向に配列し、該表示画素行を複数行設けると共に、隣接する行において表示画素が所定画素分だけ行方向にずれて配列された表示装置において、
    前記エレクトロルミネッセンス素子に電流を供給する駆動電源線は列方向に延び、行毎に異なる色の表示画素と接続されていることを特徴とする表示装置。
  2. 前記表示画素に駆動信号を供給する駆動信号配線を更に備え、該駆動信号配線は行毎に同色の表示画素と接続されていることを特徴とする請求項1に記載の表示装置。
  3. 前記駆動信号配線は、列方向及び行方向の隣接する表示画素を共に通過することを特徴とする請求項1または2に記載の表示装置。
  4. 前記各表示画素行には、赤、緑、青色を呈する画素が周期的に行方向に配列されていることを特徴とする請求項1乃至3のうちいずれか1項に記載の表示装置。
  5. エレクトロルミネッセンス素子と、該エレクトロルミネッセンス素子に電流を供給するエレクトロルミネッセンス素子駆動用薄膜トランジスタとを備えた表示画素を行方向に複数配置した第1及び第2の表示画素群が列方向に交互に配列されており、前記エレクトロルミネッセンス素子駆動用薄膜トランジスタを介して電流を前記エレクトロルミネッセンス素子に供給する駆動電源線が前記表示画素間の列方向に配置された表示装置であって、前記駆動電源線の両側に位置する表示画素のうち前記各表示画素群ごとに左右交互に位置する表示画素と接続されていることを特徴とする表示装置。
  6. 前記第2の表示画素群の各表示画素は、前記第1の表示画素群の表示画素に対して所定表示画素分だけ行方向にずらせて配列されていることを特徴とする請求項5に記載の表示装置。
  7. 前記駆動電源線は、前記所定表示画素分のずれに応じて蛇行して列方向に配置されていることを特徴とする請求項6に記載の表示装置。
JP2004318236A 2004-11-01 2004-11-01 表示装置 Pending JP2005099830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004318236A JP2005099830A (ja) 2004-11-01 2004-11-01 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004318236A JP2005099830A (ja) 2004-11-01 2004-11-01 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP28017999A Division JP3710969B2 (ja) 1999-09-30 1999-09-30 エレクトロルミネッセンス表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006259394A Division JP2007041614A (ja) 2006-09-25 2006-09-25 表示装置

Publications (1)

Publication Number Publication Date
JP2005099830A true JP2005099830A (ja) 2005-04-14

Family

ID=34464257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004318236A Pending JP2005099830A (ja) 2004-11-01 2004-11-01 表示装置

Country Status (1)

Country Link
JP (1) JP2005099830A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164101A (ja) * 2005-12-16 2007-06-28 Epson Imaging Devices Corp 表示装置
JP2008033091A (ja) * 2006-07-31 2008-02-14 Sony Corp 表示装置および画素回路のレイアウト方法
JP2009163088A (ja) * 2008-01-09 2009-07-23 Seiko Epson Corp 電気光学装置及び電子機器
KR20190019608A (ko) * 2017-08-18 2019-02-27 엘지디스플레이 주식회사 유기 발광 표시 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164101A (ja) * 2005-12-16 2007-06-28 Epson Imaging Devices Corp 表示装置
JP2008033091A (ja) * 2006-07-31 2008-02-14 Sony Corp 表示装置および画素回路のレイアウト方法
JP2009163088A (ja) * 2008-01-09 2009-07-23 Seiko Epson Corp 電気光学装置及び電子機器
KR20190019608A (ko) * 2017-08-18 2019-02-27 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102413199B1 (ko) 2017-08-18 2022-06-23 엘지디스플레이 주식회사 유기 발광 표시 장치

Similar Documents

Publication Publication Date Title
JP4497596B2 (ja) 薄膜トランジスタ及び表示装置
US6724149B2 (en) Emissive display device and electroluminescence display device with uniform luminance
US6784454B2 (en) Contact between element to be driven and thin film transistor for supplying power to element to be driven
US7812529B2 (en) White organic light emitting device
JP4640690B2 (ja) アクティブマトリクス有機el表示装置の製造方法
JP2000221903A (ja) エレクトロルミネッセンス表示装置
JP2005227788A (ja) 有機電界発光表示装置およびその製造方法
US20220223668A1 (en) Display substrate and method for manufacturing the same, display panel, and display apparatus
US9412846B2 (en) Thin-film transistor, method of manufacturing the same, and organic light-emitting diode (OLED) display including the same
JP2007114726A (ja) 有機エレクトロルミネッセンス表示装置
US10431641B2 (en) Thin film transistor substrate, an organic light-emitting display apparatus using the same, and a method of manufacturing the thin film transistor substrate
JP4005952B2 (ja) 薄膜トランジスタを具備したフラットパネルディスプレイ
JP4596582B2 (ja) 表示装置
JP2001282137A (ja) エレクトロルミネッセンス表示装置
US20210020718A1 (en) Organic el display device and manufacturing method for organic el display device
JP3710969B2 (ja) エレクトロルミネッセンス表示装置
JP4253709B2 (ja) 薄膜トランジスタを備えた平板表示装置
JP2000172199A (ja) エレクトロルミネッセンス表示装置
JP2006330719A (ja) 有機発光ディスプレイ及びその製造方法
JP2005099830A (ja) 表示装置
KR100482328B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
US7164153B2 (en) Thin film transistor array panel
KR100503188B1 (ko) 일렉트로 루미네센스 표시 장치의 제조 방법
JP2007041614A (ja) 表示装置
KR100739579B1 (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061226