JP4253709B2 - 薄膜トランジスタを備えた平板表示装置 - Google Patents

薄膜トランジスタを備えた平板表示装置 Download PDF

Info

Publication number
JP4253709B2
JP4253709B2 JP2003363356A JP2003363356A JP4253709B2 JP 4253709 B2 JP4253709 B2 JP 4253709B2 JP 2003363356 A JP2003363356 A JP 2003363356A JP 2003363356 A JP2003363356 A JP 2003363356A JP 4253709 B2 JP4253709 B2 JP 4253709B2
Authority
JP
Japan
Prior art keywords
channel region
crystal grain
sub
pixel
grain boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003363356A
Other languages
English (en)
Other versions
JP2004280054A (ja
Inventor
在 本 具
志 容 朴
商 一 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2004280054A publication Critical patent/JP2004280054A/ja
Application granted granted Critical
Publication of JP4253709B2 publication Critical patent/JP4253709B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は薄膜トランジスタを備えたアクティブマトリックス型平板表示装置に係り、より詳細には多結晶質シリコンを活性層で備え、各表示画素別にその結晶粒のサイズ及び形状を異にした薄膜トランジスタを備えた平板表示装置に関する。
液晶ディスプレイ素子や有機電界発光ディスプレイ素子または無機電界発光ディスプレイ素子など平板表示装置に使われる薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）は各ピクセルの動作を制御するスイッチング素子及びピクセルを駆動させる駆動素子として使われる。
このようなＴＦＴは、基板上に高濃度の不純物でドーピングされたドレーン領域とソース領域及び前記ドレーン領域とソース領域間に形成されたチャンネル領域を有する半導体活性層を有し、この半導体活性層上に形成されたゲート絶縁膜及び活性層のチャンネル領域の上部のゲート絶縁膜上に形成されたゲート電極で構成されるが、前記半導体活性層はシリコンの結晶状態によって非晶質シリコンと多結晶質シリコンとに区分される。
非晶質シリコンを利用したＴＦＴは、低温蒸着が可能であるという長所があるが、電気的な特性及び信頼性が低下し、表示素子の大面積化が難しくて最近には多結晶質シリコンを多く使用している。多結晶質シリコンは、数十ないし数百ｃｍ２／Ｖ・ｓの高い電流移動度を有し、高周波動作特性及び漏れ電流値が低くて高精細及び大面積の平板表示装置に使用するのに最適である。
一方、前記のようなＴＦＴは、前述したように、平板表示装置においてスイッチング素子や画素の駆動素子として使われるが、能動駆動方式のアクティブマトリックス（Ａｃｔｉｖｅ Ｍａｔｒｉｘ：ＡＭ）型有機電界発光表示装置は各画素当り少なくとも２つのＴＦＴを備える。
前記有機電界発光素子は、アノード電極とカソード電極間に有機物よりなる発光層を有する。この有機電界発光素子は、これら電極に陽極及び陰極電圧が各々印加されるにつれてアノード電極から注入された正孔が正孔輸送層を経由して発光層に移動され、電子はカソード電極から電子輸送層を経由して発光層に注入され、この発光層から電子と正孔とが再結合して励起子を生成し、この励起子が励起状態から基底状態に変化されるにつれて、発光層の蛍光性分子が発光することによって画像を形成する。フルカラー有機電界発光表示装置の場合には前記有機電界発光素子として赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色を発光する画素を備えさせることによってフルカラーを具現する。
しかし、前記のような有機電界発光表示装置において、各色彩を発光する赤、緑、青の各発光層の発光効率が色彩別に相異なる。同じ電流を印加した場合、発光効率によってある色は発光輝度が落ち、ある色は発光輝度が高まって適正度の色バランスまたはホワイトバランスを得難い。例えば、緑色発光層の発光効率が赤色発光層及び青色発光層に比べて３ないし６倍高いため、ホワイトバランスを合せるためには赤色及び青色発光層にそれだけさらに多い電流を流さなければならない。
このように、ホワイトバランスを合せるための従来の方法として、特許文献１には駆動ラインを通じて供給される電圧、すなわち、Ｖｄｄ値を各画素別に異なるように印加する方法が開示されている。
また、特許文献２には駆動ＴＦＴのサイズを調節することによってホワイトバランスを合せる方法が開示されている。すなわち、駆動ＴＦＴのチャンネル領域のチャンネル幅をＷとし、チャンネル長をＬとする時、その比であるＷ／Ｌを赤、緑、青色の各画素別に異なるように設計して赤、緑、青色の各有機電界発光素子に流れる電流量を調節することである。
特許文献３には各画素を相異なるサイズに形成することによってホワイトバランスを合せる方法が開示されている。すなわち、発光効率が最高である緑色発光領域の発光面積を赤色及び青色発光領域の発光面積に比べて最小に形成してホワイトバランスと長寿命化とを図るのである。このような発光面積の差はアノード電極の面積を変えることで生じさせることができる。
これ以外にもデータラインを通じて印加される電圧範囲を赤、緑、青色の各画素別に異ならせて電流量を制御することによって輝度を調節する方法が知られている。
しかし、前記のような方法は多結晶質シリコンを使用する平板ディスプレイ装置のＴＦＴにおいて、その結晶構造を考慮していないのである。すなわち、ＴＦＴ活性層の結晶粒はその結晶化方法によって多様な形状及びサイズを有しうるが、このような結晶粒状及びサイズによって電流移動度が変えられ、この場合に前記のような方法によってもホワイトバランスを合せられないという問題が発生しうる。
一方、有機電界発光素子においては各副画素当り有機電界発光素子に流れる電流量が限界値を超過すれば、限界値以上の電流量によって単位面積当り輝度がかなり高まり、これにより有機電界発光素子の寿命が急に減少する。したがって、素子の寿命のためにも各副画素当り最適の電流量を供給しなければならない。
特開平５−１０７５６１号公報 特開２００１−１０９３９９号公報 特開２００１−２９０４４１号公報
本発明の目的は、前記のような問題点を解決するために案出されたものであって、各駆動ＴＦＴの活性層の結晶粒の差によってホワイトバランスを合せられる平板表示装置を提供することである。
本発明の他の目的は、駆動ＴＦＴの活性層のサイズを変更せず、同じ駆動電圧を加えた状態でもホワイトバランスを合せられる平板表示装置を提供することである。
本発明のさらに他の目的は、各副画素に最適の電流を供給することによって適正な輝度を得、寿命を短縮させない平板表示装置を提供することである。
前記のような目的を達成するために、本発明は自己発光素子を備えた複数の副画素を含む画素と、前記各副画素に備えられて少なくともチャンネル領域を有する半導体活性層を備え、前記自己発光素子に各々接続されて電流を供給するものであって、前記活性層の少なくともチャンネル領域が前記副画素別にその結晶粒のサイズのみにより決定される結晶粒状が相異なるように備えられた駆動ＴＦＴと、を含むことを特徴とする平板表示装置を提供する。
本発明の他の特徴によれば、前記副画素は少なくとも二つの相異なる色相を有するように備えられる。
本発明のさらに他の特徴によれば、前記チャンネル領域は前記副画素の色相別にその結晶粒状が相異なるように備えられる。
本発明のさらに他の特徴によれば、前記各チャンネル領域の結晶粒状は前記各副画素を流れる電流値によって決定されうる。
本発明のさらに他の特徴によれば、前記各チャンネル領域の結晶粒状は前記各チャンネル領域の電流移動度によって決定されうる。
本発明のさらに他の特徴によれば、前記チャンネル領域の結晶粒のサイズは同じ駆動電圧下で前記各副画素に流れる電流値に比例するように決定されうる。
本発明のさらに他の特徴によれば、前記チャンネル領域の結晶粒のサイズは前記各チャンネル領域の電流移動度に比例するように決定されうる。
本発明のさらに他の特徴によれば、前記チャンネル領域の結晶粒状は前記チャンネル領域を形成する結晶粒によって決定されうる。
本発明のさらに他の特徴によれば、前記チャンネル領域の結晶粒状は同じ駆動電圧下で最少の電流が流れる副画素の少なくともチャンネル領域が無定形の結晶粒界を有するように決定されうる。
本発明のさらに他の特徴によれば、前記チャンネル領域の結晶粒状は同じ駆動電圧下で前記無定形の結晶粒界を有する副画素より多い電流が流れる副画素の少なくともチャンネル領域の結晶粒が平行に配列された第１結晶粒界と、前記第１結晶粒界間に前記第１結晶粒界にほぼ垂直に延びた第２結晶粒界とを有するものであって、前記第１結晶粒界がストライプ状、または四角形状に決定されうる。
本発明のさらに他の特徴によれば、前記チャンネル領域の結晶粒状は同じ駆動電圧下で最多の電流が流れる副画素の少なくともチャンネル領域の結晶粒が平行に配列された第１結晶粒界と、前記第１結晶粒界間に前記第１結晶粒界にほぼ垂直に延びた第２結晶粒界とを有するものであって、前記第１結晶粒界がストライプ状に決定されうる。
本発明のさらに他の特徴によれば、前記チャンネル領域の結晶粒状は最低の電流移動度を有する副画素の少なくともチャンネル領域が無定形の結晶粒界を有するように決定されうる。
本発明のさらに他の特徴によれば、前記チャンネル領域の結晶粒状は前記無定形の結晶粒界を有する副画素より高い電流移動度を有する副画素の少なくともチャンネル領域の結晶粒が平行に配列された第１結晶粒界と、前記第１結晶粒界間に前記第１結晶粒界にほぼ垂直に延びた第２結晶粒界とを有するものであって、前記第１結晶粒界がストライプ状、または四角形状に決定されうる。
本発明のさらに他の特徴によれば、前記チャンネル領域の結晶粒状は最高の電流移動度を有する副画素の少なくともチャンネル領域の結晶粒が平行に配列された第１結晶粒界と、前記第１結晶粒界間に前記第１結晶粒界にほぼ垂直に延びた第２結晶粒界とを有するものであって、前記第１結晶粒界がストライプ状に決定されうる。
本発明はまた前記のような目的を達成するために、自己発光素子を備えた赤色、緑色及び青色の副画素を含む画素と、前記各副画素に備えられて少なくともチャンネル領域を有する半導体活性層を備え、前記自己発光素子に各々接続されて電流を供給するものであって、前記活性層の少なくともチャンネル領域が前記副画素の色相別にその結晶粒のサイズのみにより決定される結晶粒状が相異なるように備えられた駆動ＴＦＴと、を含むことを特徴とする平板表示装置を提供する。
本発明のさらに他の特徴によれば、前記各チャンネル領域の結晶粒のサイズは前記緑色副画素を流れる電流値が最低に決定されうる。
本発明のさらに他の特徴によれば、前記各チャンネル領域の結晶粒のサイズは同じ駆動電圧下で各副画素を流れる電流値が赤色、青色及び緑色副画素の順に低くなるように決定されうる。
本発明のさらに他の特徴によれば、前記各チャンネル領域の結晶粒のサイズは前記緑色副画素の活性層のチャンネル領域の電流移動度が最低に決定されうる。
本発明のさらに他の特徴によれば、前記各チャンネル領域の結晶粒のサイズは前記各副画素の活性層のチャンネル領域の電流移動度が赤色、青色及び緑色副画素の順に低くなるように決定されうる。
本発明のさらに他の特徴によれば、前記各チャンネル領域の結晶粒のサイズは赤色、青色及び緑色副画素の順に小さくなるように決定されうる。
本発明のさらに他の特徴によれば、前記チャンネル領域の結晶粒状は前記チャンネル領域を形成する結晶粒によって決定されうる。
本発明のさらに他の特徴によれば、前記各チャンネル領域の結晶粒状は前記緑色副画素を流れる電流値が最低に決定されうる。
本発明のさらに他の特徴によれば、前記各チャンネル領域の結晶粒状は同じ駆動電圧下で各副画素を流れる電流値が赤色、青色及び緑色副画素の順に低くなるように決定されうる。
本発明のさらに他の特徴によれば、前記各チャンネル領域の結晶粒状は前記緑色副画素の活性層のチャンネル領域の電流移動度が最低に決定されうる。
本発明のさらに他の特徴によれば、前記各チャンネル領域の結晶粒状は前記各副画素の活性層のチャンネル領域の電流移動度が赤色、青色及び緑色副画素の順に低くなるように決定されうる。
本発明のさらに他の特徴によれば、前記各チャンネル領域の結晶粒のうち赤色副画素の少なくともチャンネル領域の結晶粒が平行に配列された第１結晶粒界と、前記第１結晶粒界間に前記第１結晶粒界にほぼ垂直に延びた第２結晶粒界とを有するものであって、前記第１結晶粒界が前記赤色副画素の活性層の長手方向に垂直に備えられたストライプ状の結晶粒界とを有しうる。
本発明のさらに他の特徴によれば、前記各チャンネル領域の結晶粒のうち緑色副画素の少なくともチャンネル領域は無定形の結晶粒界を有しうる。
本発明のさらに他の特徴によれば、前記各チャンネル領域の結晶粒のうち青色副画素の少なくともチャンネル領域の結晶粒が平行に配列された第１結晶粒界と、前記第１結晶粒界間に前記第１結晶粒界にほぼ垂直に延びた第２結晶粒界とを有するものであって、前記第１結晶粒界が四角形状となりうる。
このような本発明において、前記活性層の少なくともチャンネル領域は多結晶質シリコンで備えられ、前記多結晶質シリコンはレーザによる結晶化方法によって形成されうる。
本発明によれば、次のような効果を得られる。
第一に、ＴＦＴの活性層のサイズや駆動電圧を変更せず、同じサイズの活性層を有してもホワイトバランスを合せられる。
第二に、副画素別に適正な電流を供給するので、適正な輝度を得られ、寿命の劣化を防止できる。
第三に、各副画素当り駆動ＴＦＴが占める面積を広くせず、素子に流れる電流量だけを調節することによって、開口率の減少問題を解決し、信頼性を向上させうる。
以下、添付された図面を参照し、望ましい実施の形態により本発明を詳細に説明する。
図１は、本発明による平板表示装置のうちその望ましい一実施形態によるＡＭ型有機電界発光表示装置のＴＦＴ活性層構造を説明するための平面図である。図１に示したように、前記有機電界発光表示装置の各画素はＲ、Ｇ及びＢの副画素が縦方向（図１で上下方向）に反復配置されるように備えられている。しかし、このような画素の構成は、必ずこれに限定されるものではなく、各色相の副画素がモザイク状、格子状のような多様なパターンに配列されて画素を構成でき、その色相も相異なる少なくとも二つ以上の色相に多様に構成できる。
このような有機電界発光表示装置は、複数のゲートライン５１が横方向（図１で左右方向）に配置され、複数のデータライン５２が縦方向に配置されている。そして、電力を供給するための駆動ライン５３も縦方向に配置されている。これらゲートライン５１、データライン５２及び駆動ライン５３は、一つの副画素を取り囲むように備えられる。
一方、前記のような構成において、Ｒ、Ｇ及びＢ画素の各副画素は、第１ＴＦＴと、第２ＴＦＴの少なくとも二つのＴＦＴを備えるが、前記第１ＴＦＴ １０ｒ，１０ｇ，１０ｂはゲートライン５１の信号によって素子の動作を制御するスイッチングＴＦＴとなり、前記第２ＴＦＴ ２０ｒ，２０ｇ，２０ｂは、素子を駆動する駆動ＴＦＴとなられる。このようなＴＦＴの数及び配置は、ディスプレイの特性及び駆動方法によって多様な数が存在しうるのはもとより、その配置方法も多様に存在しうる。
これら第１ＴＦＴ １０ｒ，１０ｇ，１０ｂ及び第２ＴＦＴ ２０ｒ，２０ｇ，２０ｂは、各々半導体活性層の第１活性層１１ｒ，１１ｇ，１１ｂ及び第２活性層２１ｒ，２１ｇ，２１ｂを有するが、これら活性層は、たとえ図面に示されていないにしても、各々後述するようなチャンネル領域を有する。前記チャンネル領域は、長手方向に形成された第１活性層１１ｒ，１１ｇ，１１ｂ及び第２活性層２１ｒ，２１ｇ，２１ｂのほぼ中央部に位置した領域であって、その上部を通じてゲート電極が絶縁されて形成された領域に当たる。
このような有機電界発光表示装置において、前記駆動ＴＦＴをなす第２活性層は各副画素別にその結晶粒状が相異なるように形成されうる。本発明の望ましい一実施形態によれば、これら第２活性層は、各色相別にその結晶粒状が相異なるように形成されうる。すなわち、Ｒ画素を構成する第２活性層２１ｒ別に、Ｇ画素を構成する第２活性層２１ｇ別に、Ｂ画素を構成する第２活性層２１ｂ別に相異なる形状の結晶粒を有させる。したがって、Ｒ、Ｇ、Ｂの色相の各副画素が図１のようなストライプ状に配列されておらず、格子状に配列されている場合には、これにより各第２活性層の方向も格子状で相異なるように配列される。そして、もし各副画素の色相がＲ、Ｇ、Ｂ以外に他の色相で構成されている場合、その色相別に結晶粒状を異にして配置されうる。
一方、本発明の望ましい一実施形態によれば、前記第１活性層１１ｒ，１１ｇ，１１ｂ及び第２活性層２１ｒ，２１ｇ，２１ｂは、多結晶質シリコン薄膜によって形成されうる。そして、図１に示したように、少なくとも前記第２活性層２１ｒ，２１ｇ，２１ｂは、その結晶粒状がＲ、Ｇ、Ｂの画素別に各々異なるように備えられている。この時、この第２活性層２１ｒ，２１ｇ，２１ｂのうちその中央部分のチャンネル領域の結晶粒がこのように相異なる形状を有させれば十分であるが、構造設計の複雑性によって第２活性層全体、さらに各単一副画素全体の結晶粒状を相異なるようにした。後述される本発明の望ましい実施形態においては、このように各副画素別に結晶粒の種類を異にしたが、本発明は必ずこれに限定されず、各表示画素の第１活性層１１ｒ，１１ｇ，１１ｂは全て同じ結晶構造にすることもある。
本発明の望ましい一実施形態によれば、このように駆動ＴＦＴとして使われる第２ＴＦＴの活性層のチャンネル領域をＲ、Ｇ、Ｂの各表示画素別にその結晶粒状を相異なるようにすることによって活性層のサイズを同じにし、同じ駆動電圧に対してもホワイトバランスを合せられる。以下では、このような原理をさらに詳細に説明する。
前述したように、有機電界発光表示装置においては、Ｒ、Ｇ、Ｂの各副画素がその発光層の発光効率の差によって輝度に差が生じ、これにより同じ電流値に対してはホワイトバランスを合せられなかった。表１には、現在有機電界発光表示装置で一般的に広く使われるＲ、Ｇ、Ｂの有機発光層の発光効率とホワイトバランスとを満足するためにＲ、Ｇ、Ｂの各副画素に流さなければならない電流値を表した。
Figure 0004253709
前記表１に示されたように、ホワイトバランスを満足するために流れなければならない電流値は緑色副画素が最少であり、青色副画素がその次であり、赤色副画素が最多の電流が流れなければならないことが分かる。
このような電流値の差は、発光素子に電流を供給する駆動ＴＦＴの図１の第２ＴＦＴ２０ｒ，２０ｇ，２０ｂの活性層の結晶粒状を相異なるようにすることによって達成できる。すなわち、Ｒ、Ｇ、Ｂの各副画素の第２ＴＦＴ２０ｒ，２０ｇ，２０ｂの活性層を図２に示されたように、その結晶粒状を相異なるように形成することによって各副画素の発光素子、例えば、有機電界発光素子に供給される電流値が変えられる。
これは、言い換えれば、前記第２ＴＦＴ２０ｒ，２０ｇ，２０ｂの活性層である第２活性層２１ｒ，２１ｇ，２１ｂの結晶粒状が同じ駆動電圧で各表示画素を流れる電流値によって結晶させる。したがって、ホワイトバランスを合せるために発光効率が最高であるＧ表示画素の電流値が最低になるようにＧ表示画素の第２ＴＦＴ ２０ｇの第２活性層２１ｒの方向を合せなければならず、望ましくは各表示画素の電流値がＲ、Ｂ及びＧの表示画素の順に低くなるように赤色第２ＴＦＴ ２０ｒ、青色第２ＴＦＴ ２０ｂ、緑色第２ＴＦＴ ２０ｇの各第２活性層２１ｒ，２１ｇ，２１ｂの結晶粒状を調節しなければならない。すなわち、赤色副画素の電流値が最大になるように赤色第２活性層２１ｒの結晶粒状を決定し、青色副画素の電流値がそれより小さくなるように青色第２活性層２１ｂの結晶粒状を決定し、緑色副画素の電流値が最小になるように緑色第２活性層２１ｇの結晶粒状を決定する。これにより表１に示されたように、各副画素の輝度が補完されてホワイトバランスが合せられる。
このように第２ＴＦＴの活性層の結晶粒状は活性層のチャンネル領域の電流移動度によっても決定されうる。これは活性層のチャンネル領域での電流移動度が大きければさらに多量の電流が流れ、チャンネル領域での電流移動度が小さければさらに少量の電流が流れうるためである。
したがって、ホワイトバランスを合せるために発光効率が最高である緑色副画素の電流移動度が最低になるように緑色副画素の第２ＴＦＴ ２０ｇの活性層の形状を合せなければならず、望ましくは各副画素の第２ＴＦＴの活性層チャンネル領域の電流移動度が赤色、青色及び緑色の副画素の順に低くなるように赤色第２ＴＦＴ ２０ｒ、青色第２ＴＦＴ ２０ｂ、緑色第２ＴＦＴ ２０ｇの各活性層の形状を調節しなければならない。すなわち、赤色副画素の赤色第２活性層２１ｒのチャンネル領域の電流移動度が最大になるように赤色第２活性層２１ｒの形状を決定し、青色副画素の青色第２活性層２１ｂのチャンネル領域の電流移動度がそれより小さくなるように青色第２活性層２１ｂの形状を決定し、緑色副画素の緑色第２活性層２１ｇのチャンネル領域の電流移動度が最小になるように緑色第２活性層２１ｇの形状を決定する。これにより各副画素での電流コストは前述したような差を表し、各副画素の輝度は補完されてホワイトバランスが合わされうる。
このような電流値及び電流移動度差は活性層を形成する多結晶質シリコン薄膜の結晶構造によって変化しうるが、すなわち、各副画素での活性層を相異なる結晶構造の多結晶質シリコン薄膜に形成することによって前述したような電流値の差及び電流移動度差の効果が得られる。
図２に示されたように、本発明の望ましい一実施形態によれば、多結晶質シリコン薄膜は非晶質シリコン薄膜を公知の順次側面固相化法（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ、以下、“ＳＬＳ法”）によって結晶化できる。この時、各副画素の第２ＴＦＴの活性層のチャンネル領域が他の結晶形状を有させるために相異なる色相の画素別に相異なる結晶形状を有させた。前記ＳＬＳ法は、シリコンの結晶粒が液相と固相との境界面でその境界面に対して垂直方向に成長するという事実を利用したものであって、マスクを利用してレーザビームを透過させて非晶質シリコンの一部を溶融させ、この溶融されたシリコンの部分と溶融されていないシリコンの部分との境界から溶融されたシリコンの部分に結晶成長させることによって結晶化をなす。
図２に示されたような結晶構造は前記ＳＬＳ法を適用するにおいて、各画素別に相異なるマスクを使用することによって得られる。
まず、Ｒ副画素の結晶構造６１は相互平行した直線上の第１結晶粒界６１ａが複数に形成されており、これにほぼ垂直方向に第２結晶粒界６１ｂが形成されている。このような結晶構造６１は、ストライプ状のレーザビーム透過領域を有するマスクを利用してストライプ状に溶融させて結晶化したものであって、この結晶構造６１に駆動ＴＦＴの活性層を形成すれば、活性層のチャンネル領域と第１結晶粒界６１ａとがなす角度によって図３のような電流移動度差を得られる。すなわち、活性層のチャンネル領域と第１結晶粒界とが垂直をなす時にその電流移動度が最大になり、相互平行をなす時にその電流移動度が最小になる。これにより、赤色副画素の第２活性層２１ｒのチャンネル領域Ｃｒは第１結晶粒界６１ａに垂直になって高い電流移動度を得られる。
次いで、緑色副画素の結晶構造６２は結晶粒のサイズが非常に小さく形成された無定形結晶形状をなさせる。これはＳＬＳ法でフラッドラジエーション方法によるものであって、マスクなしにレーザ照射によって複数の結晶核を形成した後、結晶成長をなして微細で緻密な分布の結晶粒を得る。このような無定形の結晶構造に図２に示されたように、第２ＴＦＴの第２活性層２１ｇを形成すれば、その電流移動度を下げられる。
一方、青色副画素の結晶構造６３は、第１結晶粒界６３ａがほぼ四角形状をなすが、これはＳＬＳ法で、ストライプ状のレーザビーム透過領域とドット状のレーザビーム遮蔽領域とが混合されたマスクを利用して製造できるが、このような四角形結晶構造に図２に示されたように、第２ＴＦＴの第２活性層２１ｂを形成すれば、赤色副画素の結晶構造６１の電流移動度と、Ｇ表示画素の結晶構造６２の電流移動度間の比に当たる電流移動度比を得られる。
前記のようにＲ画素、Ｇ画素及びＢ画素別に各副画素の結晶形状を相異なるように形成し、これに各々第２活性層２１ｒ，２１ｇ，２１ｂを形成すれば、その電流移動度が相異なるようになり、これにより同じ駆動電圧に対する各副画素の電流値も変わり、この調節によってホワイトバランスをなせる。すなわち、図４に示されたように、各画素Ｒ，Ｇ，Ｂの副画素別に電流移動度比の差が生じ、ストライプ状の結晶形状を有する赤色副画素の場合が無定形結晶形状を有する緑色副画素の場合よりその電流移動度がほぼ５倍程度差が生じることが分かる。また、四角形結晶形状を有する青色副画素の場合が無定形結晶形状を有する緑色副画素の場合より電流移動度がほぼ３倍程度差が生じることが分かる。したがって、このような結晶構造の変化だけでもホワイトバランスを満足させるための電流値の差を克服できる。
一方、前述したような効果は図５に示されたように、各副画素の活性層の少なくともチャンネル領域を形成する結晶粒のサイズを相異なるようにすることによって得られる。図５による本発明の望ましい他の一実施形態は、エキシマーレーザアニーリング（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ、以下、“ＥＬＡ”）法によって結晶化したものであって、各表示画素別に相異なるエネルギーを照射することによってその結晶サイズを相異なるようにできる。
まず、ＥＬＡ法において、照射されるレーザのエネルギー密度によって図６に示されたように、その結晶粒のサイズが相異なるように形成される。図６は、５００Åの非晶質シリコン薄膜をＥＬＡ法によって結晶化するにおいて、照射されるレーザのエネルギー密度による結晶粒サイズの差を示したものである。
図６に示したように、領域Iは、比較的低いエネルギー密度で照射して非晶質シリコンに部分溶融が生じさせる場合であって、非晶質シリコンの部分的な溶融によってその結晶粒は垂直方向に成長して小さなサイズの結晶粒を形成する。
領域IIは、これより高いエネルギー密度で照射して非晶質シリコンに近似完全溶融を生じさせる場合であって、結晶成長は溶融されていない少数の固相結晶核から側方向に成長してサイズが大きい結晶粒を形成する。
領域IIIは、最高のエネルギー密度で照射して非晶質シリコンに完全溶融を生じさせる場合であって、過冷によって多数の結晶核を発生させてこれから微細な結晶粒の成長をさせる。
このように結晶粒のサイズが相異なるように形成される場合、これによる電流移動度も相異なるようにあらわれるが、すなわち、図７に示されたように、結晶粒のサイズが大きくなるほど電流移動度が高くなってほぼ直線式に近い関係になることが分かる。
このような図６及び図７によって、最大の結晶粒を形成できる領域ＩＩによって結晶化する場合に最大の電流移動度を得られ、最小の結晶粒を形成できる領域IIIによって結晶化する場合に最小の電流移動度を得られることが分かる。
したがって、図５に示されたように、Ｒ表示画素の副画素の結晶構造６４は、図６の領IIで結晶化してその結晶粒のサイズを最大にし、最大の電流移動度を得られるようにする。
次いで、Ｇ表示画素の副画素の結晶構造６５は、図６の領域IIIで結晶化してその結晶粒のサイズを最小にし、これにより最低の電流移動度を得るようにする。
一方、Ｂ表示画素の副画素の結晶構造６６は、Ｒ表示画素とＧ表示画素間の比に当たる電流移動度を得なければならず、図６で領域Iと領域II間に当たるエネルギー密度で結晶化する。
前記のようにＲ表示画素、Ｇ表示画素及びＢ表示画素別にその副画素の結晶サイズを相異なるように形成し、これに各々第２活性層達２１ｒ，２１ｇ，２１ｂを形成すれば、その電流移動度が相異なるようになり、これにより同じ駆動電圧に対する各副画素の電流値も変わり、この調節によってホワイトバランスをなせる。
前述したような本発明の望ましい他の一実施形態においても、各副画素別に結晶粒の種類を相異なるようにしたが、前述したように、各副画素の第１活性層１１ｒ，１１ｇ，１１ｂは、全て電流移動度が良い同じ結晶構造にできるのはもとより、駆動ＴＦＴの第２活性層達２１ｒ，２１ｇ，２１ｂの場合だけ相異なるサイズの結晶構造を有させうる。
以上、前述したような有機電界発光表示装置の各副画素は、図８ないし図１１に示されたように、同じ構造を有する。
図８は、図１、図２及び図５の副画素のうち不特定な何れか一つの副画素を示すものであって、その図面符号も特定副画素を示すものでない不特定な副画素についてのものである。図９は、図８に示されたような不特定な単位副画素についての等価回路図を示したものである。
まず、図８を参照して見れば、本発明の望ましい一実施形態によるＡＭ有機電界発光表示装置の各副画素は、スイッチング用である第１ＴＦＴ１０と、駆動用である第２ＴＦＴ ２０の少なくとも２つのＴＦＴと、一つのキャパシタ３０及び一つの有機電界発光素子４０（以下、“ＥＬ素子”）とよりなる。前記のようなＴＦＴ及びキャパシタの数はこれに限定されず、これよりさらに多数のＴＦＴ及びキャパシタを備えられる。
前記第１ＴＦＴ １０は、ゲートライン５１に印加されるスキャン信号に駆動されてデータライン５２に印加されるデータ信号を伝達する役割をする。前記第２ＴＦＴ２０は、前記第１ＴＦＴ １０を通じて伝えられるデータ信号によって、すなわち、ゲートとソース間の電圧差ＶｇｓによってＥＬ素子４０に流入される電流量を決定する。前記キャパシタ３０は、前記第１ＴＦＴ １０を通じて伝えられるデータ信号を一フレーム間保存する役割をする。
このような回路を具現するために、図８、図１０及び図１１のような構造を有する有機電界発光表示装置を形成するが、これをより詳細に説明すれば、次の通りである。
図８、図１０及び図１１に示されたように、ガラス材の絶縁基板１にバッファ層２が形成されており、このバッファ層２の上部に第１ＴＦＴ １０、第２ＴＦＴ ２０、キャパシタ３０及びＥＬ素子４０が備えられる。
図８及び図１０に示されたように、前記第１ＴＦＴ １０はゲートライン５１に接続されてＴＦＴオン／オフ信号を印加するゲート電極１３と、ゲート電極１３の上部に形成されてデータライン５２と接続されて第１活性層１１にデータ信号を供給するソース電極１４と、第１ＴＦＴ １０とキャパシタ３０とを連結させてキャパシタ３０に電源を供給するドレーン電極１５で構成される。第１活性層１１とゲート電極１３間にはゲート絶縁膜３が備えられている。
充電用キャパシタ３０は、第１ＴＦＴ １０と第２ＴＦＴ ２０間に位置されて一フレームの間第２ＴＦＴ ２０を駆動させるのに必要な駆動電圧を保存するものであって、図８及び図１０に示されたように、第１ＴＦＴ １０のドレーン電極１５と接続される第１電極３１、第１電極３１の上部に第１電極３１とオーバラップされるように形成され、電源印加線である駆動ライン５３と電気的に連結される第２電極３２及び第１電極３１と第２電極３２間に形成されて誘電体として使われる層間絶縁膜４で備えられる。もちろん、このような充電用キャパシタ３０の構造は必ずこれに限定されず、ＴＦＴのシリコン薄膜とゲート電極の導電層とが第１及び第２電極として使われ、ゲート絶縁層が誘電層として使われることもあり、この以外にも多様な方法によって形成できる。
第２ＴＦＴ ２０は、図８及び図１１に示されたように、キャパシタ３０の第１電極３１と連結されてＴＦＴオン／オフ信号を供給するゲート電極２３と、ゲート電極２３の上部に形成され、駆動ライン５３と接続されて第２活性層２１に駆動のための基準電圧を供給するソース電極２４と、第２ＴＦＴ ２０とＥＬ素子４０とを連結させてＥＬ素子４０に駆動電源を印加するドレーン電極２５とで構成される。第２活性層２１とゲート電極２３間にはゲート絶縁膜３が備えられている。ここで、第２活性層２１のチャンネル領域は、前述したように、画素の色相によってその結晶粒状やサイズを変えられる。
一方、ＥＬ素子４０は、電流の流れによってＲ、Ｇ、Ｂの光を発光して所定の画像情報を表示するものであって、図８及び図１１に示されたように、第２ＴＦＴ２０のドレーン電極２５に連結されてこれからプラス電源を供給されるアノード電極４１と、全体画素を覆うように備えられてマイナス電源を供給するカソード電極４３、及びこれらアノード電極４１とカソード電極４３間に配置されて発光する有機発光膜４２で構成される。図面で、５はＳｉＯ２よりなる絶縁性パシベーション膜、６はアクリルよりなる絶縁性平坦化膜である。
以上、前述したような本発明の望ましい実施形態による有機電界発光表示装置の層状構造は、必ずしも前記に限定されず、これと異なるいかなる構造も本発明が適用されうる。
このような有機電界発光表示装置は、その駆動ＴＦＴである第２ＴＦＴの第２活性層の少なくともチャンネル領域を各副画素の色相別にその結晶粒のサイズまたは形状が相異なるようにすることによって各色相の表示画素別にその電流移動度を相異なるようにし、これにより同じ駆動電圧でも各々異なる電流値が流れて全体的にホワイトバランスを合せられる。また、各副画素のＥＬ素子に必要な適正な電流値を供給できるので、素子の耐久性を向上させうる。
次いで、前述したような構造を有する本発明の望ましい一実施形態による有機電界発光表示装置の製造方法の一実施形態を説明する。
まず、図１０及び図１１に示されたように、ガラス材の絶縁基板１上にバッファ層２を形成する。前記バッファ層２は、ＳｉＯ２よりなり、ＰＥＣＶＤ法、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＥＣＲ法によって蒸着できる。そして、このバッファ層２はほぼ３０００Å程度に蒸着できる。
前記バッファ層２の上部には非晶質シリコン薄膜が蒸着されるが、ほぼ５００Å程度に蒸着させうる。前記のような非晶質シリコン薄膜は多様な方法によって多結晶質シリコン薄膜に結晶化させうる。この時、結晶化した多結晶質シリコン薄膜は、図２または図５に示されたように各副画素の色相別に、または各副画素である第２ＴＦＴの第２活性層に対応する部分別に相異なる結晶構造を有させる。
これは前述したように、図２のような結晶構造を得るためにはＳＬＳ法によってそのマスク種類を異にして、結晶の形状をＲ表示画素の場合、第１結晶粒界６１ａ、第２結晶粒界６１ｂを有するストライプ状にし、Ｇ表示画素の場合、無定形の結晶構造６２にし、Ｂ表示画素の場合、第１結晶粒界６３ａが四角形である四角形状の結晶構造６３にする。そして、図５のような結晶構造を得るためにはＥＬＡ法によって図６のような相異なるエネルギー密度でレーザビームを照射し、Ｒ表示画素の場合、最大サイズの結晶粒を有する結晶構造６４にし、Ｇ表示画素の場合、最小サイズの結晶粒を有する結晶構造６５にし、Ｂ表示画素の場合、Ｒ表示画素とＧ表示画素間の比に当たるサイズの結晶粒を有する結晶構造６６にする。
このような多結晶質シリコン薄膜を形成した後にはその上に図２及び図５に示されたように、各表示画素別に第１ＴＦＴ １０ｒ，１０ｇ，１０ｂの第１活性層１１ｒ，１１ｇ，１１ｂと、第２ＴＦＴ ２０ｒ，２０ｇ，２０ｂの第２活性層２１ｒ，２１ｇ，２１ｂをパターニングする。
このように活性層のパターニングを行った後にはその上にＳｉＯ２によってゲート絶縁膜をＰＥＣＶＤ法、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＥＣＲ法によって蒸着して形成し、ＭｏＷ、Ａｌ／Ｃｕで導電膜を成膜した後にパターニングしてゲート電極を形成する。前記活性層、ゲート絶縁膜、ゲート電極は多様な順序及び方法によってパターニングできる。
活性層、ゲート絶縁膜、ゲート電極のパターニングが終わった後にはそのソース及びドレーン領域にＮ型またはＰ型不純物をドーピングする。
このようにドーピング工程が終わった後には図１０及び図１１に示されたように、層間絶縁膜４及びパジベーション膜５を形成した後、コンタクト溝を通じてソース電極１４，２４及びドレーン電極１５，２５を活性層１１，２１に接続し、平坦化膜６を形成する。
一方、第２ＴＦＴ ２０に接続するＥＬ素子４０は多様な方法によって形成されうるが、まず、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）によって第２ＴＦＴ２０のドレーン電極１５に接続するアノード電極４１を形成した後にパターニングし、その上に有機膜４２を形成する。この時、前記有機膜４２は低分子または高分子有機膜が使用されうる。
まず、低分子有機膜を使用する場合、ホール注入層、ホール輸送層、有機発光層、電子輸送層、電子注入層が単一あるいは複合構造で積層形成され、使用できる有機材料も銅フタロシアニン（ＣｕＰｃ）、Ｎ,Ｎ−ジ（ナフタレン−１−イル）−Ｎ,Ｎ’−ジフェニル−ベンジジン（ＮＰＢ）、トリス−８−ハイドロキシキノリンアルミニウム（Ａｌｑ３）をはじめとして多様に適用できる。これら低分子有機膜は、真空蒸着の方法で形成される。
高分子有機膜の場合にはホール輸送層（ＨＴＬ）及び発光層（ＥＭＬ）で備えられた構造を有し、この時、前記ホール輸送層としてＰＥＤＯＴを使用し、発光層としてＰＰＶ（Ｐｏｌｙ−Ｐｈｅｎｙｌｅｎｅ Ｖｉｎｙｌｅｎｅ）系及びポリフルオレン系のような高分子有機物質を使用し、これをスクリーン印刷やインクジェット印刷方法で形成する。
このように有機膜を形成した後にはＡｌ／Ｃａなどでカソード電極４３を全面蒸着するか、またはパターニングして形成できる。そして、カソード電極４３の上部はガラスまたはメタルキャップによって密封される。
以上で本発明の望ましい実施形態を参照して説明したが、当業者は特許請求の範囲に記載された本発明の思想及び領域をはずれない範囲内で本発明を多様に修正及び変更できると理解できる。
本発明は有機電界発光表示装置に適用した場合であるが、本発明はこれに限定されず、液晶表示装置や無機電界発光表示装置のような画素駆動用素子としてＴＦＴを利用できるいかなる構造にも適用できる。
本発明の望ましい一実施形態によるＡＭ型有機電界発光表示装置のＴＦＴ活性層構造を説明するための平面図である。 ＴＦＴの活性層をなす多結晶質シリコン薄膜に各副画素の活性層を形成した状態を示す平面図である。 活性層の方向とチャンネル領域の電流移動度との関係を示すグラフである。 図２による活性層の電流移動度比を示すグラフである。 ＴＦＴの活性層をなす多結晶質シリコン薄膜に各副画素の活性層を形成した状態を示す平面図である ＥＬＡ結晶化法において、エネルギー密度と結晶粒のサイズとの関係を示すグラフである。 結晶粒のサイズと電流移動度との関係を示すグラフである。 本発明によるＴＦＴを備えた有機電界発光表示装置の単一副画素についての部分拡大平面図である。 図８の副画素についての等価回路図である。 図８のIV−IVについての断面図である。 図８のＶ−Ｖについての断面図である。
符号の説明
１０ｒ，１０ｇ，１０ｂ 第１ＴＦＴ
１１ｒ，１１ｇ，１１ｂ 第１活性層
２０ｒ，２０ｇ，２０ｂ 第２ＴＦＴ
２１ｒ，２１ｇ，２１ｂ 第２活性層
５１ ゲートライン
５２ データライン
５３ 駆動ライン

Claims (28)

  1. 自己発光素子を備えた複数の副画素を含む画素と、
    前記各副画素に備えられて少なくともチャンネル領域を有する半導体活性層を備え、前記自己発光素子に各々接続されて電流を供給するものであって、前記活性層の少なくともチャンネル領域が前記副画素別にその結晶粒のサイズのみにより決定される結晶粒状が相異なるように備えられた駆動薄膜トランジスタと、を含むことを特徴とする平板表示装置。
  2. 前記副画素は、少なくとも二つの相異なる色相を有するように備えられたことを特徴とする請求項１に記載の平板表示装置。
  3. 前記チャンネル領域は、前記副画素の色相別にその結晶粒状が相異なるように備えられたことを特徴とする請求項２に記載の平板表示装置。
  4. 前記チャンネル領域の結晶粒のサイズは、同じ駆動電圧下で前記各副画素に流れる電流値に比例するように決定されることを特徴とする請求項３に記載の平板表示装置。
  5. 前記チャンネル領域の結晶粒のサイズは、前記各チャンネル領域の電流移動度に比例するように決定されることを特徴とする請求項３に記載の平板表示装置。
  6. 前記チャンネル領域の結晶粒状は、無定形の結晶粒界により決定される結晶粒状であることを特徴とする請求項１に記載の平板表示装置。
  7. 前記チャンネル領域の結晶粒状は、同じ駆動電圧下で最少の電流が流れる副画素の少なくともチャンネル領域が無定形の結晶粒界を有するように決定されることを特徴とする請求項６に記載の平板表示装置。
  8. 前記チャンネル領域の結晶粒状は、同じ駆動電圧下で前記無定形の結晶粒状を有する副画素より多い電流が流れる副画素の少なくともチャンネル領域の結晶粒が平行に配列された第１結晶粒界と、前記第１結晶粒界の間に前記第１結晶粒界にほぼ垂直に延びた第２結晶粒界とを有するものであって、前記第１結晶粒界がストライプ状、または四角形状に決定されることを特徴とする請求項６に記載の平板表示装置。
  9. 前記チャンネル領域の結晶粒状は、同じ駆動電圧下で最多の電流が流れる副画素の少なくともチャンネル領域の結晶粒が平行に配列された第１結晶粒界と、前記第１結晶粒界の間に前記第１結晶粒界にほぼ垂直に延びた第２結晶粒界とを有するものであって、前記第１結晶粒界がストライプ状に決定されることを特徴とする請求項６に記載の平板表示装置。
  10. 前記チャンネル領域の結晶粒状は、最低の電流移動度を有する副画素の少なくともチャンネル領域が無定形の結晶粒界を有するように決定されることを特徴とする請求項６に記載の平板表示装置。
  11. 前記チャンネル領域の結晶粒状は、前記無定形の結晶粒界を有する副画素より高い電流移動度を有する副画素の少なくともチャンネル領域の結晶粒が平行に配列された第１結晶粒界と、前記第１結晶粒界の間に前記第１結晶粒界にほぼ垂直に延びた第２結晶粒界とを有するものであって、前記第１結晶粒界がストライプ状、または四角形状に決定されることを特徴とする請求項１０に記載の平板表示装置。
  12. 前記チャンネル領域の結晶粒状は、最高の電流移動度を有する副画素の少なくともチャンネル領域の結晶粒が平行に配列された第１結晶粒界と、前記第１結晶粒界の間に前記第１結晶粒界にほぼ垂直に延びた第２結晶粒界とを有するものであって、前記第１結晶粒界がストライプ状の結晶粒界を有するように決定されることを特徴とする請求項６に記載の平板表示装置。
  13. 前記活性層の少なくともチャンネル領域は、多結晶質シリコンで形成されたことを特徴とする請求項１に記載の平板表示装置。
  14. 自己発光素子を備えた赤色、緑色及び青色の副画素を含む画素と、
    前記各副画素に備えられて少なくともチャンネル領域を有する半導体活性層を備え、前記自己発光素子に各々接続されて電流を供給するものであって、前記活性層の少なくともチャンネル領域が前記副画素の色相別にその結晶粒のサイズのみにより決定される結晶粒状が相異なるように備えられた駆動薄膜トランジスタと、を含むことを特徴とする平板表示装置。
  15. 前記各チャンネル領域の結晶粒のサイズは、前記緑色副画素を流れる電流値が最低になるように決定されることを特徴とする請求項１４に記載の平板表示装置。
  16. 前記各チャンネル領域の結晶粒のサイズは、同じ駆動電圧下で各副画素を流れる電流値が赤色、青色及び緑色副画素の順に低くなるように決定されることを特徴とする請求項１４に記載の平板表示装置。
  17. 前記各チャンネル領域の結晶粒のサイズは、前記緑色副画素の活性層のチャンネル領域の電流移動度が最低になるように決定されることを特徴とする請求項１４に記載の平板表示装置。
  18. 前記各チャンネル領域の結晶粒のサイズは、前記各副画素の活性層のチャンネル領域の電流移動度が赤色、青色及び緑色副画素の順に低くなるように決定されることを特徴とする請求項１４に記載の平板表示装置。
  19. 前記各チャンネル領域の結晶粒のサイズは、赤色、青色及び緑色副画素の順に小さくなるように決定されることを特徴とする請求項１４に記載の平板表示装置。
  20. 前記チャンネル領域の結晶粒状は、無定形の結晶粒界により決定される結晶粒状であることを特徴とする請求項１４に記載の平板表示装置。
  21. 前記各チャンネル領域の結晶粒状は、前記緑色副画素を流れる電流値が最低になるように決定されることを特徴とする請求項２０に記載の平板表示装置。
  22. 前記各チャンネル領域の結晶粒状は、同じ駆動電圧下で各副画素を流れる電流値が赤色、青色及び緑色副画素の順に低くなるように決定されることを特徴とする請求項２０に記載の平板表示装置。
  23. 前記各チャンネル領域の結晶粒状は、前記緑色副画素の活性層のチャンネル領域の電流移動度が最低になるように決定されることを特徴とする請求項２０に記載の平板表示装置。
  24. 前記各チャンネル領域の結晶粒状は、前記各副画素の活性層のチャンネル領域の電流移動度が赤色、青色及び緑色副画素の順に低くなるように決定されることを特徴とする請求項２０に記載の平板表示装置。
  25. 前記各チャンネル領域の結晶粒のうち赤色副画素の少なくともチャンネル領域の結晶粒が平行に配列された第１結晶粒界と、前記第１結晶粒界の間に前記第１結晶粒界にほぼ垂直に延びた第２結晶粒界とを有するものであって、前記第１結晶粒界が前記赤色副画素の活性層の長手方向に垂直に備えられたストライプ状であることを特徴とする請求項２０に記載の平板表示装置。
  26. 前記各チャンネル領域の結晶粒のうち緑色副画素の少なくともチャンネル領域は無定形の結晶粒界を有することを特徴とする請求項２０に記載の平板表示装置。
  27. 前記各チャンネル領域の結晶粒のうち青色副画素の少なくともチャンネル領域の結晶粒が平行に配列された第１結晶粒界と、前記第１結晶粒界の間に前記第１結晶粒界にほぼ垂直に延びた第２結晶粒界とを有するものであって、前記第１結晶粒界が四角形状であることを特徴とする請求項２０に記載の平板表示装置。
  28. 前記活性層の少なくともチャンネル領域は、多結晶質シリコンで形成されたことを特徴とする請求項１４に記載の平板表示装置。
JP2003363356A 2003-03-13 2003-10-23 薄膜トランジスタを備えた平板表示装置 Expired - Fee Related JP4253709B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0015855A KR100490552B1 (ko) 2003-03-13 2003-03-13 박막 트랜지스터를 구비한 평판표시장치

Publications (2)

Publication Number Publication Date
JP2004280054A JP2004280054A (ja) 2004-10-07
JP4253709B2 true JP4253709B2 (ja) 2009-04-15

Family

ID=32960220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003363356A Expired - Fee Related JP4253709B2 (ja) 2003-03-13 2003-10-23 薄膜トランジスタを備えた平板表示装置

Country Status (4)

Country Link
US (1) US7173368B2 (ja)
JP (1) JP4253709B2 (ja)
KR (1) KR100490552B1 (ja)
CN (1) CN1313988C (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781784B2 (en) * 2007-05-07 2010-08-24 Samsung Electronics Co., Ltd. Display apparatus with color pixels
JP5181164B2 (ja) * 2008-03-17 2013-04-10 ユー・ディー・シー アイルランド リミテッド 有機電界発光表示装置
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
JP2012003925A (ja) * 2010-06-16 2012-01-05 Sony Corp 表示装置
KR101795691B1 (ko) 2010-11-11 2017-11-09 삼성디스플레이 주식회사 표시장치
KR101787598B1 (ko) 2011-02-07 2017-10-19 삼성디스플레이 주식회사 액정 표시 장치
CN104379820A (zh) * 2012-05-14 2015-02-25 纽约市哥伦比亚大学理事会 薄膜的改进型准分子激光退火
KR102501656B1 (ko) * 2016-05-31 2023-02-21 삼성디스플레이 주식회사 표시장치
CN108877699B (zh) * 2017-05-08 2021-02-09 北京小米移动软件有限公司 一种显示面板
KR102461360B1 (ko) * 2017-12-15 2022-11-02 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603174B1 (en) * 1991-09-05 1999-06-02 ZIMMER, Mark Alan System and method for digital rendering of images and printed articulation
JP2784615B2 (ja) 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP3670923B2 (ja) 1999-02-26 2005-07-13 三洋電機株式会社 カラー有機ｅｌ表示装置
JP2001109399A (ja) 1999-10-04 2001-04-20 Sanyo Electric Co Ltd カラー表示装置
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
KR100496300B1 (ko) * 2003-04-02 2005-06-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치

Also Published As

Publication number Publication date
US20040178410A1 (en) 2004-09-16
US7173368B2 (en) 2007-02-06
KR100490552B1 (ko) 2005-05-17
JP2004280054A (ja) 2004-10-07
CN1530895A (zh) 2004-09-22
KR20040081522A (ko) 2004-09-22
CN1313988C (zh) 2007-05-02

Similar Documents

Publication Publication Date Title
JP4058440B2 (ja) 有機電界発光表示装置およびその製造方法
KR100354643B1 (ko) 박막 트랜지스터 및 표시 장치
US9972663B2 (en) Organic light emitting display device including driving sub-pixels each overlapping with multiple color sub-pixels
KR101328979B1 (ko) 유기 발광 표시장치
US6784454B2 (en) Contact between element to be driven and thin film transistor for supplying power to element to be driven
KR100496300B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
JP4005952B2 (ja) 薄膜トランジスタを具備したフラットパネルディスプレイ
JP5364781B2 (ja) 半導体装置
JP4253709B2 (ja) 薄膜トランジスタを備えた平板表示装置
KR100544117B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
JP3710969B2 (ja) エレクトロルミネッセンス表示装置
KR100573108B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100563060B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100553744B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100501314B1 (ko) 평판 표시 장치
JP2005099830A (ja) 表示装置
CN115548054A (zh) 显示基板及其制备方法、显示装置
KR20040094058A (ko) 박막 트랜지스터를 구비한 평판표시장치
KR20050089920A (ko) 박막 트랜지스터와, 이의 제조 방법과, 이를 구비한 평판표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071106

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071211

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4253709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees