JP2006301629A - 単結晶シリコン薄膜トランジスタの有機発光ディスプレイ及びその製造方法 - Google Patents

Abstract

【課題】単結晶シリコン薄膜トランジスタの有機発光ディスプレイ及びその製造方法を提供する。
【解決手段】
単結晶シリコンチャンネルを有するスイッチングトランジスタとドライビングトランジスタとによる単結晶シリコン２Ｔ−１Ｃ構造の半導体回路部がプラスチック基板に形成される構造を有する有機発光ディスプレイである。本発明による単結晶シリコンの製造工程は、結晶成長板に単結晶シリコン及びバッファ層を形成した後、絶縁層上から水素イオンを注入して単結晶シリコン層から所定の深さに位置する分割層を形成する。単結晶シリコン層は、基板に付着され、分割層は、外部に加えられる熱エネルギーによって分割される。これにより、基板上に所定の厚さの単結晶シリコンフィルムを形成できる。
【選択図】図１

Description

本発明は、単結晶シリコン薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を有する有機発光ディスプレイ及びその製造方法に関する。

有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｓｓｉｏｎ Ｄｉｏｄｅ）を利用する能動型カラー画像表示装置は、各画素がアナログ画像信号をサンプリングするスイッチング（サンプリング）トランジスタ、画像信号を維持するメモリキャパシタ、及びメモリキャパシタに蓄積された画像信号電圧によって、ＯＬＥＤに供給される電流を制御する駆動（ドライビング）トランジスタを構成する二つのトランジスタ及び一つのキャパシタからなる回路が最も一般的に利用されている。これは、いわば、２Ｔ（Ｔｒａｎｓｉｓｔｏｒ）−１Ｃ（Ｃａｐａｃｉｔｏｒ）の構造であって、かかる回路構成の例が特許文献１に開示されている。このような２Ｔ−１Ｃ構造の画素は、単結晶シリコンのウェーハから得られるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で具現可能であり、例えば、ＴＦＴ構造では実現され難い。

ガラスまたはプラスチック基板にＯＬＥＤを構成するときには、多結晶ＴＦＴが利用される。多結晶シリコンの欠点は、均質性が低いため、これを利用してＯＬＥＤを構成するためには別途の補償素子が必要であるという点である。このような補償のために、いわば、駆動ＴＦＴを直接補償する電圧プログラム方式（非特許文献１参照）、駆動ドライブを一組に構成して電流ミラー回路によってＯＬＥＤの電流値を決定する電流プログラム方式（非特許文献２参照）などがある。それ以外にも、多様な形態の補償手段が提案されているが、このような補償素子を用いることで回路が複雑になる。したがって、製作設計が難しいだけでなく、さらに、このような補償素子による新たな問題が発生する。

単結晶シリコンは、特に、システムがディスプレイパネル自体に形成されるＳＯＰ（Ｓｙｓｔｅｍ Ｏｎ Ｐａｎｅｌ）構造に非常に有用である。単結晶シリコンの電子移動度は、３００ｃｍ^２／Ｖｓ以上であって、良質のディスプレイ素子に使われる良質のスイッチング素子が得られる。しかし、プラスチックと同様に熱に弱い基板には、単結晶シリコンを形成できない。
特開２００２−１５６９２３号公報 Ｖｏｌｔａｇｅ ｐｒｏｇｒａｍ，Ｓａｒｎｏｆｆ，ＳＩＤ９８ Ｃｕｒｒｅｎｔ ｐｒｏｇｒａｍ ｔｙｐｅ，Ｓｏｎｙ，ＳＩＤ０１

本発明が解決しようとする課題は、基板に対する熱衝撃なしに単結晶シリコン層を形成することによって単結晶ＴＦＴを有する有機発光ディスプレイの製造方法を提供することである。

前記課題を解決するために本発明による有機発光ディスプレイは、基板上に垂直走査信号が入力されるＸラインと水平駆動信号が入力されるＹラインとが相互直交するマトリックス状に配置され、前記Ｘライン及び前記Ｙラインによって画定される画素領域ごとに設けられるＯＬＥＤ及びＯＬＥＤを駆動する半導体回路部と、前記半導体回路部にＯＬＥＤ駆動用電源を供給するＺラインと、を備える。

上述した本発明による有機発光ディスプレイにおいて、前記基板は、プラスチック基板であり、前記半導体回路部は、前記Ｘライン及び前記Ｙラインに連結され、単結晶シリコンスイッチングトランジスタと、前記ＯＬＥＤに連結され、単結晶シリコンドライビングトランジスタと、前記一つのメモリキャパシタと、を備え、前記半導体回路部が前記プラスチック基板上に単結晶シリコンで形成される二つのトランジスタと一つのキャパシタとからなる構造を有する。

本発明の望ましい実施形態によれば、前記プラスチック基板上に絶縁層が形成され、前記絶縁層上に前記二つのトランジスタおよび一つのキャパシタからなる構造の半導体回路部が設けられ、前記スイッチングトランジスタおよびドライビングトランジスタのチャンネルを構成する単結晶シリコンは、＜１００＞または＜１１１＞結晶方向を有する。

前記本発明による有機発光ディスプレイの製造方法は、基板上に単結晶シリコンの形成工程と、前記単結晶シリコンを利用してＯＬＥＤ画素のスイッチング及びドライビングのための半導体回路部を製造する工程と、前記半導体回路部上に有機発光層を備えるＯＬＥＤの製造工程と、を含み、前記単結晶シリコンの形成工程は、結晶成長板に前記単結晶シリコンを所定の厚さに成長させる工程と、前記単結晶シリコン層上にバッファ層を蒸着する工程と、前記絶縁層上から水素イオンを注入して前記単結晶シリコン層から所定の深さに位置する分割層を形成する工程と、前記バッファ層に前記基板を接着する工程と、前記結晶成長板から熱エネルギーを加えて前記単結晶シリコン層の分割層を切断して、前記基板上に所定の厚さの前記単結晶シリコン層を形成する工程と、を含む。

本発明の望ましい実施形態によれば、前記半導体回路部は、単結晶シリコンによるチャンネルを有する一つのスイッチングトランジスタ及びドライビングトランジスタと一つのキャパシタとを備える単結晶シリコンからなる構造を有しうる。

本発明のさらに具体的な実施形態は、前記単結晶シリコン層の分割層に熱を加える前に前記基板に基板支持用の板状サポータに接着する工程をさらに含む。

また、前記結晶成長板は、アルミナ基板であり、前記基板は、ガラスまたはプラスチック基板であり、前記単結晶シリコン層は、０．５ミクロン以下の厚さに形成され、前記半導体回路部の形成工程前に前記基板の単結晶シリコン層を研磨する工程をさらに含み、前記分割層を切断する前に前記基板を板状サポータに接着する工程をさらに含む。

本発明によれば、プラスチック基板上に単結晶シリコンで形成される二つのトランジスタおよび一つのキャパシタからなる（２Ｔ−１Ｃ）構造のＯＬＥＤ駆動用半導体回路部を有する有機発光ディスプレイが得られる。高温の熱処理過程にプラスチックまたはガラスのように熱に弱い基板が投入されず、熱に十分に耐えられる結晶成長板を利用することによって良質の単結晶シリコンフィルムが得られる。また、結晶成長板に形成された単結晶シリコンフィルムに所定の深さに分離層をイオン注入によって形成できて、所望の厚さ、特に１００ｎｍ以下の非常に薄いシリコンフィルムを形成できる。

したがって、このような本発明は、プラスチックまたはガラス基板にシリコン層を形成するので、いわば、単結晶シリコンを利用するＳＯＧ（Ｓｙｓｔｅｍ Ｏｎ Ｇｌａｓｓ）及び単結晶ＳＯＰを実現できる。したがって、本発明は、単結晶シリコンによって再現性に優れ、部品間の性能差の小さい高性能のＴＦＴを製造できる。本発明の製造方法は、高耐熱性のサファイア基板を利用して単結晶シリコンを成長させ、これをプラスチックまたはガラス基板に移す方法を利用するので、使われたサファイア基板を新たな結晶成長のために反復的な再使用が可能であるという経済的利点を有する。かかる本発明によれば、良質の高性能有機発光ディスプレイを製造できる。

以下、添付された図面を参照しつつ、本発明によるＯＬＥＤのスイッチ及び駆動素子として単結晶ＴＦＴを利用する有機発光ディスプレイについて簡単に説明する。

図１は、本発明によるディスプレイ装置の概略的な構造を示す等価回路図であり、図２は、各画素のレイアウトを示す図面である。

ディスプレイ素子１は、プラスチック基板１１をベースパネルとして利用する。図１に示したように、本発明によるディスプレイ素子１は、ＳＯＰ（Ｓｙｓｔｅｍ Ｏｎ Ｐａｎｅｌ）構造を有する。これは、本発明の製造方法によってプラスチックまたはガラス基板上に単結晶シリコンを形成できるためである。

基板１１上には、複数の平行なＸラインＸｓと複数の平行なＹラインＹｓとが相互直交する方向に配置されてマトリックス構造を形成する。ＺラインＺｄは、ＹラインＹｓに所定間隔をおいて、それと平行に配置される。ＸラインＸｓ、ＹラインＹｄ、及びＺラインＺｄによって取り囲まれた領域(画素領域)に画素が設けられる。

ＸラインＸｓは、垂直走査信号が印加されるラインであり、ＹラインＹｓは、映像信号の水平駆動信号が印加されるラインである。ＸラインＸｓは、垂直走査回路に連結され、ＹラインＹｓは、水平駆動回路に連結される。ＺラインＺｄは、ＯＬＥＤ作動のための電源回路に連結される。

各画素（ＯＬＥＤ画素）は、２個のトランジスタＱ１，Ｑ２と一つのキャパシタＣｍとを備える。各画素で、ＸラインＸｓ及びＹラインＹｓにスイッチングトランジスタＱ１のソース及びゲートが連結され、スイッチングトランジスタＱ１のドレインは、ドライビングトランジスタＱ２のゲートに接続される。スイッチングトランジスタＱ１の作動によって印加される電荷を蓄積して、各画素別イメージ情報をメモリ（記憶）するメモリキャパシタＣｍは、ドライビングトランジスタＱ２のゲート及びソースに並列接続される。ドライビングトランジスタＱ２のドレインは、ＯＬＥＤのアノードが連結される。そして、ＯＬＥＤのカソードＫは、全体画素が共有する共通電極に該当する。ここで、スイッチングトランジスタＱ１は、ｎ型ＴＦＴであり、ドライビングトランジスタＱ２は、ｐ型ＴＦＴである。トランジスタの単結晶シリコンは、＜１００＞または＜１１１＞結晶方向を有する。

具体的に、図２を参照すれば、図２の左右にＹラインとＺラインとが平行に配置され、これに直交する方向にＸラインが配置される。ＸラインＸｓとＹラインＹｄとの交差部分にスイッチングトランジスタＱ１が位置し、ＸラインとＺラインとの交差部の付近には、ドライビングトランジスタＱ２が配置される。スイッチングトランジスタＱ１とドライビングトランジスタＱ２との間には、メモリキャパシタＣｍが配置される。メモリキャパシタＣｍの一つの電極Ｃｍａは、ＺラインＺｄから延びる部分であり、他の電極Ｃｍｂは、スイッチングトランジスタＱ１のドレインＱ１ｄ及びドライビングトランジスタＱ２のゲートＱ２ｇと一体に形成される。スイッチングトランジスタＱ１のゲートＱ１ｇは、ＸラインＸｓから延びる部分である。

図２のＡ−Ａ’線の断面を示す図３を参照すれば、基板１１にＳｉＯＮなどの絶縁物質からなるバッファ層１２が形成され、この上にスイッチングトランジスタＱ１が形成される。スイッチングトランジスタＱ１は、バッファ層１２上に形成されるソースＱ１ｓ、チャンネルＱ１ｃ、及びドレインＱ１ｄを有する単結晶シリコン層とその上のＳｉＯ_２による第１絶縁層１３及びゲートＱ１ｇを備える。スイッチングトランジスタＱ１上には、ＳｉＯ_２のＩＭＤ（Ｉｎｔｅｒ Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃ）１４が形成され、その上に金属によるソース電極Ｑ１ｓｅ、ドレイン電極Ｑ１ｄｅが形成される。これら電極Ｑ１ｓｅ，Ｑ１ｄｅは、その下部は、ＩＭＤ１４に形成される貫通孔を通じて下部のソースＱ１ｓとドレインＱ１ｄとに電気的に接続される。これら電極及びメモリキャパシタの上部電極Ｃｍｂ、ＺラインＺｄは、Ｍｏ／Ａｌ／ＭｏまたはＴｉ／Ａｌ−Ｃｕ合金／Ｔｉの積層構造を有しうる。スイッチングトランジスタＱ１のゲートＱ１ｇは、前述したＸラインＸｓから延びるものであって、タングステンによって形成される。

メモリキャパシタＣｍの誘電層は、ＩＭＤ１４の一部であり、下部電極Ｃｍａは、前述したようにドライビングトランジスタＱ２のゲートと一体にタングステンで形成される。

ＺラインＺｄと一体に形成される上部電極Ｃｍｂ、ソース電極１５及びドレイン電極１６の上には、第２絶縁層１７及び第３絶縁層１８が形成され、この上には、正孔輸送層（ＨＴＬ：Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ）、ＯＬＥＤのカソードとしての共通電極Ｋ、そして第４絶縁層１９が設けられる。第４絶縁層１９は、ＯＬＥＤを保護するパッシベーション層である。

図２のＢ−Ｂ’線の断面図を示す図４は、ドライビングトランジスタＱ２とＯＬＥＤとの全体積層構造を示す。

プラスチック基板１１上のバッファ層１２が形成され、この上にスイッチングトランジスタＱ１と同時に形成されるドライビングトランジスタＱ２が形成される。ドライビングトランジスタＱ２のシリコン層は、スイッチングトランジスタＱ２の製作時に利用されたシリコン層と同一物質層から得られる。単結晶シリコンは、ソースＱ２ｓ、チャンネルＱ２ｃ、及びドレインＱ２ｄを含み、その上のＳｉＯ_２による第１絶縁層１３及びゲートＱ２ｇを備える。ゲートＱ２ｇは、前述したように、メモリキャパシタＣｍの上部電極Ｃｍｂ及びタングステンで一体に形成される。

ドライビングトランジスタＱ２上には、スイッチングトランジスタＱ１を覆うＳｉＯ_２のＩＭＤ１４が形成され、その上に金属によるソース電極Ｑ２ｓｅ、ドレイン電極Ｑ２ｄｅが形成される。これら電極Ｑ２ｓｅ，Ｑ２ｄｅは、その下部はＩＭＤ１４に形成される貫通孔を通じて下部のソースＱ２ｓとドレインＱ２ｄとに電気的に接続され、その上には、第２絶縁層１７及び第３絶縁層１８が形成される。

第３絶縁層１８上にＨＴＬが設けられ、その上の所定領域に発光層（ＥＭＬ：Ｅｍｉｔｔｉｎｇ Ｌａｙｅｒ）、電子輸送層（ＥＴＬ：Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ）が形成され、その上にカソードである共通電極Ｋが形成される。共通電極Ｋ上には、前述した第４絶縁層１９が形成される。一方、第２電極１７と第３電極１８との間には、ドレイン電極Ｑ２ｄｅに連結され、ＯＬＥＤの下部に位置するアノードＡｎが設けられる。アノードＡｎは、第３絶縁層１８に形成されたウィンドウ１８ａによってＨＴＬに物理的に接触されて電気的に連結される。

前述した構造の電界発光ディスプレイのレイアウトは、実現可能な本発明の具体的な一例であって、かかるレイアウト及びその修正は、本発明の技術的範囲を制限しない。

このような本発明の電界発光ディスプレイは、プラスチックなど熱に弱い基板上に単結晶シリコンによって既存の補償回路なしに単結晶シリコン２Ｔ−１Ｃ構造のＯＬＥＤ駆動用の半導体回路部を有する点に特徴がある。

このような本発明による電界発光ディスプレイの製造方法は、次の通りである。

図５Ａに示したように、結晶成長板であるサファイア（アルミナ：Ａｌ_２Ｏ_３）基板３０上に結晶成長法によってシリコン成長膜、すなわち、単結晶シリコンフィルム３１と酸化物、例えばバッファ層３２を順次に形成する。望ましくは、単結晶シリコンフィルム（単結晶シリコン層）３１は、０．５ミクロン以下の厚さに調節することが望ましい。

図５Ｂに示したように、水素イオン（Ｈ^＋）を注入して単結晶シリコンフィルム３１の中間部分に分割層３１ａで不純物注入層を形成する。

図５Ｃに示したように、ボンド層３３によって板状サポータ（支持基板）３４に接着されているガラスまたはプラスチック基板１１をシリコンフィルム３１に接着する。このために、バッファ層３２及び下部のシリコンフィルム３１は、酸素プラズマによって活性化され、常温空気雰囲気で基板１１が接着される。

図５Ｄに示したように、結晶成長板３０から熱エネルギー、例えば、３０８ｎｍのエキシマーレーザ（ｅｘｃｉｍｅｒ ｌａｓｅｒ）を全面的に均一に加える。このような高熱エネルギーによれば、不純物によってストレイン（ｓｔｒａｉｎ）が集中した不純物注入層、すなわち、分割層３１ａが分離されて、図５Ｇに示したように、サファイア基板３０側のシリコンフィルム３１’と図５Ｅに示したようにプラスチック基板１１上のシリコンフィルム３１とに両分される。

図５Ｆに示したように、基板１１の底面から板状サポータ３４を分離した後、ＴＦＴの製造工程及びＯＬＥＤの製造工程に連続投入して、図１ないし図４に示したような単結晶シリコンＴＦＴを有する有機発光ディスプレイを製造する。そして、サファイア基板３０は、新たな単結晶シリコンフィルム成長のために工程に再投入される。半導体回路部の形成工程の再投入前にサファイア基板３０上の結晶層は研磨される。

半導体製造工程の投入前に、基板１１上の単結晶シリコンは、研磨装置によって所定の厚さ及び平坦面を有するように十分に研磨することが望ましい。

図６Ａないし図６Ｎは、単結晶シリコンを利用した半導体回路部の製造工程を示す。

図６Ａに示したように、前述した工程によってガラスまたはプラスチック基板１１に単結晶シリコン（ｘ−Ｓｉ）を形成する。図６Ａは、有機発光ディスプレイの単位画素に該当する部分を一部示す。

図６Ｂに示したように、単結晶シリコン（ｘ−Ｓｉ）をパターニングしてスイッチングトランジスタＱ１とドライビングトランジスタＱ２とに利用される単結晶シリコンアイランドを形成する。単結晶シリコンのパターニングは、既存のフォトリソグラフィ法などの公知のパターニング法を利用する。

図６Ｃに示したように、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などによって、前記積層上にＳｉＯ_２などのゲート絶縁層１３を形成する。

図６Ｄに示したように、ゲート絶縁層１３上にモリブデン（Ｍｏ）またはタングステン（Ｗ）などの金属層を蒸着法またはスパッタリング法などで形成した後、それをフォトレジストを利用した湿式エッチング法によってパターニングしてＸラインＸｓ、連結するゲートＱ１ｇ，Ｑ２ｇ、及びメモリキャパシタの下部電極Ｃｍａを形成する。

図６Ｅに示したように、イオン注入法によって前記ゲートＱ１ｇ，Ｑ２ｇに覆われていない単結晶シリコン（ｘ−Ｓｉ）にリン（Ｐ^＋）イオンを注入してスイッチングトランジスタＱ１のソースＱ１ｓとドレインＱ１ｄとを得る。ここで、ゲート絶縁層上にドライビングトランジスタの単結晶シリコンを保護するマスク層を追加した後にドーピングを実施することによって、ドライビングトランジスタの単結晶にはドーピングが起きないようにできる。

図６Ｆに示したように、スイッチングトランジスタＱ１を保護するフォトレジストマスク（ＰＲ ＭＡＳＫ）を形成した後にボロン（Ｂ^＋）などのイオン注入を実施して、ドライビングトランジスタＱ２のＰ型ソースＱ２ｓとドレインＱ２ｄとを得る。このとき、先行された工程でドライビングトランジスタがＮ型にドーピングされている場合、十分なＢ^＋イオンのドーピングによってＰ型に反転される。前記のようなＰ^＋及びＢ^＋イオンのドーピングが完了した後、アニーリングによってスイッチングトランジスタＱ１とドライビングトランジスタＱ２との単結晶シリコンを活性化させる。

図６Ｇに示したように、前記積層上にＣＶＤ法などでＳｉＯ_２を蒸着してＩＭＤ１４層を形成した後、ここにスイッチングトランジスタＱ１、ドライビングトランジスタＱ２などのコンタクトのためのコンタクトホールを形成する。

図６Ｈに示したように、ＩＭＤ１４上に金属層を形成した後、それをパターニングして、ＹラインＹｓ、ＺラインＺｄ、スイッチングトランジスタＱ１のドレイン電極Ｑ１ｄｅ、及びソース電極Ｑ１ｓｅ、ドライビングトランジスタＱ２のドレイン電極Ｑ２ｄｅ、及びソース電極Ｑ２ｓｅ、メモリキャパシタＣｍの上部電極Ｃｍｂなどを形成する。

図６Ｉに示したように、前記積層上にＳｉＯ_２の第２絶縁膜１７を形成した後、ここにドライビングトランジスタＱ２のドレイン電極Ｑ２ｄｅを露出させるコンタクトホール１７ａを形成する。

図６Ｊに示したように、第２絶縁膜１７上にＩＴＯなどの導電性物質層を形成した後、それをパターニングしてＯＬＥＤのアノードＡｎを形成する。

図６Ｋに示したように、前記積層上に第３絶縁層１８を形成した後、ＯＬＥＤ領域で前記ＩＴＯアノードＡｎが露出されるウィンドウ１８ａを形成する。

図６Ｌに示したように、第３絶縁層１８及びＩＴＯアノードＡｎ上の全体にＨＴＬを形成する。

図６Ｍに示したように、前記ＨＴＬ上にＥＭ、ＥＴＬを順次に形成する。

図６Ｎに示したように、前記ＥＴＬを備える積層の最上面にＯＬＥＤのカソードである共通電極Ｋ及びその上の第４絶縁層１９を形成して、所望の有機発光ディスプレイを得る。

上述の説明では、画素を駆動するトランジスタ及びキャパシタの製造過程について説明されたが、本発明によれば、プラスチック基板に単結晶シリコンが形成されるので、前記ＴＦＴの製造と同時に、ディスプレイ駆動用のＬＳＩの製造も同一基板上で同時に行われることによってＳＯＰを具現できる。

以上で説明された製造方法は、本発明によって製造された単結晶シリコンフィルムを利用してＴＦＴを製造する一例として多様な変更が可能である。

このような本願発明の理解を助けるために、幾つかの模範的な実施形態が説明され、かつ、図示されたが、このような実施形態は、単に広い発明を例示し、これを制限しないという点が理解されねばならず、そして、本発明は、図示されて説明された構造及び配列に限定されないという点が理解されねばならず、当業者によって多様な他の修正が可能である。

本発明は、有機発光ディスプレイ関連の技術分野に適用可能である。

本発明によって、プラスチック基板に形成された単結晶シリコンを利用した有機発光ディスプレイの等価回路図である。 図１に示された本発明によるディスプレイの一画素のレイアウトを示す図面である。 本発明によるディスプレイを示す図２のＡ−Ａ’線の断面図である。 本発明によるディスプレイを示す図２のＢ−Ｂ’線の断面図である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 本発明による単結晶シリコンフィルムの製造工程を示す図面である。 単結晶シリコンを利用した半導体回路部の製造工程を示す図面である。 単結晶シリコンを利用した半導体回路部の製造工程を示す図面である。 単結晶シリコンを利用した半導体回路部の製造工程を示す図面である。 単結晶シリコンを利用した半導体回路部の製造工程を示す図面である。 単結晶シリコンを利用した半導体回路部の製造工程を示す図面である。 単結晶シリコンを利用した半導体回路部の製造工程を示す図面である。 単結晶シリコンを利用した半導体回路部の製造工程を示す図面である。 単結晶シリコンを利用した半導体回路部の製造工程を示す図面である。 単結晶シリコンを利用した半導体回路部の製造工程を示す図面である。 単結晶シリコンを利用した半導体回路部の製造工程を示す図面である。 単結晶シリコンを利用した半導体回路部の製造工程を示す図面である。 単結晶シリコンを利用した半導体回路部の製造工程を示す図面である。 単結晶シリコンを利用した半導体回路部の製造工程を示す図面である。 単結晶シリコンを利用した半導体回路部の製造工程を示す図面である。

符号の説明

１ ディスプレイ素子、
１１ プラスチック基板、
Ｋ 共通電極、
Ｘｓ Ｘライン、
Ｙｓ Ｙライン、
Ｚｄ Ｚライン、
Ｃｍ キャパシタ、
Ｃｍａ 下部電極、
Ｃｍｂ 上部電極、
Ｑ１ スイッチングトランジスタ、
Ｑ２ ドライビングトランジスタ、
Ｑ１ｇ，Ｑ２ｇ ゲート。

Claims (11)

1. 基板上に垂直走査信号が入力されるＸラインと水平駆動信号が入力されるＹラインとが相互直交するマトリックス状に配置され、前記Ｘラインと前記Ｙラインとによって画定される画素領域ごとに設けられるＯＬＥＤ及びＯＬＥＤを駆動する半導体回路部と、前記半導体回路部にＯＬＥＤ駆動用電源を供給するＺラインと、を備える有機発光ディスプレイにおいて、
   前記基板は、プラスチック基板であり、
   前記半導体回路部は、
   前記Ｘラインと前記Ｙラインとに連結され、単結晶シリコンで形成されるスイッチングトランジスタと、
   前記ＯＬＥＤに連結され、単結晶シリコンで形成されるドライビングトランジスタと、
   一つのメモリキャパシタと、を備え、
   前記半導体回路部が前記プラスチック基板上に単結晶シリコンで形成される二つのトランジスタと一つのキャパシタとからなる構造を有することを特徴とする単結晶シリコン薄膜トランジスタの有機発光ディスプレイ。
2. 前記プラスチック基板上に絶縁層が形成され、前記絶縁層上に前記二つのトランジスタおよび一つのキャパシタからなる構造の半導体回路部が設けられることを特徴とする請求項１に記載の単結晶シリコン薄膜トランジスタの有機発光ディスプレイ。
3. 前記スイッチングトランジスタおよびドライビングトランジスタのチャンネルを構成する単結晶シリコンは、＜１００＞または＜１１１＞結晶方向を有することを特徴とする請求項１に記載の単結晶シリコン薄膜トランジスタの有機発光ディスプレイ。
4. 基板上に単結晶シリコンを形成する工程と、
   前記単結晶シリコンを利用してＯＬＥＤ画素のスイッチング及びドライビングのための半導体回路部を製造する工程と、
   前記半導体回路部上に有機発光層を備えるＯＬＥＤを製造する工程と、を含み、
   前記単結晶シリコンを形成する工程は、
   結晶成長板に前記単結晶シリコンを所定の厚さに成長させる工程と、
   前記単結晶シリコン層上にバッファ層を蒸着する工程と、
   絶縁層上から水素イオンを注入して前記単結晶シリコン層から所定の深さに位置する分割層を形成する工程と、
   前記バッファ層に基板を接着する工程と、
   前記結晶成長板から熱エネルギーを加えて、前記単結晶シリコン層の分割層を切断して前記基板上に所定の厚さの前記単結晶シリコン層を形成する工程と、を含むことを特徴とする単結晶シリコン薄膜トランジスタの有機発光ディスプレイの製造方法。
5. 前記半導体回路部は、一つのスイッチングトランジスタとドライビングトランジスタ及び一つのキャパシタからなる構造を有することを特徴とする請求項４に記載の単結晶シリコン薄膜トランジスタの有機発光ディスプレイの製造方法。
6. 前記単結晶シリコン層の分割層に熱を加える前に、前記基板に基板支持用の板状サポータを接着する工程をさらに含むことを特徴とする請求項４または５に記載の単結晶シリコン薄膜トランジスタの有機発光ディスプレイの製造方法。
7. 前記結晶成長板は、アルミナ基板であることを特徴とする請求項４ないし６のうちいずれか１項に記載の単結晶シリコン薄膜トランジスタの有機発光ディスプレイの製造方法。
8. 前記基板は、ガラスまたはプラスチック基板であることを特徴とする請求項４ないし７のうちいずれか１項に記載の単結晶シリコン薄膜トランジスタの有機発光ディスプレイの製造方法。
9. 前記単結晶シリコン層を０．５ミクロン以下の厚さに形成することを特徴とする請求項４に記載の単結晶シリコン薄膜トランジスタの有機発光ディスプレイの製造方法。
10. 前記半導体回路部の形成工程前に前記基板の単結晶シリコン層を研磨する工程をさらに含むことを特徴とする請求項４に記載の単結晶シリコン薄膜トランジスタの有機発光ディスプレイの製造方法。
11. 前記分割層を切断する前に前記基板を板状サポータに接着する工程をさらに含むことを特徴とする請求項４に記載の単結晶シリコン薄膜トランジスタの有機発光ディスプレイの製造方法。

Images