WO2012172714A1 - 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法 - Google Patents

表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法 Download PDF

Info

Publication number
WO2012172714A1
WO2012172714A1 PCT/JP2012/001587 JP2012001587W WO2012172714A1 WO 2012172714 A1 WO2012172714 A1 WO 2012172714A1 JP 2012001587 W JP2012001587 W JP 2012001587W WO 2012172714 A1 WO2012172714 A1 WO 2012172714A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
film transistor
thin film
display device
ohmic contact
Prior art date
Application number
PCT/JP2012/001587
Other languages
English (en)
French (fr)
Inventor
佐藤　栄一
玄士朗 河内
孝啓 川島
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN2012800016719A priority Critical patent/CN102959714A/zh
Priority to KR1020127031830A priority patent/KR20130045270A/ko
Priority to US13/616,673 priority patent/US20130001572A1/en
Publication of WO2012172714A1 publication Critical patent/WO2012172714A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Definitions

  • the present invention relates to a display device such as an organic EL (Electro Luminescence) display device, a thin film transistor used in the display device, and a method of manufacturing the thin film transistor.
  • a display device such as an organic EL (Electro Luminescence) display device
  • a thin film transistor used in the display device and a method of manufacturing the thin film transistor.
  • organic EL display devices using current-driven organic EL elements have attracted attention as next-generation display devices.
  • a field effect transistor is used.
  • a switching transistor for controlling driving timing such as on / off of the organic EL element, and driving for controlling the light emission amount of the organic EL element is required.
  • Each of these thin film transistors preferably has excellent transistor characteristics, and various studies have been made.
  • an amorphous silicon film (amorphous silicon film) has been used as a channel formation region of such a thin film transistor.
  • an amorphous silicon film has a low on-current due to low mobility. . Therefore, in recent years, research and development for crystallization of an amorphous silicon film using a heat treatment by a laser beam or the like has been advanced in order to secure the driving capability of the thin film transistor, that is, the on-current.
  • this crystallized silicon film is used for a thin film transistor, after the ohmic contact layer is formed on the channel formation region, when the ohmic contact layer is processed, damage to the channel formation region remains, and the characteristics of the thin film transistor are reduced. There was a problem of deteriorating.
  • the present invention is a display device that includes a display element and a thin film transistor that controls light emission of the display element.
  • the thin film transistor is formed on a substrate so as to cover the gate electrode formed on an insulating substrate and the gate electrode.
  • An etching stopper made of SOG (Spin on Glass) is provided on the channel formation region of the semiconductor layer.
  • the present invention also relates to a thin film transistor used in a display device, a gate electrode formed on an insulating substrate, a gate insulating film formed on the substrate so as to cover the gate electrode, and the gate insulating film
  • a semiconductor layer formed on the semiconductor layer, an ohmic contact layer formed on the semiconductor layer, a source electrode and a drain electrode formed on the ohmic contact layer so as to be separated from each other, and on a channel formation region of the semiconductor layer Is provided with an etching stopper made of SOG.
  • the present invention is used in a display device, and includes a gate electrode, a gate insulating film formed on the substrate so as to cover the gate electrode, and a semiconductor layer formed on the gate insulating film, on the insulating substrate.
  • a thin film transistor comprising: an ohmic contact layer formed on the semiconductor layer; and a source electrode and a drain electrode formed on the ohmic contact layer so as to be spaced apart from each other, the method comprising: A gate electrode, a gate insulating film, and a semiconductor layer are sequentially formed, and then an etching stopper made of SOG is formed on the channel formation region of the semiconductor layer, and then a film for forming an ohmic contact layer so as to cover the etching stopper By sequentially forming electrode films to be source and drain electrodes, and then processing by etching, ohmic Ntakuto layer and the source electrode, the drain electrode.
  • a thin film transistor having stable characteristics can be provided without causing a significant increase in the number of steps.
  • FIG. 1 is a partially cutaway perspective view of an organic EL display device as a display device according to an embodiment of the present invention.
  • FIG. 2 is a circuit configuration diagram of a pixel of the display device according to the embodiment of the present invention.
  • FIG. 3 is a cross-sectional view showing a device structure constituting an organic EL element and a drive transistor in one pixel of the display device according to the embodiment of the present invention.
  • FIG. 4A is a cross-sectional view showing a configuration of a thin film transistor according to an embodiment of the present invention.
  • FIG. 4B is a plan view showing a configuration of a thin film transistor according to an embodiment of the present invention.
  • FIG. 5A is a cross-sectional view showing an example of a manufacturing process in the method of manufacturing a thin film transistor according to the embodiment of the present invention.
  • FIG. 5B is a cross-sectional view showing an example of the manufacturing process in the method of manufacturing a thin film transistor according to the embodiment of the present invention.
  • FIG. 5C is a cross-sectional view showing an example of a manufacturing process in the method of manufacturing a thin film transistor according to the embodiment of the present invention.
  • FIG. 5D is a cross-sectional view showing an example of the manufacturing process in the method of manufacturing a thin film transistor according to the embodiment of the present invention.
  • FIG. 5E is a cross-sectional view showing an example of a manufacturing process in the method of manufacturing a thin film transistor according to the embodiment of the present invention.
  • FIG. 5F is a cross-sectional view showing an example of a manufacturing process in the method of manufacturing a thin film transistor according to the embodiment of the present invention.
  • FIG. 5G is a cross-sectional view showing an example of a manufacturing process in the method of manufacturing a thin film transistor according to the embodiment of the present invention.
  • FIG. 5H is a cross-sectional view showing an example of a manufacturing process in the method of manufacturing a thin film transistor according to the embodiment of the present invention.
  • TFT Thin Film Transistor
  • a display device according to an embodiment of the present invention will be described using an organic EL display device as an example.
  • FIG. 1 is a partially cutaway perspective view of an organic EL display device as a display device according to an embodiment of the present invention.
  • the organic EL display device includes an active matrix substrate 1, a plurality of pixels 2 arranged in a matrix on the active matrix substrate 1, and an array on the active matrix substrate 1 connected to the pixels 2.
  • a plurality of pixel circuits 3 disposed on the pixel circuit 3; an EL element including an electrode 4 as an anode, an organic EL layer 5 and an electrode 6 as a cathode, which are sequentially stacked on the pixel 2 and the pixel circuit 3;
  • a plurality of source wirings 7 and gate wirings 8 are connected to the control circuit.
  • the organic EL layer 5 of the EL element is configured by sequentially laminating layers such as an electron transport layer, a light emitting layer, and a hole transport layer.
  • FIG. 2 is a circuit configuration diagram of a pixel of the display device according to the embodiment of the present invention.
  • the pixel 2 of the display device includes an organic EL element 11 as a display element, a drive transistor 12 configured by a thin film transistor for controlling the light emission amount of the organic EL element 11, and the organic EL element 11.
  • a switching transistor 13 constituted by a thin film transistor for controlling the driving timing such as on / off of the capacitor and a capacitor 14.
  • the source electrode 13S of the switching transistor 13 is connected to the source line 7, the gate electrode 13G is connected to the gate line 8, and the drain electrode 13D is connected to the capacitor 14 and the gate electrode 12G of the drive transistor 12.
  • the drain electrode 12 ⁇ / b> D of the drive transistor 12 is connected to the power supply wiring 9, and the source electrode 12 ⁇ / b> S is connected to the anode of the organic EL element 11.
  • the display device includes a display element and a thin film transistor that controls light emission of the display element.
  • FIG. 3 is a cross-sectional view showing a device structure constituting an organic EL element and a drive transistor in one pixel of the organic EL display device according to the embodiment of the present invention.
  • the organic EL display device includes a first interlayer insulating film 22 on an insulating support substrate 21 that is a TFT array substrate on which a driving transistor 12 and a switching transistor (not shown) are formed. , A second interlayer insulating film 23, a first contact portion 24, a second contact portion 25, and a bank 26. Further, as described with reference to FIG. 1, an electrode 4 as a lower anode, an organic EL layer 5, and an electrode 6 as an upper cathode are provided.
  • the thin film transistor 30 included in the driving transistor 12 is a bottom-gate n-type thin film transistor.
  • the gate electrode 31, the gate insulating film 32, the semiconductor layer 33, and the ohmic contact layer 34 are formed. And the source electrode 35S and the drain electrode 35D are sequentially stacked.
  • 4A and 4B are a cross-sectional view showing a configuration of a thin film transistor 30 according to an embodiment of the present invention, and a plan view seen from the source electrode and drain electrode sides.
  • the thin film transistor 30 is a bottom-gate n-type thin film transistor.
  • the thin film transistor 30 includes a gate electrode 31, a gate insulating film 32, a first semiconductor layer 33a, a second semiconductor layer 33b, an etching stopper 36, an ohmic contact layer 34, a source electrode 35S, and a drain electrode 35D on a support substrate 21 as a substrate. Are sequentially laminated.
  • the gate electrode 31 is arranged on the support substrate 21 made of an insulating substrate such as glass by forming an electrode material made of, for example, molybdenum (Mo) in a strip pattern.
  • the gate electrode 31 is preferably made of a refractory metal material that is not easily altered by heat when there is a heating step in the manufacturing process.
  • the gate insulating film 32 formed on the support substrate 21 so as to cover the gate electrode 31 uses at least one material selected from insulating materials such as SiO 2 , SiN, or SiON, and uses a plasma CVD (Chemical Vapor Deposition) method.
  • the film is formed by stacking and forming a film so as to have a thickness of about 75 nm to 500 nm by a film forming method such as.
  • the semiconductor layer 33 including the source electrode 35S, the drain electrode 35D, and the first semiconductor layer 33a and the second semiconductor layer 33b is formed on the gate insulating film 32 so as to cover the gate electrode 31.
  • the first semiconductor layer 33a formed by being stacked on the gate insulating film 32 is formed of a crystalline silicon film containing crystalline silicon and having a thickness of 30 nm to 500 nm.
  • the first semiconductor layer 33a may be formed by crystallizing a part of a stacked film made of a semiconductor material.
  • the second semiconductor layer 33b formed by stacking on the first semiconductor layer 33a is preferably an amorphous silicon film having lower mobility than the first semiconductor layer 33a in order to suppress off-state current.
  • a film containing crystalline silicon may be used.
  • the ohmic contact layer 34 is formed on the semiconductor layer 33. That is, the ohmic contact layer 34 is for forming an ohmic contact between the source electrode 35S and the drain electrode 35D and the semiconductor layer 33 formed of the first semiconductor layer 33a and the second semiconductor layer 33b.
  • the silicon film is formed of a material doped with impurities. Examples of the impurity include a Group V metal such as phosphorus (P) and a Group 3 metal.
  • the ohmic contact layer 34 is removed except for the source electrode 35S and the drain electrode 35D, but the first semiconductor layer 33a, the second semiconductor layer 33b, and the ohmic contact layer. As for 34, the remaining part may exist in the peripheral part of source electrode 35S and drain electrode 35D.
  • the source electrode 35S and the drain electrode 35D are arranged on the ohmic contact layer 34 by forming a pattern in a state of being separated from each other.
  • the source electrode 35S and the drain electrode 35D are made of a single layer or two or more layers of metals such as titanium (Ti), tantalum (Ta), molybdenum (Mo), tungsten (W), aluminum (Al), and copper (Cu). It is composed of laminated films, and is formed with a film thickness of about 50 nm to 1000 nm.
  • a sputtering method is used as a method for forming the source electrode 35S and the drain electrode 35D.
  • the etching stopper 36 is formed on the channel formation region of the semiconductor layer 33 by photosensitive SOG having a siloxane structure such as silsesquioxane.
  • the etching stopper 36 penetrates the second semiconductor layer 33b and damages the first semiconductor layer 33a when the source electrode 35S, the drain electrode 35D, and the ohmic contact layer 34 are processed into a predetermined pattern by etching.
  • the channel formation region is formed to be protected.
  • the film thickness of the etching stopper 36 is desirably 300 nm or more from the relationship between the fixed charge at the interface and the fixed charge in the film.
  • the thin film transistor 30 is used in a display device, and on the insulating support substrate 21, the gate electrode 31, and the gate insulating film 32 formed on the support substrate 21 so as to cover the gate electrode 31, A semiconductor layer 33 formed on the gate insulating film 32, an ohmic contact layer 34 formed on the semiconductor layer 33, and a source electrode 35S and a drain electrode 35D formed on the ohmic contact layer 34 so as to be separated from each other; It has.
  • 5A to 5H are cross-sectional views showing an example of a manufacturing process in the method for manufacturing a thin film transistor of the present invention.
  • a gate electrode 31 is formed on a support substrate 21 as a substrate.
  • a sputtering method is used to form the gate electrode 31, and a wet etching method using a photoresist mask, a dry etching method, or the like is used to process the pattern.
  • a semiconductor layer 33 including a gate insulating film 32, a first semiconductor layer 33a, and a second semiconductor layer 33b is formed so as to cover the gate electrode 31.
  • a CVD method is used to form the gate insulating film 32, the first semiconductor layer 33a, and the second semiconductor layer 33b.
  • an etching stopper 36 is formed on the channel formation region of the semiconductor layer 33.
  • the etching stopper 36 is formed only in the channel formation region of the semiconductor layer 33 after applying a photosensitive SOG material having a siloxane structure such as silsesquioxane to a desired thickness of 300 nm or more on the semiconductor layer 33. Then, it is processed into a predetermined pattern shape by photolithography.
  • a film 37 for forming an ohmic contact layer 34 is formed so as to cover the etching stopper 36 and the semiconductor layer 33.
  • a plasma CVD method is used for the raw film of the film 37 of the ohmic contact layer 34.
  • an electrode film 38 to be a source electrode 35S and a drain electrode 35D is formed on the film 37 of the ohmic contact layer 34.
  • a sputtering method is used to form the electrode film 38.
  • the source film 35S and the drain electrode 35D are formed by processing the electrode film 38 by etching as shown in FIG. 5G. To do.
  • the film 37 of the ohmic contact layer 34 and the semiconductor layer 33 are processed by a dry etching method.
  • the etching stopper 36 is formed in the region of the semiconductor layer 33 where the channel is formed, the semiconductor layer 33 can be prevented from being damaged.
  • the processing of the semiconductor layer 33 and the processing of the ohmic contact layer 34 can be performed at a time, and the manufacturing process of the thin film transistor can be reduced.
  • the thin film transistor 30 includes the gate electrode 31 formed on the insulating support substrate 21 and the gate insulating film 32 formed on the support substrate 21 so as to cover the gate electrode 31.
  • the source electrode 35 ⁇ / b> S and the drain electrode 35 ⁇ / b> D formed so as to be separated from each other, and an etching stopper 36 made of SOG is provided on the channel formation region of the semiconductor layer 33.
  • the source electrode 35S, the drain electrode 35D, and the ohmic contact layer 34 are processed into a predetermined pattern by etching by the etching stopper 36, the second semiconductor layer 33b is penetrated to damage the first semiconductor layer 33a. It is possible to prevent the transistor characteristics from fluctuating. Moreover, by processing using the etching stopper 36 and the resist mask 39, the processing of the semiconductor layer 33 and the processing of the ohmic contact layer 34 can be performed at one time, and the manufacturing process of the thin film transistor can be reduced.
  • the present invention is useful for obtaining a display device including a thin film transistor having stable characteristics without causing a significant increase in the number of steps.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

　表示装置に用いられる薄膜トランジスタは、絶縁性の支持基板上に形成されたゲート電極と、ゲート電極を覆うように支持基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された第１半導体層及び第２半導体層からなる半導体層と、半導体層上に形成されたオーミックコンタクト層と、オーミックコンタクト層上に互いに離間するように形成されたソース電極及びドレイン電極とを備え、かつ半導体層のチャネル形成領域上にＳＯＧ（Ｓｐｉｎ　ｏｎ　Ｇｌａｓｓ）からなるエッチングストッパーを設けている。

Description

表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
　本発明は、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などの表示装置、その表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法に関する。
　近年、電流駆動型の有機ＥＬ素子を用いた有機ＥＬ表示装置が次世代の表示装置として注目されている。中でも、アクティブマトリクス駆動型の有機ＥＬ表示装置では、電界効果トランジスタが用いられており、その電界効果トランジスタの１つとして、絶縁表面を有する基板上に設けられた半導体層がチャネル形成領域となる薄膜トランジスタが知られている。
　アクティブマトリクス駆動型の有機ＥＬ表示装置に用いられる薄膜トランジスタとしては、少なくとも有機ＥＬ素子のオン／オフ等の駆動のタイミングを制御するためのスイッチングトランジスタと、有機ＥＬ素子の発光量を制御するための駆動トランジスタとが必要となる。これらの薄膜トランジスタについては、それぞれ優れたトランジスタ特性であることが好ましく、種々の研究がなされている。
　例えば、スイッチングトランジスタについては、オフ電流をさらに低減し、オン電流とオフ電流との両者のばらつきを低減することが必要とされている。また、駆動トランジスタについては、オン電流をさらに向上するとともに、オン電流のばらつきを低減することが必要とされている。
　また、従来、このような薄膜トランジスタのチャネル形成領域として、例えばアモルファスシリコン膜（非結晶質シリコン膜）が用いられていたが、非結晶質シリコン膜では、移動度が低いためにオン電流が低かった。そのため、近年では、薄膜トランジスタの駆動能力すなわちオン電流を確保するために、レーザビーム等による加熱処理を利用して非結晶質シリコン膜の結晶化を行う研究開発が進められている。
　この結晶化されたシリコン膜を薄膜トランジスタに用いる場合、チャネル形成領域上にオーミックコンタクト層を形成した後、オーミックコンタクト層を加工する際に、チャネル形成領域へのダメージが残ってしまい、薄膜トランジスタの特性を劣化させてしまう問題があった。
　そこで、オーミックコンタクト層を加工する際のチャネル形成領域へのダメージを減らす方法として、薄膜トランジスタに絶縁膜を形成する方法が提案されている（例えば、特許文献１参照）。
　しかしながら、この従来の構成では、オーミックコンタクト層と結晶化したシリコン膜とが直接コンタクトしているために、結晶化したシリコン膜と、オーミックコンタクト層との間に電界が集中し、オフ電流が上昇してしまうという課題がある。
特開２００７－３０５７０１号公報
　本発明は、表示素子とこの表示素子の発光を制御する薄膜トランジスタとを備えた表示装置であって、薄膜トランジスタは、絶縁性の基板上に形成されたゲート電極と、ゲート電極を覆うように基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された半導体層と、半導体層上に形成されたオーミックコンタクト層と、オーミックコンタクト層上に互いに離間するように形成されたソース電極及びドレイン電極とを備え、かつ半導体層のチャネル形成領域上にＳＯＧ（Ｓｐｉｎ　ｏｎ　Ｇｌａｓｓ）からなるエッチングストッパーを設けている。
　また、本発明は、表示装置に用いられる薄膜トランジスタであって、絶縁性の基板上に形成されたゲート電極と、ゲート電極を覆うように基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された半導体層と、半導体層上に形成されたオーミックコンタクト層と、オーミックコンタクト層上に互いに離間するように形成されたソース電極及びドレイン電極とを備え、かつ半導体層のチャネル形成領域上にＳＯＧからなるエッチングストッパーを設けている。
　また、本発明は、表示装置に用いられ、絶縁性の基板上に、ゲート電極と、ゲート電極を覆うように基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された半導体層と、半導体層上に形成されたオーミックコンタクト層と、オーミックコンタクト層上に互いに離間するように形成されたソース電極及びドレイン電極とを備えた薄膜トランジスタの製造方法であって、絶縁性の基板上にゲート電極とゲート絶縁膜と半導体層とを順次形成し、その後半導体層のチャネル形成領域上にＳＯＧからなるエッチングストッパーを形成した後、エッチングストッパーを覆うようにオーミックコンタクト層を形成するための膜とソース電極、ドレイン電極となる電極膜を順次形成し、その後エッチングにより加工することにより、オーミックコンタクト層とソース電極、ドレイン電極を形成する。
　上記したように本発明によれば、工程の大幅な増加を招くことなく特性の安定した薄膜トランジスタを提供することができる。
図１は、本発明の一実施の形態による表示装置としての有機ＥＬ表示装置の一部切り欠き斜視図である。 図２は、本発明の一実施の形態による表示装置の画素の回路構成図である。 図３は、本発明の一実施の形態による表示装置の一つの画素において、有機ＥＬ素子と駆動トランジスタを構成するデバイス構造を示す断面図である。 図４Ａは、本発明の一実施の形態による薄膜トランジスタの構成を示す断面図である。 図４Ｂは、本発明の一実施の形態による薄膜トランジスタの構成を示す平面図である。 図５Ａは、本発明の一実施の形態による薄膜トランジスタの製造方法における製造工程の一例を示す断面図である。 図５Ｂは、本発明の一実施の形態による薄膜トランジスタの製造方法における製造工程の一例を示す断面図である。 図５Ｃは、本発明の一実施の形態による薄膜トランジスタの製造方法における製造工程の一例を示す断面図である。 図５Ｄは、本発明の一実施の形態による薄膜トランジスタの製造方法における製造工程の一例を示す断面図である。 図５Ｅは、本発明の一実施の形態による薄膜トランジスタの製造方法における製造工程の一例を示す断面図である。 図５Ｆは、本発明の一実施の形態による薄膜トランジスタの製造方法における製造工程の一例を示す断面図である。 図５Ｇは、本発明の一実施の形態による薄膜トランジスタの製造方法における製造工程の一例を示す断面図である。 図５Ｈは、本発明の一実施の形態による薄膜トランジスタの製造方法における製造工程の一例を示す断面図である。
　（実施の形態）
　以下、本発明の一実施の形態による薄膜トランジスタ（以下、「ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）」とも略記する）及びその製造方法について図面を参照しながら説明する。
　まず、本発明の一実施の形態による表示装置について、有機ＥＬ表示装置を例にとって説明する。
　図１は、本発明の一実施の形態による表示装置としての有機ＥＬ表示装置の一部切り欠き斜視図である。有機ＥＬ表示装置の概略構成を示している。図１に示すように、有機ＥＬ表示装置は、アクティブマトリクス基板１と、アクティブマトリクス基板１上にマトリクス状に複数配置された画素２と、画素２に接続され、アクティブマトリクス基板１上にアレイ状に複数配置された画素回路３と、画素２と画素回路３の上に順次積層された陽極としての電極４、有機ＥＬ層５及び陰極としての電極６からなるＥＬ素子と、画素回路３のそれぞれを制御回路に接続するための複数本のソース配線７及びゲート配線８とを備えている。また、ＥＬ素子の有機ＥＬ層５は、電子輸送層、発光層、正孔輸送層等の各層を順次積層することにより構成されている。
　次に、画素２の回路構成の一例を、図２を用いて説明する。図２は、本発明の一実施の形態による表示装置の画素の回路構成図である。
　図２に示すように、表示装置の画素２は、表示素子としての有機ＥＬ素子１１と、有機ＥＬ素子１１の発光量を制御するための薄膜トランジスタにより構成される駆動トランジスタ１２と、有機ＥＬ素子１１のオン／オフ等の駆動のタイミングを制御するための薄膜トランジスタにより構成されるスイッチングトランジスタ１３と、コンデンサ１４とを備えている。そして、スイッチングトランジスタ１３のソース電極１３Ｓは、ソース配線７に接続され、ゲート電極１３Ｇは、ゲート配線８に接続され、ドレイン電極１３Ｄは、コンデンサ１４及び駆動トランジスタ１２のゲート電極１２Ｇに接続されている。また、駆動トランジスタ１２のドレイン電極１２Ｄは、電源配線９に接続され、ソース電極１２Ｓは有機ＥＬ素子１１のアノードに接続されている。
　このような構成において、ゲート配線８にゲート信号を入力し、スイッチングトランジスタ１３をオン状態にすると、ソース配線７を介して供給される映像信号に対応する信号電圧がコンデンサ１４に書き込まれる。コンデンサ１４に書き込まれた保持電圧は、１フレーム期間を通じて保持される。
　そして、コンデンサ１４に書き込まれた保持電圧により、駆動トランジスタ１２のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が有機ＥＬ素子１１のアノードからカソードに流れる。このカソードを流れる駆動電流により、有機ＥＬ素子１１が発光し、画像として表示される。すなわち、上記したように表示装置は、表示素子と表示素子の発光を制御する薄膜トランジスタとを備えている。
　図３は、本発明の一実施の形態による有機ＥＬ表示装置の一つの画素において、有機ＥＬ素子と駆動トランジスタを構成するデバイス構造を示す断面図である。
　図３に示すように、有機ＥＬ表示装置は、駆動トランジスタ１２とスイッチングトランジスタ（図示せず）とが形成されるＴＦＴアレイ基板である絶縁性の支持基板２１上に、第１層間絶縁膜２２と、第２層間絶縁膜２３と、第１コンタクト部２４と、第２コンタクト部２５と、バンク２６とを備えている。さらに、図１で説明したように、下部の陽極としての電極４と、有機ＥＬ層５と、上部の陰極としての電極６とを備えている。
　ここで、駆動トランジスタ１２を構成する薄膜トランジスタ３０は、ボトムゲート型のｎ型の薄膜トランジスタであり、支持基板２１上に、ゲート電極３１と、ゲート絶縁膜３２と、半導体層３３と、オーミックコンタクト層３４と、ソース電極３５Ｓ及びドレイン電極３５Ｄとを順次積層して形成することにより構成されている。
　次に、本発明の一実施の形態における薄膜トランジスタの構成及びその製造方法について、図４Ａ～図５Ｈを用いて説明する。
　図４Ａ、４Ｂは、本発明の一実施の形態による薄膜トランジスタ３０の構成を示す断面図、及びソース電極、ドレイン電極側から見た平面図である。
　図４Ａ、４Ｂに示すように、薄膜トランジスタ３０は、ボトムゲート型のｎ型の薄膜トランジスタである。薄膜トランジスタ３０は、基板としての支持基板２１上に、ゲート電極３１、ゲート絶縁膜３２、第１半導体層３３ａ、第２半導体層３３ｂ、エッチングストッパー３６、オーミックコンタクト層３４、ソース電極３５Ｓ及びドレイン電極３５Ｄをそれぞれ順に積層することにより構成されている。
　ゲート電極３１は、ガラス等の絶縁性基板からなる支持基板２１上に、例えばモリブデン（Ｍｏ）からなる電極材料を帯状のパターンで形成することにより配置されている。ゲート電極３１としては、製造過程で加熱の工程が存在する場合、熱で変質しにくい高融点金属材料により構成するのが望ましい。
　ゲート電極３１を覆うように支持基板２１上に形成されるゲート絶縁膜３２は、ＳｉＯ２、ＳｉＮまたはＳｉＯＮなどの絶縁性材料から選ばれる少なくとも一種の材料を用い、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などの生膜方法により、７５ｎｍ～５００ｎｍ程度の厚みとなるように、積層して生膜することにより形成される。
　ソース電極３５Ｓ、ドレイン電極３５Ｄと、第１半導体層３３ａ、第２半導体層３３ｂからなる半導体層３３は、ゲート電極３１を覆うようにゲート絶縁膜３２上に形成される。
　すなわち、ゲート絶縁膜３２上に積層して形成されている第１半導体層３３ａは、結晶シリコンを含んだ厚み３０ｎｍ～５００ｎｍの結晶質シリコン膜などにより形成される。第１半導体層３３ａは、半導体材料による積層した膜の一部を結晶化することにより形成してもよい。
　第１半導体層３３ａ上に積層して形成される第２半導体層３３ｂは、オフ電流を抑える上で、第１半導体層３３ａに比較して移動度が低い非晶質シリコン膜であることが好ましいが、結晶質シリコンを含む膜でもよい。第２半導体層３３ｂは、オーミックコンタクト層３４と、第１半導体層３３ａとの間に形成することにより、ドレイン電極側の電界緩和を行うことができ、オフ電流を抑えることができる。
　オーミックコンタクト層３４は、半導体層３３上に形成される。すなわち、オーミックコンタクト層３４は、ソース電極３５Ｓ、ドレイン電極３５Ｄと、第１半導体層３３ａ、第２半導体層３３ｂからなる半導体層３３とのコンタクトをオーミック接合で形成するためのもので、非晶質シリコン膜に不純物がドープされた材料により形成される。この不純物としては、例えばリン（Ｐ）等の第Ｖ族の金属や、第３族の金属が挙げられる。また、図４Ａ、４Ｂに示す例においては、オーミックコンタクト層３４は、ソース電極３５Ｓとドレイン電極３５Ｄ以外の部分は除去されているが、第１半導体層３３ａ、第２半導体層３３ｂ、オーミックコンタクト層３４は、ソース電極３５Ｓ及びドレイン電極３５Ｄの周辺部に、残存する部分が存在していても良い。
　ソース電極３５Ｓとドレイン電極３５Ｄは、オーミックコンタクト層３４上に、互いに離間した状態で、パターン形成することにより配置されている。このソース電極３５Ｓ、ドレイン電極３５Ｄは、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）などの金属を単層または２層以上に積層した膜により構成され、膜厚は５０ｎｍ～１０００ｎｍ程度に形成される。ソース電極３５Ｓ、ドレイン電極３５Ｄの形成方法としては、例えばスパッタリング法が用いられる。
　エッチングストッパー３６は、半導体層３３のチャネル形成領域上に、シルセスシオキセンなどのシロキサン構造を持つ感光性のＳＯＧにより形成されている。エッチングストッパー３６は、ソース電極３５Ｓ及びドレイン電極３５Ｄと、オーミックコンタクト層３４とをエッチングにより所定のパターンに加工する際に、第２半導体層３３ｂを突き抜けて、第１半導体層３３ａにダメージを与え、トランジスタ特性が変動するのを防止するために、チャネルを形成する領域を保護するように形成されている。なお、エッチングストッパー３６の膜厚は、界面の固定電荷、及び膜中の固定電荷の関係から、３００ｎｍ以上であることが望ましい。
　薄膜トランジスタ３０は、前述したように、表示装置に用いられ、絶縁性の支持基板２１上に、ゲート電極３１と、ゲート電極３１を覆うように支持基板２１上に形成されたゲート絶縁膜３２と、ゲート絶縁膜３２上に形成された半導体層３３と、半導体層３３上に形成されたオーミックコンタクト層３４と、オーミックコンタクト層３４上に互いに離間するように形成されたソース電極３５Ｓ及びドレイン電極３５Ｄとを備えている。
　以下では、薄膜トランジスタの製造方法を、製造工程の一例を示す断面図を用いて説明する。図５Ａ～５Ｈは、本発明の薄膜トランジスタの製造方法において、製造工程の一例を示す断面図である。
　まず、図５Ａに示すように、基板としての支持基板２１上にゲート電極３１を形成する。ゲート電極３１の膜の形成には、例えばスパッタリング法が用いられ、パターンの加工にはフォトレジストマスクを用いたウエットエッチング法、ドライエッチング法などが用いられる。
　次に、図５Ｂに示すように、ゲート電極３１を覆うように、ゲート絶縁膜３２、第１半導体層３３ａ及び第２半導体層３３ｂからなる半導体層３３を形成する。ゲート絶縁膜３２、第１半導体層３３ａ、第２半導体層３３ｂの形成には、例えばＣＶＤ法が用いられる。
　次に、図５Ｃに示すように、エッチングストッパー３６を半導体層３３のチャネル形成領域上に形成する。エッチングストッパー３６は、半導体層３３上にシルセスシオキセンなどのシロキサン構造を持つ感光性ＳＯＧ材料を３００ｎｍ以上の所望の厚さで塗布した後、半導体層３３のチャネル形成領域のみに形成されるように、フォトリソグラフィーにより所定のパターン形状に加工する。
　次に、図５Ｄに示すように、エッチングストッパー３６、半導体層３３を覆うようにオーミックコンタクト層３４を形成するための膜３７を生膜する。このオーミックコンタクト層３４の膜３７の生膜には、例えばプラズマＣＶＤ法が用いられる。さらに、図５Ｅに示すように、オーミックコンタクト層３４の膜３７上には、ソース電極３５Ｓと、ドレイン電極３５Ｄとなる電極膜３８が形成される。この電極膜３８の形成には、例えばスパッタリング法が用いられる。
　そして、図５Ｆに示すように、電極膜３８上にレジストマスク３９を形成した後、図５Ｇに示すように、エッチング法により電極膜３８を加工することにより、ソース電極３５Ｓ、ドレイン電極３５Ｄを形成する。
　さらに、図５Ｈに示すように、オーミックコンタクト層３４の膜３７と、半導体層３３をドライエッチング法により加工を行う。このとき、半導体層３３のチャネルを形成する領域には、エッチングストッパー３６が形成されていることにより、半導体層３３にダメージが加わるのを抑制することができる。また、エッチングストッパー３６とレジストマスク３９を用いて加工することにより、半導体層３３の加工とオーミックコンタクト層３４の加工を一度に行うことができ、薄膜トランジスタの製造工程を削減することができる。
　オーミックコンタクト層３４と、半導体層３３を加工した後、図５Ｈに示すように、レジストマスク３９のみを除去することにより、図４Ａ、４Ｂに示す構成の薄膜トランジスタが得られる。
　以上説明したように、本発明においては、薄膜トランジスタ３０は、絶縁性の支持基板２１上に形成されたゲート電極３１と、ゲート電極３１を覆うように支持基板２１上に形成されたゲート絶縁膜３２と、ゲート絶縁膜３２上に形成された第１半導体層３３ａ及び第２半導体層３３ｂからなる半導体層３３と、半導体層３３上に形成されたオーミックコンタクト層３４と、オーミックコンタクト層３４上に互いに離間するように形成されたソース電極３５Ｓ及びドレイン電極３５Ｄとを備え、かつ半導体層３３のチャネル形成領域上にＳＯＧからなるエッチングストッパー３６を設けている。したがって、エッチングストッパー３６により、ソース電極３５Ｓ及びドレイン電極３５Ｄと、オーミックコンタクト層３４とをエッチングにより所定のパターンに加工する際に、第２半導体層３３ｂを突き抜けて、第１半導体層３３ａにダメージを与え、トランジスタ特性が変動するのを防止することができる。しかも、エッチングストッパー３６とレジストマスク３９を用いて加工することにより、半導体層３３の加工とオーミックコンタクト層３４の加工を一度に行うことができ、薄膜トランジスタの製造工程を削減することができる。
　以上のように本発明によれば、工程の大幅な増加を招くことなく特性の安定した薄膜トランジスタを備えた表示装置を得る上で有用な発明である。
　２１　　支持基板
　３０　　薄膜トランジスタ
　３１　　ゲート電極
　３２　　ゲート絶縁膜
　３３　　半導体層
　３３ａ　　第１半導体層
　３３ｂ　　第２半導体層
　３４　　オーミックコンタクト層
　３５Ｓ　　ソース電極
　３５Ｄ　　ドレイン電極
　３６　　エッチングストッパー
　３７　　オーミックコンタクト層の膜
　３８　　電極膜
　３９　　レジストマスク

Claims (8)

  1. 表示素子と前記表示素子の発光を制御する薄膜トランジスタとを備えた表示装置であって、
    前記薄膜トランジスタは、
    　絶縁性の基板上に形成されたゲート電極と、
    　前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁膜と、
    　前記ゲート絶縁膜上に形成された半導体層と、
    　前記半導体層上に形成されたオーミックコンタクト層と、
    　前記オーミックコンタクト層上に互いに離間するように形成されたソース電極及びドレイン電極と
    を備え、
    かつ前記半導体層のチャネル形成領域上にＳＯＧ（Ｓｐｉｎ　ｏｎ　Ｇｌａｓｓ）からなるエッチングストッパーを設けている表示装置。
  2. 前記エッチングストッパーは、シロキサン構造を持つＳＯＧである請求項１に記載の表示装置。
  3. 前記エッチングストッパーは、膜厚が３００ｎｍかそれよりも大きい値である請求項１に記載の表示装置。
  4. 表示装置に用いられる薄膜トランジスタであって、
    　絶縁性の基板上に形成されたゲート電極と、
    　前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁膜と、
    　前記ゲート絶縁膜上に形成された半導体層と、
    　前記半導体層上に形成されたオーミックコンタクト層と、
    　前記オーミックコンタクト層上に互いに離間するように形成されたソース電極及びドレイン電極と
    を備え、
    かつ前記半導体層のチャネル形成領域上にＳＯＧ（Ｓｐｉｎ　ｏｎ　Ｇｌａｓｓ）からなるエッチングストッパーを設けている薄膜トランジスタ。
  5. 前記エッチングストッパーは、シロキサン構造を持つＳＯＧである請求項４に記載の薄膜トランジスタ。
  6. 前記エッチングストッパーは、膜厚が３００ｎｍかそれよりも大きい値である請求項４に記載の薄膜トランジスタ。
  7. 表示装置に用いられ、絶縁性の基板上に、ゲート電極と、前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された半導体層と、
    前記半導体層上に形成されたオーミックコンタクト層と、
    前記オーミックコンタクト層上に互いに離間するように形成されたソース電極及びドレイン電極とを備えた薄膜トランジスタの製造方法であって、
    前記絶縁性の基板上にゲート電極とゲート絶縁膜と半導体層とを順次形成し、
    その後半導体層のチャネル形成領域上にＳＯＧ（Ｓｐｉｎ　ｏｎ　Ｇｌａｓｓ）からなるエッチングストッパーを形成した後、
    前記エッチングストッパーを覆うようにオーミックコンタクト層を形成するための膜とソース電極と、ドレイン電極となる電極膜を順次形成し、
    その後エッチングにより加工することにより、オーミックコンタクト層とソース電極、ドレイン電極を形成する薄膜トランジスタの製造方法。
  8. 前記エッチングストッパーは、シロキサン構造を持つＳＯＧである請求項７に記載の薄膜トランジスタの製造方法。
PCT/JP2012/001587 2011-06-17 2012-03-08 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法 WO2012172714A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2012800016719A CN102959714A (zh) 2011-06-17 2012-03-08 显示装置、显示装置中使用的薄膜晶体管及薄膜晶体管的制造方法
KR1020127031830A KR20130045270A (ko) 2011-06-17 2012-03-08 표시 장치, 표시 장치에 이용되는 박막 트랜지스터, 및 박막 트랜지스터의 제조 방법
US13/616,673 US20130001572A1 (en) 2011-06-17 2012-09-14 Display device, thin-film transistor used for display device, and method of manufacturing thin-film transistors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011134877 2011-06-17
JP2011-134877 2011-06-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/616,673 Continuation US20130001572A1 (en) 2011-06-17 2012-09-14 Display device, thin-film transistor used for display device, and method of manufacturing thin-film transistors

Publications (1)

Publication Number Publication Date
WO2012172714A1 true WO2012172714A1 (ja) 2012-12-20

Family

ID=47356735

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/001587 WO2012172714A1 (ja) 2011-06-17 2012-03-08 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (1) US20130001572A1 (ja)
JP (1) JPWO2012172714A1 (ja)
KR (1) KR20130045270A (ja)
CN (1) CN102959714A (ja)
WO (1) WO2012172714A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7585663B2 (ja) 2020-08-26 2024-11-19 Ｔｏｐｐａｎホールディングス株式会社 固体撮像素子用フィルターの製造方法、固体撮像素子の製造方法、および、固体撮像素子用フィルター

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013111501B4 (de) 2013-10-18 2024-02-08 Universität Stuttgart Dünnschichttransistor und Verfahren zu seiner Herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997836A (ja) * 1995-09-29 1997-04-08 Sony Corp コンタクトホールの形成方法
JP2011071440A (ja) * 2009-09-28 2011-04-07 Hitachi Displays Ltd 有機ｅｌ表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828520B2 (ja) * 1991-02-22 1996-03-21 株式会社半導体エネルギー研究所 薄膜半導体装置およびその製法
JP3392440B2 (ja) * 1991-12-09 2003-03-31 株式会社東芝 多層導体層構造デバイス
JP2944336B2 (ja) * 1992-11-02 1999-09-06 シャープ株式会社 配線構造
WO2004070823A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
JP2008124392A (ja) * 2006-11-15 2008-05-29 Sharp Corp 半導体装置、その製造方法及び表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997836A (ja) * 1995-09-29 1997-04-08 Sony Corp コンタクトホールの形成方法
JP2011071440A (ja) * 2009-09-28 2011-04-07 Hitachi Displays Ltd 有機ｅｌ表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7585663B2 (ja) 2020-08-26 2024-11-19 Ｔｏｐｐａｎホールディングス株式会社 固体撮像素子用フィルターの製造方法、固体撮像素子の製造方法、および、固体撮像素子用フィルター

Also Published As

Publication number Publication date
US20130001572A1 (en) 2013-01-03
KR20130045270A (ko) 2013-05-03
JPWO2012172714A1 (ja) 2015-02-23
CN102959714A (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
JP5015289B2 (ja) 有機発光表示装置及びその製造方法
JP5368381B2 (ja) 有機発光表示装置及びその製造方法
KR101073561B1 (ko) 유기전계발광소자 및 그의 제조 방법
US8563978B2 (en) Display device and method for manufacturing the same
US9000437B2 (en) Thin-film semiconductor device including a multi-layer channel layer, and method of manufacturing the same
JP4943534B2 (ja) 有機発光表示装置及びその製造方法
US20140097455A1 (en) Semiconductor device and display apparatus
JP5443588B2 (ja) 発光表示装置及びその製造方法
TW201517279A (zh) 薄膜電晶體陣列基板
JP5820402B2 (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
US8664662B2 (en) Thin-film transistor array device, EL display panel, EL display device, thin-film transistor array device manufacturing method, EL display panel manufacturing method
JP2008091599A (ja) 薄膜トランジスタおよびその製造方法ならびに表示装置
JP2003223120A (ja) 半導体表示装置
US9142405B2 (en) Thin film transistor, method of manufacturing active layers of the thin film transistor, and display device
JP2005340822A (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、および平板表示装置
KR101843191B1 (ko) 유기발광 다이오드 표시장치 및 그의 제조방법
JP2006330719A (ja) 有機発光ディスプレイ及びその製造方法
WO2012172714A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
KR100599727B1 (ko) 유기 ｅｌ 발광셀의 커패시터 및 그 제조 방법
US20140051218A1 (en) Thin film semiconductor device comprising a polycrystalline semiconductor layer formed on an insulation layer having different thickness
JP2006301629A (ja) 単結晶シリコン薄膜トランジスタの有機発光ディスプレイ及びその製造方法
JP2009289874A (ja) 薄膜トランジスタおよび表示装置
WO2013008360A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
JP5687448B2 (ja) 薄膜トランジスタ及びこれを用いた表示装置、並びに、薄膜トランジスタの製造方法
TWI459566B (zh) 薄膜電晶體、具有其之顯示裝置及製造薄膜電晶體與顯示裝置之方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280001671.9

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2012544969

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20127031830

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12800403

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12800403

Country of ref document: EP

Kind code of ref document: A1