CN102959714A - 显示装置、显示装置中使用的薄膜晶体管及薄膜晶体管的制造方法 - Google Patents
显示装置、显示装置中使用的薄膜晶体管及薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN102959714A CN102959714A CN2012800016719A CN201280001671A CN102959714A CN 102959714 A CN102959714 A CN 102959714A CN 2012800016719 A CN2012800016719 A CN 2012800016719A CN 201280001671 A CN201280001671 A CN 201280001671A CN 102959714 A CN102959714 A CN 102959714A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- thin
- film transistor
- forms
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 239000010408 film Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 32
- 239000011521 glass Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- -1 siloxane structure Chemical group 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 104
- 238000005401 electroluminescence Methods 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000007797 corrosion Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开一种用于显示装置的薄膜晶体管，其具备在绝缘性的支撑基板上形成的栅极电极、以覆盖栅极电极的方式形成在支撑基板上的栅极绝缘膜、在栅极绝缘膜上形成的由第一半导体层及第二半导体层构成的半导体层、在半导体层上形成的欧姆接触层、以及在欧姆接触层上以相互离开的方式形成的源极电极及漏极电极，并且在半导体层的沟道形成区域上设置由SOG(Spin on Glass)构成的蚀刻阻挡体。
Description
技术领域
本发明涉及有机EL(Electro Luminescence)显示装置等显示装置、在该显示装置中使用的薄膜晶体管及薄膜晶体管的制造方法。
背景技术
近些年，使用了电流驱动型的有机EL元件的有机EL显示装置作为下一代的显示装置而备受注目。其中，在有源矩阵驱动型的有机EL显示装置中使用场效应晶体管，作为该场效应晶体管之一，已知有在具有绝缘表面的基板上设置的半导体层成为沟道形成区域的薄膜晶体管。
作为有源矩阵驱动型的有机EL显示装置中使用的薄膜晶体管，至少需要有用于对有机EL元件的接通/断开等的驱动的时刻进行控制的开关晶体管和用于对有机EL元件的发光量进行控制的驱动晶体管。对于上述的薄膜晶体管而言，优选分别具有优良的晶体管特性，从而进行各种研究。
例如，对于开关晶体管而言，需要进一步降低断开电流，并减少接通电流和断开电流这两者的不均。另外，对于驱动晶体管而言，需要进一步提高接通电流，并降低接通电流的不均。
另外，以往，作为这样的薄膜晶体管的沟道形成区域，例如使用非晶硅膜(非结晶质硅膜)，但在非结晶质硅膜时，由于移动度低而使得接通电流低。因此，近些年，为了确保薄膜晶体管的驱动能力即接通电流，利用基于激光束等的加热处理来进行非结晶质硅膜的结晶化的研究开发不断进展。
在将该结晶化了的硅膜用于薄膜晶体管的情况下，在沟道形成区域上形成欧姆接触层后对欧姆接触层进行加工时，会残留对沟道形成区域的损伤，从而存在使薄膜晶体管的特性劣化的问题。
因此，作为减少加工欧姆接触层时的对沟道形成区域的损伤的方法，提供一种在薄膜晶体管上形成绝缘膜的方法(例如，参照专利文献1)。
然而，在该现有的结构中，由于欧姆接触层与结晶化了的硅膜直接接触，因此电场在结晶化了的硅膜与欧姆接触层之间集中，从而存在断开电流上升这样的问题。
【在先技术文献】
【专利文献】
【专利文献1】日本特开2007-305701号公报
发明内容
本发明涉及一种显示装置，其具备显示元件和对该显示元件的发光进行控制的薄膜晶体管，其中，薄膜晶体管具备在绝缘性的基板上形成的栅极电极、以覆盖栅极电极的方式形成在基板上的栅极绝缘膜、在栅极绝缘膜上形成的半导体层、在半导体层上形成的欧姆接触层、在欧姆接触层上以相互离开的方式形成的源极电极及漏极电极，并且在半导体层的沟道形成区域上设置由SOG(旋涂玻璃：Spin on Glass)构成的蚀刻阻挡体。
另外，本发明涉及一种薄膜晶体管，其用于显示装置，具备在绝缘性的基板上形成的栅极电极、以覆盖栅极电极的方式形成在基板上的栅极绝缘膜、在栅极绝缘膜上形成的半导体层、在半导体层上形成的欧姆接触层、在欧姆接触层上以相互离开的方式形成的源极电极及漏极电极，并且在半导体层的沟道形成区域上设置由SOG构成的蚀刻阻挡体。
另外，本发明涉及一种薄膜晶体管的制造方法，其中，所述薄膜晶体管用于显示装置，其在绝缘性的基板上具备栅极电极、以覆盖栅极电极的方式形成在基板上的栅极绝缘膜、在栅极绝缘膜上形成的半导体层、在半导体层上形成的欧姆接触层、在欧姆接触层上以相互离开的方式形成的源极电极及漏极电极，在该薄膜晶体管的制造方法中，在绝缘性的基板上顺次形成栅极电极、栅极绝缘膜和半导体层，之后，在半导体层的沟道形成区域上形成由SOG构成的蚀刻阻挡体，然后，以覆盖蚀刻阻挡体的方式顺次形成用于形成欧姆接触层的膜、成为源极电极和漏极电极的电极膜，之后，通过蚀刻进行加工，由此形成欧姆接触层、源极电极、漏极电极。
如上所述，根据本发明，能够在不导致工序的大幅的增加的情况下提供一种特性稳定的薄膜晶体管。
附图说明
图1是作为本发明的一实施方式的显示装置的有机EL显示装置的局部剖切立体图。
图2是本发明的一实施方式的显示装置的像素的电路结构图。
图3是表示在本发明的一实施方式的显示装置的一个像素中构成有机EL元件和驱动晶体管的设备结构的剖面图。
图4A是表示本发明的一实施方式的薄膜晶体管的结构的剖面图。
图4B是表示本发明的一实施方式的薄膜晶体管的结构的俯视图。
图5A是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖面图。
图5B是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖面图。
图5C是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖面图。
图5D是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖面图。
图5E是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖面图。
图5F是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖面图。
图5G是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖面图。
图5H是表示本发明的一实施方式的薄膜晶体管的制造方法中的制造工序的一例的剖面图。
具体实施方式
(实施方式)
以下，参照附图，对本发明的一实施方式的薄膜晶体管(以下，也简称为“TFT(Thin Film Transistor)”)及其制造方法进行说明。
首先，以有机EL显示装置为例，对本发明的一实施方式的显示装置进行说明。
图1是作为本发明的一实施方式的显示装置的有机EL显示装置的局部剖切立体图。表示有机EL显示装置的简要结构。如图1所示，有机EL显示装置具备：有源矩阵基板1；在有源矩阵基板1上呈矩阵状地配置有多个的像素2；与像素2连接，且在有源矩阵基板1上呈阵列状地配置有多个的像素电路3；由顺次层叠在像素2和像素电路3上的作为阳极的电极4、有机EL层5及作为阴极的电极6构成的EL元件；以及用于使像素电路3分别与控制电路连接的多根源极配线7及栅极配线8。另外，EL元件的有机EL层5通过顺次层叠电子输送层、发光层、空穴输送层等各层而构成。
接着，利用图2，对像素2的电路结构的一例进行说明。图2是本发明的一实施方式的显示装置的像素的电路结构图。
如图2所示，显示装置的像素2具备：作为显示元件的有机EL元件11；由用于对有机EL元件11的发光量进行控制的薄膜晶体管构成的驱动晶体管12；由用于对有机EL元件11的接通/断开等驱动的时刻进行控制的薄膜晶体管构成的开关晶体管13；以及电容器14。并且，开关晶体管13的源极电极13S与源极配线7连接，栅极电极13G与栅极配线8连接，漏极电极13D与电容器14及驱动晶体管12的栅极电极12G连接。另外，驱动晶体管12的漏极电极12D与电源配线9连接，源极电极12S与有机EL元件11的阳极连接。
在这样的结构中，当向栅极配线8输入栅极信号，而使开关晶体管13成为接通状态时，与经由源极配线7供给的影像信号对应的信号电压写入电容器14。写入电容器14的保持电压在整个一帧期间被保持。
并且，通过写入电容器14的保持电压，使驱动晶体管12的电导模拟地变化，从而使与发光等级(階調)对应的驱动电流从有机EL元件11的阳极向阴极流动。通过在该阴极中流动的驱动电流，使有机EL元件11发光，从而作为图像而显示。即，如上所述，显示装置具备显示元件和对显示元件的发光进行控制的薄膜晶体管。
图3是表示在本发明的一实施方式的有机EL显示装置的一个像素中构成有机EL元件和驱动晶体管的设备结构的剖面图。
如图3所示，有机EL显示装置在形成有驱动晶体管12和开关晶体管(未图示)的TFT阵列基板即绝缘性的支撑基板21上具备第一层间绝缘膜22、第二层间绝缘膜23、第一接触部24、第二接触部25、以及触排(bank)26。并且，如图1中说明的那样，还具备下部的作为阳极的电极4、有机EL层5、和上部的作为阴极的电极6。
在此，构成驱动晶体管12的薄膜晶体管30为底部栅极型的n型的薄膜晶体管，通过在支撑基板21上顺次层叠而形成栅极电极31、栅极绝缘膜32、半导体层33、欧姆接触层34、源极电极35S及漏极电极35D而构成。
接着，利用图4A～图5H，对本发明的一实施方式中的薄膜晶体管的结构及其制造方法进行说明。
图4A、4B是表示本发明的一实施方式的薄膜晶体管30的结构的剖面图及从源极电极、漏极电极侧观察到的俯视图。
如图4A、4B所示，薄膜晶体管30为底部栅极型的n型的薄膜晶体管。薄膜晶体管30通过在作为基板的支撑基板21上顺次层叠栅极电极31、栅极绝缘膜32、第一半导体层33a、第二半导体层33b、蚀刻阻挡体36、欧姆接触层34、源极电极35S及漏极电极35D而构成。
栅极电极31通过将例如由钼(Mo)构成的电极材料以带状的图案形成在由玻璃等绝缘性基板构成的支撑基板21上而配置。作为栅极电极31，当在制造过程中存在加热的工序的情况下，优选由难以因热而变质的高熔点金属材料构成。
以覆盖栅极电极31的方式在支撑基板21上形成的栅极绝缘膜32使用从SiO2、SiN或SiON等绝缘性材料中选择的至少一种材料，利用等离子CVD(Chemical Vapor Deposition)法等生膜方法，通过以形成为75nm～500nm左右的厚度的方式层叠并生膜而形成。
源极电极35S、漏极电极35D和由第一半导体层33a、第二半导体层33b构成的半导体层33以覆盖栅极电极31的方式形成在栅极绝缘膜32上。
即，在栅极绝缘膜32上层叠而形成的第一半导体层33a通过含有结晶硅的、厚度为30nm～500nm的结晶质硅膜形成。第一半导体层33a还可以通过使由半导体材料进行层叠而得到的膜的一部分结晶化来形成。
在抑制断开电流的方面上，优选层叠而形成在第一半导体层33a上的第二半导体层33b为比第一半导体层33a移动度低的非晶质硅膜，但含有结晶质硅的膜也可以。第二半导体层33b形成在欧姆接触层34与第一半导体层33a之间，由此能够进行漏极电极侧的电场缓和，从而能够抑制断开电流。
欧姆接触层34形成在半导体层33上。即，欧姆接触层34用于通过欧姆接合而形成源极电极35S、漏极电极35D与由第一半导体层33a、第二半导体层33b构成的半导体层33的接触，其由在非晶质硅膜中渗杂杂质而得到的材料来形成。作为该杂质，例如列举出磷(P)等第V族的金属或第三族的金属。另外，在图4A、4B所示的例子中，欧姆接触层34的源极电极35S和漏极电极35D以外的部分被除去，但第一半导体层33a、第二半导体层33b、欧姆接触层34也可以在源极电极35S及漏极电极35D的周边部，存在残留的部分。
源极电极35S和漏极电极35D在欧姆接触层34上以相互离开的状态通过图案形成而配置。该源极电极35S、漏极电极35D通过将钛(Ti)、钽(Ta)、钼(Mo)、钨(W)、铝(Al)、铜(Cu)等金属单层或层叠为两层以上的膜构成，膜厚形成为50nm～1000nm左右。作为源极电极35S、漏极电极35D的形成方法，例如使用溅射法。
蚀刻阻挡体36在半导体层33的沟道形成区域上通过具有倍半硅氧烷等硅氧烷结构的感光性的SOG形成。蚀刻阻挡体36以保护形成沟道的区域的方式形成，从而在通过蚀刻将源极电极35S及漏极电极35D和欧姆接触层34加工成规定的图案时，防止穿透第二半导体层33b而对第一半导体层33a带来损伤，从而致使晶体管特性变动的情况。另外，从界面的固定电荷及膜中的固定电荷的关系出发，优选蚀刻阻挡体36的膜厚为300nm以上。
如上所述，薄膜晶体管30用于显示装置，在绝缘性的支撑基板21上，具备：栅极电极31；以覆盖栅极电极31的方式形成在支撑基板21上的栅极绝缘膜32；在栅极绝缘膜32上形成的半导体层33；在半导体层33上形成的欧姆接触层34；以及在欧姆接触层34上以相互离开的方式形成的源极电极35S及漏极电极35D。
以下，利用表示制造工序的一例的剖面图，对薄膜晶体管的制造方法进行说明。图5A～5H是表示本发明的薄膜晶体管的制造方法中的制造工序的一例的剖面图。
首先，如图5A所示，在作为基板的支撑基板21上形成栅极电极31。在栅极电极31的膜的形成中例如使用溅射法，在图案的加工中使用利用了光抗蚀掩模的湿式蚀刻法、干式蚀刻法。
接着，如图5B所示，以覆盖栅极电极31的方式形成栅极绝缘膜32、由第一半导体层33a及第二半导体层33b构成的半导体层33。在栅极绝缘膜32、第一半导体层33a、第二半导体层33b的形成中例如使用CVD法。
接着，如图5C所示，将蚀刻阻挡体36形成在半导体层33的沟道形成区域上。关于蚀刻阻挡体36，在将具有倍半硅氧烷等硅氧烷结构的感光性SOG材料以300nm以上的所期望的厚度涂敷在半导体层33上后，以仅形成在半导体层33的沟道形成区域上的方式通过光刻法加工成规定的图案形状。
接着，如图5D所示，以覆盖蚀刻阻挡体36、半导体层33的方式将用于形成欧姆接触层34的膜37生膜。在该欧姆接触层34的膜37的生膜中例如使用等离子CVD法。并且，如图5E所示，在欧姆接触层34的膜37上形成成为源极电极35S和漏极电极35D的电极膜38。在该电极膜38的形成中例如使用溅射法。
然后，如图5F所示，在电极膜38上形成抗蚀掩模39，之后如图5G所示，通过蚀刻法加工电极膜38，由此形成源极电极35S、漏极电极35D。
进而，如图5H所示，通过干式蚀刻法对欧姆接触层34的膜37和半导体层33进行加工。此时，由于在形成半导体层33的沟道的区域上形成有蚀刻阻挡体36，因此能够抑制对半导体层33产生损伤的情况。另外，通过使用蚀刻阻挡体36和抗蚀掩模39而进行加工，能够一次进行半导体层33的加工和欧姆接触层34的加工，从而能够削减薄膜晶体管的制造工序。
在对欧姆接触层34和半导体层33进行加工之后，如图5H所示，通过仅除去抗蚀掩模39，就能够得到图4A、4B所示的结构的薄膜晶体管。
如以上说明的那样，在本发明中，薄膜晶体管30具备在绝缘性的支撑基板21上形成的栅极电极31、以覆盖栅极电极31的方式形成在支撑基板21上的栅极绝缘膜32、在栅极绝缘膜32上形成的由第一半导体层33a及第二半导体层33b构成的半导体层33、在半导体层33上形成的欧姆接触层34、在欧姆接触层34上以相互离开的方式形成的源极电极35S及漏极电极35D，并且在半导体层33的沟道形成区域上设置由SOG构成的蚀刻阻挡体36。因此，在通过蚀刻将源极电极35S及漏极电极35D和欧姆接触层34加工成规定的图案时，通过蚀刻阻挡体36，能够防止穿透第二半导体层33b而对第一半导体层33a带来损伤从而致使晶体管特性变动的情况。并且，通过使用蚀刻阻挡体36和抗蚀掩模39进行加工，能够一次进行半导体层33的加工和欧姆接触层34的加工，从而能够削减薄膜晶体管的制造工序。
【工业实用性】
如以上那样，根据本发明，为在不导致工序的大幅的增加的情况下得到具备特性稳定的薄膜晶体管的显示装置的方面上有用的发明。
【符号说明】
21 支撑基板
30 薄膜晶体管
31 栅极电极
32 栅极绝缘膜
33 半导体层
33a 第一半导体层
33b 第二半导体层
34 欧姆接触层
35S 源极电极
35D 漏极电极
36 蚀刻阻挡体
37 欧姆接触层的膜
38 电极膜
39 抗蚀掩模
Claims (8)
1.一种显示装置，具备显示元件和对所述显示元件的发光进行控制的薄膜晶体管，其特征在于，
所述薄膜晶体管具备：
在绝缘性的基板上形成的栅极电极；
以覆盖所述栅极电极的方式形成在所述基板上的栅极绝缘膜；
在所述栅极绝缘膜上形成的半导体层；
在所述半导体层上形成的欧姆接触层；以及
在所述欧姆接触层上以相互离开的方式形成的源极电极及漏极电极，
并且在所述半导体层的沟道形成区域上设置由SOG(Spin on Glass)构成的蚀刻阻挡体。
2.根据权利要求1所述的显示装置，其特征在于，
所述蚀刻阻挡体为具有硅氧烷结构的SOG。
3.根据权利要求1所述的显示装置，其特征在于，
所述蚀刻阻挡体的膜厚为300nm或比其大的值。
4.一种薄膜晶体管，用于显示装置，其特征在于，
具备：
在绝缘性的基板上形成的栅极电极；
以覆盖所述栅极电极的方式形成在所述基板上的栅极绝缘膜；
在所述栅极绝缘膜上形成的半导体层；
在所述半导体层上形成的欧姆接触层；
在所述欧姆接触层上以相互离开的方式形成的源极电极及漏极电极，
并且，在所述半导体层的沟道形成区域上设置由SOG(Spin on Glass)构成的蚀刻阻挡体。
5.根据权利要求4所述的薄膜晶体管，其特征在于，
所述蚀刻阻挡体为具有硅氧烷结构的SOG。
6.根据权利要求4所述的薄膜晶体管，其特征在于，
所述蚀刻阻挡体的膜厚为300nm或比其大的值。
7.一种薄膜晶体管的制造方法，其中所述薄膜晶体管用于显示装置，并在绝缘性的基板上具备：
栅极电极；
以覆盖所述栅极电极的方式形成在所述基板上的栅极绝缘膜；
在所述栅极绝缘膜上形成的半导体层；
在所述半导体层上形成的欧姆接触层；
在所述欧姆接触层上以相互离开的方式形成的源极电极及漏极电极，
所述薄膜晶体管的制造方法的特征在于，
在所述绝缘性的基板上顺次形成栅极电极、栅极绝缘膜和半导体层，
之后，在半导体层的沟道形成区域上形成由SOG(Spin on Glass)构成的蚀刻阻挡体，
然后，以覆盖所述蚀刻阻挡体的方式顺次形成用于形成欧姆接触层的膜、以及成为源极电极和漏极电极的电极膜，
之后，通过蚀刻进行加工，由此形成欧姆接触层、源极电极、和漏极电极。
8.根据权利要求7所述的薄膜晶体管的制造方法，其特征在于，
所述蚀刻阻挡体为具有硅氧烷结构的SOG。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011134877 | 2011-06-17 | ||
| JP2011-134877 | 2011-06-17 | ||
| PCT/JP2012/001587 WO2012172714A1 (ja) | 2011-06-17 | 2012-03-08 | 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102959714A true CN102959714A (zh) | 2013-03-06 |
Family
ID=47356735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012800016719A Pending CN102959714A (zh) | 2011-06-17 | 2012-03-08 | 显示装置、显示装置中使用的薄膜晶体管及薄膜晶体管的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20130001572A1 (zh) |
| JP (1) | JPWO2012172714A1 (zh) |
| KR (1) | KR20130045270A (zh) |
| CN (1) | CN102959714A (zh) |
| WO (1) | WO2012172714A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013111501B4 (de) | 2013-10-18 | 2024-02-08 | Universität Stuttgart | Dünnschichttransistor und Verfahren zu seiner Herstellung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365080A (en) * | 1991-02-22 | 1994-11-15 | Simiconductor Energy Laboratory Co., Ltd. | Field effect transistor with crystallized channel region |
| JPH0997836A (ja) * | 1995-09-29 | 1997-04-08 | Sony Corp | コンタクトホールの形成方法 |
| US20110073863A1 (en) * | 2009-09-28 | 2011-03-31 | Hitachi Displays, Ltd. | Organic light emitting diode display |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3392440B2 (ja) * | 1991-12-09 | 2003-03-31 | 株式会社東芝 | 多層導体層構造デバイス |
| JP2944336B2 (ja) * | 1992-11-02 | 1999-09-06 | シャープ株式会社 | 配線構造 |
| JPWO2004070823A1 (ja) * | 2003-02-05 | 2006-06-01 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP2008124392A (ja) * | 2006-11-15 | 2008-05-29 | Sharp Corp | 半導体装置、その製造方法及び表示装置 |
-
2012
- 2012-03-08 CN CN2012800016719A patent/CN102959714A/zh active Pending
- 2012-03-08 WO PCT/JP2012/001587 patent/WO2012172714A1/ja active Application Filing
- 2012-03-08 JP JP2012544969A patent/JPWO2012172714A1/ja active Pending
- 2012-03-08 KR KR1020127031830A patent/KR20130045270A/ko not_active Application Discontinuation
- 2012-09-14 US US13/616,673 patent/US20130001572A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365080A (en) * | 1991-02-22 | 1994-11-15 | Simiconductor Energy Laboratory Co., Ltd. | Field effect transistor with crystallized channel region |
| JPH0997836A (ja) * | 1995-09-29 | 1997-04-08 | Sony Corp | コンタクトホールの形成方法 |
| US20110073863A1 (en) * | 2009-09-28 | 2011-03-31 | Hitachi Displays, Ltd. | Organic light emitting diode display |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2012172714A1 (ja) | 2015-02-23 |
| KR20130045270A (ko) | 2013-05-03 |
| US20130001572A1 (en) | 2013-01-03 |
| WO2012172714A1 (ja) | 2012-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI425634B (zh) | 有機發光顯示裝置及其製造方法 | |
| TWI478127B (zh) | 平面顯示裝置及其之製造方法 | |
| US8878186B2 (en) | Semiconductor device and display apparatus | |
| CN104752343B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| US20050285197A1 (en) | Thin film transistor and method of fabricating the same | |
| US20100182223A1 (en) | Organic light emitting display device | |
| TW201714296A (zh) | 陣列基板、顯示裝置及陣列基板的製備方法 | |
| US7772061B2 (en) | Method for fabricating semiconductor device using two crystallization methods | |
| JP2010041058A (ja) | 薄膜トランジスタ基板とその製造方法 | |
| CN104733492B (zh) | 一种有机发光显示装置及其制备方法 | |
| JP2009506563A (ja) | アモルファス多結晶シリコン薄膜回路の製造方法 | |
| KR101134989B1 (ko) | 어레이 기판의 제조방법 | |
| US8598781B2 (en) | Organic light emitting display (OLED) and its method of fabrication | |
| CN109427820A (zh) | 一种基板及其制备方法、显示面板 | |
| US8624246B2 (en) | Display device and method of manufacturing the same | |
| KR102329158B1 (ko) | 유기 전계발광 표시장치 | |
| JP7030285B2 (ja) | 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法 | |
| WO2013065600A1 (ja) | 薄膜トランジスタ、その製造方法、および表示装置 | |
| CN110197851A (zh) | 薄膜晶体管及其制造方法、阵列基板和电子装置 | |
| CN107818987A (zh) | 半导体装置及其制造方法和显示设备及其制造方法 | |
| JP7055285B2 (ja) | 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法 | |
| CN102959714A (zh) | 显示装置、显示装置中使用的薄膜晶体管及薄膜晶体管的制造方法 | |
| CN102136488B (zh) | 有机发光二极管显示器及其制造方法 | |
| KR20120132130A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| CN103003947A (zh) | 显示装置、用于显示装置中的薄膜晶体管、及薄膜晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130306 |