JP2944336B2 - 配線構造 - Google Patents

配線構造

Info

Publication number
JP2944336B2
JP2944336B2 JP29462092A JP29462092A JP2944336B2 JP 2944336 B2 JP2944336 B2 JP 2944336B2 JP 29462092 A JP29462092 A JP 29462092A JP 29462092 A JP29462092 A JP 29462092A JP 2944336 B2 JP2944336 B2 JP 2944336B2
Authority
JP
Japan
Prior art keywords
layer
film
metal layer
wiring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29462092A
Other languages
English (en)
Other versions
JPH06148658A (ja
Inventor
秀則 音琴
幸也 西岡
幸伸 中田
貢祥 平田
幹雄 片山
孝好 永安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP29462092A priority Critical patent/JP2944336B2/ja
Publication of JPH06148658A publication Critical patent/JPH06148658A/ja
Application granted granted Critical
Publication of JP2944336B2 publication Critical patent/JP2944336B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アクティブマトリクス
型液晶表示装置などの表示装置に用いられる配線構造に
関するものである。
【0002】
【従来の技術】近年、フラットパネルディスプレイは、
CRTに比べて薄型化できること、軽量化できることな
どの利点を有しているため、研究開発が盛んに行われて
いる。その内の1つである液晶表示装置は、高精細テレ
ビ、EWS(エンジニアリングワークステーション)な
どに対応できる表示装置として、研究開発の主力におか
れている。特に、薄膜トランジスタ(以下TFTと称す
る)アレイを用いたアクティブマトリクス駆動方式の液
晶表示装置は、クロストークなく、高いコントラストが
得られるので、高画質平面ディスプレイとして注目を集
めている。このようなアクティブマトリクス型液晶表示
装置において、パネルサイズとして10インチ程度の表
示パネルが実用化され、さらに、14インチクラス、1
7インチクラスと、今後さらに大型化、かつ、高精細化
されていく方向にある。
【0003】このような表示装置の大型化、高精細化に
伴って、配線の電気抵抗が表示画面の均一性に重要な影
響を及ぼすようになる。液晶表示装置においては、5μ
m程度の液晶層が2枚の透明電極基板に挟まれて、コン
デンサー構造となっている。そして、液晶層の厚さは、
光学的特性に対する表示上の要求から設定されるので、
任意に変更することができない。このため、配線の単位
長さ当りの寄生容量は常に一定と考えられ、配線の寄生
容量は液晶表示装置の大型化に伴い比例的に増大する。
【0004】一方、表示装置の高精細化に伴い、各配線
に割り当てられる駆動時間の許容値はさらに短くなって
いく。このため、配線によるパルスの遅延は無視できる
ものではなく、配線での時定数削減が必要である。しか
し、液晶表示装置の大型化に伴う配線の寄生容量は、上
述したように増加の一途にあるため、配線の時定数を削
減するには、それを上回る大幅な配線抵抗の低減が必要
となる。
【0005】図2に従来のアクティブマトリクス型液晶
表示装置における逆スタガード型TFT部分を示す。こ
こでは、ガラス基板110の上に、ゲートラインから分
岐されたゲート電極10が形成され、その上に陽極酸化
膜20が形成されている。さらに、基板110全体を覆
うようにして、SiNXからなるゲート絶縁膜30が形
成されている。その上に、ゲート電極10と対向するよ
うに、アモルファスシリコン半導体膜40、エッチング
ストッパー50が形成されている。そして、エッチング
ストッパーの上で電気的に分断された状態でN+アモル
ファスシリコン膜60が形成され、一方のN+アモルフ
ァスシリコン膜60上にソースラインから分岐されたソ
ース電極80aが形成され、他方のN+アモルファスシ
リコン膜60上にドレイン電極90が形成されている。
ソース電極80aの上にはITO膜80bが形成されて
2層構造となっている。また、ドレイン電極90の上に
は絵素電極70が形成されている。その上に、保護膜1
20がTFT部分を覆うようにして形成されている。
【0006】上記のようなアクティブマトリクス型液晶
表示装置に設けられる配線において、特に、ソース電極
の下層配線などは、高融点であり、ガラス板やSiNX
膜などに対して単独でも密着性がよく、製造工程の安定
性がよいことから、Ti、Ta、Crなどの金属で構成
されていた。しかし、これらの金属は比較的高抵抗であ
るため、10インチ程度以下の表示パネルを作製する場
合には対応できるが、さらに高精細・大型化された液晶
表示装置では、満足な性能が得られない。また、これら
の金属からなる配線の抵抗を低くするために、配線を太
くまたは厚くすると、表示パネルの開口率が低下して良
好な表示が得られないという問題があり、また、製造工
程上も問題がある。従って、電気抵抗の低いAl、A
g、Ni、Mo、Auなどの材料を用いた配線を行うこ
とが必要である。特に、電気抵抗が低く、ガラス板やS
iNX膜などに対して接着性がよいことから、配線材料
としてAlが適している。このAlは、従来より、アク
ティブマトリクス型液晶表示装置において、逆スタガー
ド型TFTのソース電極・ドレイン電極の上層配線など
として一般に用いられている。
【0007】
【発明が解決しようとする課題】しかし、Alをアクテ
ィブマトリクス型液晶表示装置の配線材料として用いる
には、以下のような問題点がある。
【0008】まず第1に、透明絵素電極であるITO膜
とAl膜とを直接接触させて配線すると、レジスト、露
光、現像などの工程の際に、ITO膜の化学的耐性を低
下させる。これは、現在、レジスト現像液として使用さ
れているアルカリ系(TMAH(テトラメチルアンモニ
ウムヒドロキシド)主成分)現像液がAlを溶解するこ
とにより微小なピンホールが多数形成され、ITO膜と
Al膜との間で局部電池反応が起こるからである。ま
た、同時にITO膜とAl膜とでは、電気的接触が悪
く、接触抵抗の経時劣化が起こる。これを避けるため
に、Al膜とITO膜との間にMo、Cr、Tiなどの
異種金属をバリアーメタルとして介在させて、直接接触
しないようにすることが考えられる。この際、接触部だ
けに介在させると、上記バリアーメタル単独のパターン
形成が必要となるので、工程の増加となる。よって、こ
のバリアーメタルは、Alとの積層配線として形成され
る。
【0009】しかし、上記のように、ITO膜とAl膜
との間に、Ti、Cr、Moなどのバリアーメタルを介
在させても、ピンホール、デポダストなどにより、さら
に、局所的な電池反応が発生する場合がある。
【0010】また、第2の問題点として、Alにおいて
は、耐熱性に欠けるということがある。例えば、250
℃程度の加熱により、Alの粒子が荒れ、また、ヒロッ
クが発生し易い。このため、下層配線として用いるのに
不適当であった。これを改善するには、Al膜表面を高
融点の金属により被覆する方法がある。この被覆する方
法においても、工程数の増加を防ぐために、被覆金属層
はAlとの積層配線として形成される。
【0011】Al膜の上下にMo、Cr、Tiなどの膜
を形成して3層配線構造とすることにより、上記第1の
問題点と第2の問題点を解決することができるが、この
方法では成膜工程が3回必要となり、また、材料によっ
ては、各層を単独でエッチングすることが必要となるた
め、さらに製造工程が繁雑なものとなる。
【0012】このため、10インチ程度以下の表示パネ
ルを作製する場合には、比較的高抵抗なTi、Ta、C
rなどの金属が配線材料として用いられ、高精細・大型
化された表示装置を作製する場合には、上記のような複
雑な製造工程により作製することになり、製造コストが
高くなる。
【0013】本発明は上記問題点を解決するためになさ
れたものであり、低抵抗で、耐熱性に優れ、電気化学的
に安定であり、アクティブマトリクス液晶表示装置の作
製に適した、簡略な製造工程で得られる配線構造を提供
することを目的とする。
【0014】
【課題を解決するための手段】本発明の配線構造は、少
なくとも3層を有する配線構造であって、Mo、Nb、
Cr、Tiまたはそれらを主成分とする金属からなる第
1金属層と、該第1金属層上に形成された、Alまたは
Al合金からなる第2金属層と、該第2金属層の表面を
酸化して形成された酸化層とを有し、該酸化層は該第2
金属層の保護層であって、該酸化層の厚みが50オング
ストローム以上500オングストローム以下であり、
第2金属層の側面には該酸化層が存在せず、そのことに
より上記目的が達成される。本発明の少なくとも3層を
有する配線構造の製造方法は、基板上に、Mo、Nb、
Cr、Tiまたはそれらを主成分とする第1金属層を形
成する工程と、該第1金属層上に、AlまたはAl合金
からなる第2金属層を形成する工程と、該第2金属層の
表面を酸化することによって酸化層を形成する工程と、
該酸化層を形成した後で、該第1金属層、該第2金属層
および該酸化層をフォトリソグラフィ法を用いてパター
ニングする工程とを包含しており、そのことにより上記
目的が達成される。前記酸化層の厚さが50オングスト
ローム以上500オングストローム以下であってもよ
い。前記酸化層を形成する工程は、O 2 イオンシャワー
法、O 2 アッシング法、およびオーブン酸化法のいずれ
かによって、前記第2金属層の表面を酸化する工程であ
ってもよい。
【0015】
【作用】基板上に形成された配線構造において、少なく
とも3層の配線を有している。その最下層は、Mo、N
b、Cr、Tiまたはそれらを主成分とする金属からな
り、最上層はその直下の層であるAlまたはAl合金か
らなる層を酸化して形成した厚み50オングストローム
以上500オングストローム以下の酸化膜からなってい
る。
【0016】AlまたはAl合金は、電気抵抗が低いの
で、低抵抗な配線を得ることができる。
【0017】最下層に形成された金属層は、アクティブ
マトリクス液晶表示装置の配線として用いた場合に、バ
リアーメタルとして機能して、ITO膜とAlまたはA
l合金からなる配線との間で起こる電池反応が抑制され
る。さらに、配線抵抗を低くすることもできる。
【0018】また、上層に酸化膜が50から500オン
グストロームの厚みに形成されているので、配線パター
ニング工程においてアルカリ現像液によりAlが溶解さ
れることがなく、ITO膜とAlまたはAl合金からな
る配線との間に電池反応は生じない。また、加熱により
Alの粒子が荒れたり、ヒロックが発生することがな
い。また、Al表面を金属層などで保護する必要がない
ので、成膜工程やパターニング工程を減らすことができ
る。
【0019】
【実施例】以下、本発明を図面を参照して説明する。
【0020】(実施例1)図1に本発明の一実施例であ
る配線構造を用いたアクティブマトリクス型液晶表示装
置のTFT部分を示す。
【0021】このTFTは、ガラス板などからなる絶縁
性基板11の上に、ゲートラインから分岐されたゲート
電極1が形成され、その上に陽極酸化膜2が形成されて
いる。さらに、基板11全体を覆うようにして、SiN
Xからなるゲート絶縁膜3が形成されている。その上
に、ゲート電極1と対向するように、アモルファスシリ
コン半導体膜4、エッチングストッパー5が形成されて
いる。そして、エッチングストッパーの上で電気的に分
断された状態でN+アモルファスシリコン膜6が形成さ
れ、一方のN+アモルファスシリコン膜6上にITO膜
13が形成され、他方のN+アモルファスシリコン膜6
上にITO膜からなる絵素電極7が形成されている。そ
して、ITO膜13の上にはソースラインから分岐され
たソース電極8が形成され、絵素電極7の上にはドレイ
ン電極9が形成されている。ソース電極8およびドレイ
ン電極9は、TiまたはMoからなるバリアーメタル8
a、9aと、Al層8b、9bと、Al層8b、9bの
酸化膜である8c、9cとからなっている。その上に、
保護膜12がTFT部分を覆うようにして形成されてい
る。
【0022】このTFTは、以下のようにして作製され
る。
【0023】まず、ガラス基板11上に、スパッタリン
グによりTaを厚み3000〜3500オングストロー
ムに積層し、これをフォトリソグラフィーによりパター
ン化する。そして、この表面を陽極酸化して、厚み15
00〜2000オングストロームのゲートライン、ゲー
ト電極1および厚み3000〜3500オングストロー
ムの陽極酸化膜20を形成する。
【0024】次に、プラズマCVD法などにより、厚み
3000オングストロームのSiNXからなるゲート絶
縁膜3、厚み500オングストロームのアモルファスシ
リコン半導体層4を形成し、エッチングストッパ層とし
て厚み3000オングストロームのSiNX膜を積層す
る。このエッチングストッパ層はフォトリソグラフィー
によりパターニングされてエッチングストッパ5とされ
る。
【0025】続いて、プラズマCVD法により、コンタ
クト層として厚み500オングストロームのN+アモル
ファスシリコン層を積層する。これをフォトリソグラフ
ィーによりパターニングして、電気的に分断された2つ
のコンタクト層6とする。
【0026】次に、スパッタリングにより、厚み100
0オングストロームのITO膜を積層する。これを、フ
ォトリソグラフィーによりパターニングして、絵素電極
7およびITO膜13を形成する。
【0027】次に、本発明の配線構造を用いたソースラ
イン、ソース電極8、ドレイン電極9部分を以下のよう
にして形成する。まず、バリアーメタル8a、9aとし
て、厚み300〜2000オングストロームのTiまた
はMoをスパッタリングにより積層し、その上に、Al
膜を厚み500〜5000オングストロームに積層す
る。その後、Al膜表面を酸化して、Al層8b、9b
と、厚み50〜500オングストロームの酸化膜8c、
9cとを形成する。酸化膜8c、9cは、例えば、O2
イオンシャワー法、O2アッシング法または酸素雰囲気
中、100〜120℃でのオーブン酸化法などにより5
0オングストローム以上500オングストローム以下の
厚みに形成する。
【0028】その後、バリアーメタル8a、Al層8b
および酸化膜8cをフォトリソグラフィーによりパター
ニングしてソースラインおよびソース電極8とし、同時
に、バリアーメタル9a、Al層9bおよび酸化膜9c
をパターニングしてドレイン電極9とする。パターニン
グは、バリアーメタル8a、9aとしてMoを用いた場
合には、汎用のAl用エッチャントを用いて行うことが
でき、また、バリアーメタル8a、9aとしてTiを用
いた場合には、フッ酸、硝酸および過酸化アンモニウム
の混合液により行うことができる。
【0029】このパターニング工程において、レジスト
を塗布、露光して、レジスト現像を行う際に、Al層8
b、9b表面に酸化膜8c、9cが厚み50〜500オ
ングストロームに形成されているので、レジスト現像液
として用いられるアルカリ系現像剤によってAlが溶解
することがなく、ITO膜からなる絵素電極7やITO
膜13との間に電池反応が起こることがない。また、A
l酸化膜8c、9cのエッチングは、エッチャントの毛
細管現象により行うことができる。
【0030】その後、その上にSiNXを厚み3000
オングストロームに積層し、外部に接続する端子部分を
開口して保護膜12を形成し、アクティブマトリクス基
板とする。
【0031】この実施例において、上記ソースライン、
ソースバスライン8、ドレイン電極9の抵抗を、0.2
オーム/cm2とすることができ、従来の抵抗1オーム
/cm2に比べて1桁以上小さくすることができた。ま
た、ITO膜7、13の劣化や腐食、Al表面のヒロッ
クや荒れなども生じず、良好な状態であった。上記のよ
うにして得られたアクティブマトリクス基板を用いて液
晶表示素子を作製したところ、良好な表示が得られた。
【0032】上記実施例において、バリアーメタル8
a、9aとしてTiまたはMoを用いたが、Crまたは
Nbを用いて形成してもよい。また、Al層8b、9b
はAl合金を用いて形成してもよい。
【0033】また、上記実施例においては、本発明を逆
スタガード型TFTのソースラインに適用した例につい
て示したが、本発明はこれに限られず、ゲートラインや
その他の配線に適用することもできる。さらに、スタガ
ード型TFTに適用することもでき、TFT以外のスイ
ッチング素子、例えば、MIM素子、バリスタ、バルク
トランジスタなどを用いたアクティブマトリクス基板の
配線に適用することもできる。
【0034】
【発明の効果】以上の説明から明かなように、本発明に
よれば、簡略な製造工程により歩留りよく作製すること
ができる、Alを主体とする低抵抗な配線構造が得られ
る。また、本発明の配線構造を用いることにより、低抵
抗なアクティブマトリクス基板を良好な状態で作製する
ことができるので、表示不良の無い、大型・高精細化さ
れた表示装置を安価に提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例である配線構造を用いたTF
Tを示す断面図。
【図2】従来の液晶表示装置におけるTFT部分を示す
断面図。
【符号の説明】
1 ゲート電極 2 陽極酸化膜 3 ゲート絶縁膜 4 アモルファスシリコン半導体膜 5 エッチングストッパー 6 N+アモルファスシリコン膜 7 絵素電極 8 ソース電極 9 ドレイン電極 8a,9a バリアーメタル 8b,9b Al層 8c,9c Al酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平田 貢祥 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 永安 孝好 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平4−65168(JP,A) 特開 平3−240027(JP,A) 特開 平4−70623(JP,A) (58)調査した分野(Int.Cl.6,DB名) G02F 1/1343 G02F 1/136 G02F 1/13 101 H01L 29/78 H01L 49/02

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 少なくとも3層を有する配線構造であっ
    て、 Mo、Nb、Cr、Tiまたはそれらを主成分とする金
    属からなる第1金属層と、 該第1金属層上に形成された、 AlまたはAl合金から
    なる第2金属層と、 該第2金属層の 表面を酸化して形成された酸化層と、を
    有し、 該酸化層は該第2金属層の保護層であって、該酸化層
    厚みが50オングストローム以上500オングストロー
    ム以下であり、該第2金属層の側面には該酸化層が存在
    しない、配線構造。
  2. 【請求項2】 少なくとも3層を有する配線構造の製造
    方法であって、 基板上に、Mo、Nb、Cr、Tiまたはそれらを主成
    分とする第1金属層を形成する工程と、 該第1金属層上に、AlまたはAl合金からなる第2金
    属層を形成する工程と、 該第2金属層の表面を酸化することによって酸化層を形
    成する工程と、 該酸化層を形成した後で、該第1金属層、該第2金属層
    および該酸化層をフォトリソグラフィ法を用いてパター
    ニングする工程と、 を包含する、配線構造の製造方法。
  3. 【請求項3】 前記酸化層の厚さが50オングストロー
    ム以上500オングストローム以下である請求項2に記
    載の配線構造の製造方法。
  4. 【請求項4】 前記酸化層を形成する工程は、O 2 イオ
    ンシャワー法、O 2 アッシング法、およびオーブン酸化
    法のいずれかによって、前記第2金属層の表面を酸化す
    る工程である、請求項2又は3に記載の配線構造の製造
    方法。
JP29462092A 1992-11-02 1992-11-02 配線構造 Expired - Fee Related JP2944336B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29462092A JP2944336B2 (ja) 1992-11-02 1992-11-02 配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29462092A JP2944336B2 (ja) 1992-11-02 1992-11-02 配線構造

Publications (2)

Publication Number Publication Date
JPH06148658A JPH06148658A (ja) 1994-05-27
JP2944336B2 true JP2944336B2 (ja) 1999-09-06

Family

ID=17810119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29462092A Expired - Fee Related JP2944336B2 (ja) 1992-11-02 1992-11-02 配線構造

Country Status (1)

Country Link
JP (1) JP2944336B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367742B2 (en) 2018-10-16 2022-06-21 Samsung Display Co., Ltd. Display panel and method of fabricating the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3119228B2 (ja) 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
KR100897487B1 (ko) * 2001-06-05 2009-05-14 엘지디스플레이 주식회사 액정표시소자의 어레이 기판 및 그 제조방법
KR100797374B1 (ko) * 2001-06-05 2008-01-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
CN100460942C (zh) * 2004-06-02 2009-02-11 中芯国际集成电路制造(上海)有限公司 硅上液晶器件及其制造方法
JP2007109916A (ja) * 2005-10-14 2007-04-26 Mitsui Mining & Smelting Co Ltd 素子の製造方法
JPWO2012172714A1 (ja) * 2011-06-17 2015-02-23 パナソニック株式会社 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
KR102254524B1 (ko) * 2014-09-22 2021-05-21 엘지디스플레이 주식회사 유기전계발광 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367742B2 (en) 2018-10-16 2022-06-21 Samsung Display Co., Ltd. Display panel and method of fabricating the same

Also Published As

Publication number Publication date
JPH06148658A (ja) 1994-05-27

Similar Documents

Publication Publication Date Title
JP2963529B2 (ja) アクティブマトリクス表示装置
JP3765203B2 (ja) 液晶表示装置
JP3053848B2 (ja) アクティブマトリクス基板
JPH1117188A (ja) アクティブマトリクス基板
JPH1115022A (ja) 液晶表示装置及びその製造方法
JP2001188252A (ja) Tftアレイ基板とその製造方法それを用いた液晶表示装置
JP2944336B2 (ja) 配線構造
JP2827570B2 (ja) 液晶ディスプレイ
JPH06202156A (ja) ドライバーモノリシック駆動素子
JPH08248442A (ja) 液晶表示装置
JP2000214481A (ja) 液晶表示装置およびその製造方法
JP2988159B2 (ja) 液晶表示装置
JP2702294B2 (ja) アクティブマトリクス基板
JP2000305104A (ja) 液晶表示装置及びその製造方法
JP2915732B2 (ja) アクティブマトリクス基板
JP2957901B2 (ja) アクティブマトリックスアレイ基板とその製造方法
JPH06281956A (ja) アクティブマトリクス配線基板
JPH10173191A (ja) 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置
JP3076483B2 (ja) 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法
JP3169322B2 (ja) アクティブマトリクス基板およびその製造方法
JP2948436B2 (ja) 薄膜トランジスタおよびそれを用いる液晶表示装置
JP3406292B2 (ja) 液晶表示装置
JP2690404B2 (ja) アクティブマトリクス基板
JP3187004B2 (ja) 液晶表示装置およびその製造方法
KR20050096306A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees