JP3406292B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3406292B2 JP3406292B2 JP2000348869A JP2000348869A JP3406292B2 JP 3406292 B2 JP3406292 B2 JP 3406292B2 JP 2000348869 A JP2000348869 A JP 2000348869A JP 2000348869 A JP2000348869 A JP 2000348869A JP 3406292 B2 JP3406292 B2 JP 3406292B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- signal line
- conductive film
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、透明基板の上に遮
光性物質からなる走査線電極と信号線電極およびその交
点に非線形素子をマトリクス状に形成し、その上に層間
絶縁膜を有する液晶表示装置に関するものである。
光性物質からなる走査線電極と信号線電極およびその交
点に非線形素子をマトリクス状に形成し、その上に層間
絶縁膜を有する液晶表示装置に関するものである。
【０００２】
【従来の技術】近年、ノートパソコンや携帯端末用の表
示装置として液晶表示装置が多く用いられているが、な
かでも動画表示が可能なアクティブマトリクス型の液晶
表示装置は、その表示性能の良さから注目を集めてい
る。
示装置として液晶表示装置が多く用いられているが、な
かでも動画表示が可能なアクティブマトリクス型の液晶
表示装置は、その表示性能の良さから注目を集めてい
る。
【０００３】このアクティブマトリクス型の液晶表示装
置は、透明基板の上に多数の画素電極と各画素電極を駆
動する多数の薄膜ダイオードや薄膜トランジスタなどの
非線形素子を２次元のマトリクス状に配列した構成とな
っている。
置は、透明基板の上に多数の画素電極と各画素電極を駆
動する多数の薄膜ダイオードや薄膜トランジスタなどの
非線形素子を２次元のマトリクス状に配列した構成とな
っている。
【０００４】なお、以下の説明では非線形素子として薄
膜トランジスタを用いた場合について説明を行う。図３
は、アクティブマトリクス型の液晶表示装置の全体を示
す。
膜トランジスタを用いた場合について説明を行う。図３
は、アクティブマトリクス型の液晶表示装置の全体を示
す。
【０００５】画素領域８には走査線（ゲート）電極２と
信号線（ソース）電極５とのマトリクスの多数の交点に
画素手段を形成し、画素領域８の外周部には走査線（ゲ
ート）電極２と信号線（ソース）電極５を外部の駆動回
路に接続するゲート側実装電極１３ａとソース側実装電
極１３ｂが形成される実装電極領域１２ａ，１２ｂが設
けられている。
信号線（ソース）電極５とのマトリクスの多数の交点に
画素手段を形成し、画素領域８の外周部には走査線（ゲ
ート）電極２と信号線（ソース）電極５を外部の駆動回
路に接続するゲート側実装電極１３ａとソース側実装電
極１３ｂが形成される実装電極領域１２ａ，１２ｂが設
けられている。
【０００６】画素手段の構成は、まず初めに画素電極１
０を形成し、その後に走査線（ゲート）電極２、薄膜ト
ランジスタＴｒおよび信号線（ソース）電極５を形成す
る。このような構成では、図３の左下に示す拡大図のよ
うに画素電極１０と走査線（ゲート）電極２および信号
線（ソース）電極５との短絡を防止するために、フォト
工程の合わせ精度に対応した距離［矢印ａ，ｂ］だけ走
査線（ゲート）電極２および信号線（ソース）電極５よ
り離して画素電極１０を形成する必要があり、表示部分
の開口率を大きくすることができなかった。４は半導体
層である。９はドレイン電極である。
０を形成し、その後に走査線（ゲート）電極２、薄膜ト
ランジスタＴｒおよび信号線（ソース）電極５を形成す
る。このような構成では、図３の左下に示す拡大図のよ
うに画素電極１０と走査線（ゲート）電極２および信号
線（ソース）電極５との短絡を防止するために、フォト
工程の合わせ精度に対応した距離［矢印ａ，ｂ］だけ走
査線（ゲート）電極２および信号線（ソース）電極５よ
り離して画素電極１０を形成する必要があり、表示部分
の開口率を大きくすることができなかった。４は半導体
層である。９はドレイン電極である。
【０００７】このため最近では、走査線（ゲート）電極
２、薄膜トランジスタＴｒおよび信号線（ソース）電極
５と画素電極１０との間に層間絶縁膜を形成して、走査
線（ゲート）電極２および信号線（ソース）電極５と画
素電極１０の距離を小さくしてもそれらの間の短絡を層
間絶縁膜によって防ぎ、表示部分の開口率を大きくする
ことが考えられている。
２、薄膜トランジスタＴｒおよび信号線（ソース）電極
５と画素電極１０との間に層間絶縁膜を形成して、走査
線（ゲート）電極２および信号線（ソース）電極５と画
素電極１０の距離を小さくしてもそれらの間の短絡を層
間絶縁膜によって防ぎ、表示部分の開口率を大きくする
ことが考えられている。
【０００８】すなわち図４に示すように、ガラスや石英
などの透明基板１の上に走査線（ゲート）電極２、薄膜
トランジスタＴｒおよび信号線（ソース）電極５を形成
し、その上に層間絶縁膜７を形成し、さらにその上に画
素電極１０を形成してアクティブマトリックス型液晶表
示装置が形成される。３はゲート絶縁膜、４は半導体層
である。１１はドレイン電極９と画素電極１０を電気的
に接続するためのコンタクトホールである。
などの透明基板１の上に走査線（ゲート）電極２、薄膜
トランジスタＴｒおよび信号線（ソース）電極５を形成
し、その上に層間絶縁膜７を形成し、さらにその上に画
素電極１０を形成してアクティブマトリックス型液晶表
示装置が形成される。３はゲート絶縁膜、４は半導体層
である。１１はドレイン電極９と画素電極１０を電気的
に接続するためのコンタクトホールである。
【０００９】また画素領域８の外周部では、図５に示す
ように、層間絶縁膜７に設けられたコンタクトホール１
１を介して走査線または信号線に電気的に接続されたゲ
ート側実装電極１３ａ，ソース側実装電極１３ｂが実装
電極領域１２ａ，１２ｂの層間絶縁膜７の上面から層間
絶縁膜の段部１４を経て層間絶縁膜７の外側にわたって
形成されている。なお、実装電極領域１２ａ，１２ｂで
は、その信頼性および実装のリペア性を考慮して層間絶
縁膜７は除去されている。
ように、層間絶縁膜７に設けられたコンタクトホール１
１を介して走査線または信号線に電気的に接続されたゲ
ート側実装電極１３ａ，ソース側実装電極１３ｂが実装
電極領域１２ａ，１２ｂの層間絶縁膜７の上面から層間
絶縁膜の段部１４を経て層間絶縁膜７の外側にわたって
形成されている。なお、実装電極領域１２ａ，１２ｂで
は、その信頼性および実装のリペア性を考慮して層間絶
縁膜７は除去されている。
【００１０】このような液晶ディスプレイにおいては、
走査線（ゲート）電極２の数および信号線（ソース）電
極５の数が増加するにつれて、配線抵抗による信号遅延
が表示品位に及ぼす影響が大きくなるので、高精細ディ
スプレイを実現するためには低抵抗配線材料を用いる必
要がある。
走査線（ゲート）電極２の数および信号線（ソース）電
極５の数が増加するにつれて、配線抵抗による信号遅延
が表示品位に及ぼす影響が大きくなるので、高精細ディ
スプレイを実現するためには低抵抗配線材料を用いる必
要がある。
【００１１】このため、走査線（ゲート）電極２および
信号線（ソース）電極５の材料には、低抵抗金属である
アルミニウムが一般に用いられている。また、信号線
（ソース）電極５は走査線（ゲート）電極２の上を横切
るために走査線（ゲート）電極２の段差部での断線が懸
念される。
信号線（ソース）電極５の材料には、低抵抗金属である
アルミニウムが一般に用いられている。また、信号線
（ソース）電極５は走査線（ゲート）電極２の上を横切
るために走査線（ゲート）電極２の段差部での断線が懸
念される。
【００１２】走査線（ゲート）電極２の段差部での断線
を防止するために、図６に示すように、透明基板１の上
にまず初めにチタンからなる導電性膜を成膜してフォト
リソグラフィーおよびエッチングすることにより第１の
信号線（ソース）電極５ａとドレイン電極９とを形成
し、次にアルミニウムからなる導電性膜を成膜してフォ
トリソグラフィーおよび湿式エッチングすることにより
第２の信号線（ソース）電極５ｂを形成する。すなわち
信号線（ソース）電極５をチタンからなる導電膜の上に
アルミニウムからなる導電膜を積層した構成とすること
で信号線（ソース）電極５の断線を防止している。
を防止するために、図６に示すように、透明基板１の上
にまず初めにチタンからなる導電性膜を成膜してフォト
リソグラフィーおよびエッチングすることにより第１の
信号線（ソース）電極５ａとドレイン電極９とを形成
し、次にアルミニウムからなる導電性膜を成膜してフォ
トリソグラフィーおよび湿式エッチングすることにより
第２の信号線（ソース）電極５ｂを形成する。すなわち
信号線（ソース）電極５をチタンからなる導電膜の上に
アルミニウムからなる導電膜を積層した構成とすること
で信号線（ソース）電極５の断線を防止している。
【００１３】一方、実装電極領域１２ａ，１２ｂではそ
の信頼性を考慮して、第１の信号線（ソース）電極５ａ
であるチタンにより第１の実装電極６ａを形成し、層間
絶縁膜７を形成した後、画素電極１０を形成すると同時
に第２の実装電極６ｂが形成されている。
の信頼性を考慮して、第１の信号線（ソース）電極５ａ
であるチタンにより第１の実装電極６ａを形成し、層間
絶縁膜７を形成した後、画素電極１０を形成すると同時
に第２の実装電極６ｂが形成されている。
【００１４】
【発明が解決しようとする課題】このような従来のアク
ティブマトリクス型の液晶表示装置では、一般に前記層
間絶縁膜７としてアクリル系の樹脂を用いているが、第
１の実装電極６ａであるチタンがアルミニウムのエッチ
ャントとして一般的に用いられているリン酸系のエッチ
ャントにさらされることによって、チタン表面が変質
し、図６の斜線部Ｘで示した第１の実装電極６ａである
チタン上で、層間絶縁膜７がはがれるといった重大な問
題があった。また、層間絶縁膜７がはがれるとダストと
なりさらなる不良を作り出すといった深刻な問題があっ
た。
ティブマトリクス型の液晶表示装置では、一般に前記層
間絶縁膜７としてアクリル系の樹脂を用いているが、第
１の実装電極６ａであるチタンがアルミニウムのエッチ
ャントとして一般的に用いられているリン酸系のエッチ
ャントにさらされることによって、チタン表面が変質
し、図６の斜線部Ｘで示した第１の実装電極６ａである
チタン上で、層間絶縁膜７がはがれるといった重大な問
題があった。また、層間絶縁膜７がはがれるとダストと
なりさらなる不良を作り出すといった深刻な問題があっ
た。
【００１５】本発明は、前記問題点を解決し、第１の実
装電極６ａであるチタンの上で層間絶縁膜７の膜はがれ
が生じないようなアクティブマトリクス基板を具備した
液晶表示装置を提供するものである。
装電極６ａであるチタンの上で層間絶縁膜７の膜はがれ
が生じないようなアクティブマトリクス基板を具備した
液晶表示装置を提供するものである。
【００１６】
【課題を解決するための手段】本発明の液晶表示装置
は、実装電極および信号線の構成を規定したことを特徴
とする。
は、実装電極および信号線の構成を規定したことを特徴
とする。
【００１７】この本発明によると、材料およびプロセス
に起因した平坦膜の密着性不良を解消することができ
る。
に起因した平坦膜の密着性不良を解消することができ
る。
【００１８】
【発明の実施の形態】本発明の請求項１記載の液晶表示
装置は、透明基板の上に遮光性物質からなる走査線電極
と信号線電極およびその交点に非線形素子をマトリクス
状に形成し、その上に層間絶縁膜を有する液晶表示装置
であって、前記信号線電極を、チタンの導電膜にアルミ
ニウムの導電膜を積層してなる第１の信号線電極に導電
膜からなる第２の信号線電極を積層して構成し、前記第
２の信号線電極を第１の実装電極として、この第１の実
装電極に第２の実装電極を積層して実装電極を構成した
ことを特徴とする。
装置は、透明基板の上に遮光性物質からなる走査線電極
と信号線電極およびその交点に非線形素子をマトリクス
状に形成し、その上に層間絶縁膜を有する液晶表示装置
であって、前記信号線電極を、チタンの導電膜にアルミ
ニウムの導電膜を積層してなる第１の信号線電極に導電
膜からなる第２の信号線電極を積層して構成し、前記第
２の信号線電極を第１の実装電極として、この第１の実
装電極に第２の実装電極を積層して実装電極を構成した
ことを特徴とする。
【００１９】本発明の請求項２記載の液晶表示装置は、
請求項１において、第２の信号線電極をチタンの導電膜
で形成したことを特徴とする。本発明の請求項３記載の
液晶表示装置は、請求項１または請求項２において、第
２の実装電極は酸化インヂウムスズからなることを特徴
とする。
請求項１において、第２の信号線電極をチタンの導電膜
で形成したことを特徴とする。本発明の請求項３記載の
液晶表示装置は、請求項１または請求項２において、第
２の実装電極は酸化インヂウムスズからなることを特徴
とする。
【００２０】本発明の請求項４記載の液晶表示装置の製
造方法は、透明基板上に、遮光性物質からなる走査線電
極を形成し、前記走査線電極上に第１の信号線電極と第
２の信号線電極とからなる信号線電極を形成し、その上
に層間絶縁膜を形成する液晶表示装置の製造方法であっ
て、前記第１の信号線電極を、チタンの導電膜にアルミ
ニウムの導電膜を積層してフォトリソグラフィー、湿式
エッチング、乾式エッチングを順次行って形成し、この
第１の信号線電極上に実装電極を兼ねるように前記第２
の信号線電極を積層して形成することを特徴とする。
造方法は、透明基板上に、遮光性物質からなる走査線電
極を形成し、前記走査線電極上に第１の信号線電極と第
２の信号線電極とからなる信号線電極を形成し、その上
に層間絶縁膜を形成する液晶表示装置の製造方法であっ
て、前記第１の信号線電極を、チタンの導電膜にアルミ
ニウムの導電膜を積層してフォトリソグラフィー、湿式
エッチング、乾式エッチングを順次行って形成し、この
第１の信号線電極上に実装電極を兼ねるように前記第２
の信号線電極を積層して形成することを特徴とする。
【００２１】本発明の請求項５記載の液晶表示装置の製
造方法は、透明基板上に、遮光性物質からなる走査線電
極を形成し、前記走査線電極上に第１の信号線電極と第
２の信号線電極とからなる信号線電極を形成し、その上
に層間絶縁膜を形成する液晶表示装置の製造方法であっ
て、前記第１の信号線電極を、チタンの導電膜にアルミ
ニウムの導電膜を積層してフォトリソグラフィー、湿式
エッチング、乾式エッチングを順次行って形成し、この
第１の信号線電極上に第１の実装電極を兼ねるように前
記第２の信号線電極を積層して形成し、この第１の実装
電極上に第２の実装電極を積層して形成することを特徴
とする。
造方法は、透明基板上に、遮光性物質からなる走査線電
極を形成し、前記走査線電極上に第１の信号線電極と第
２の信号線電極とからなる信号線電極を形成し、その上
に層間絶縁膜を形成する液晶表示装置の製造方法であっ
て、前記第１の信号線電極を、チタンの導電膜にアルミ
ニウムの導電膜を積層してフォトリソグラフィー、湿式
エッチング、乾式エッチングを順次行って形成し、この
第１の信号線電極上に第１の実装電極を兼ねるように前
記第２の信号線電極を積層して形成し、この第１の実装
電極上に第２の実装電極を積層して形成することを特徴
とする。
【００２２】本発明の請求項６記載の液晶表示装置の製
造方法は、請求項５において、第２の実装電極を画素電
極と同時に形成することを特徴とする。本発明の請求項
７記載の液晶表示装置の製造方法は、透明基板の上に遮
光性物質からなる走査線電極と、前記走査線電極上に形
成された信号線電極と、前記信号線電極上に形成された
アクリル系樹脂からなる層間絶縁膜と、前記走査線電極
または信号線電極を外部の駆動回路に接続する実装電極
とを具備した液晶表示装置であって、前記信号線電極
は、チタンの導電膜とアルミニウムの導電膜との積層膜
からなる第１の信号線電極と導電膜からなる第２の信号
線電極との積層膜であり、前記実装電極は、前記第２の
信号線電極を兼ねる第１の実装電極と導電膜からなる第
２の実装電極との積層膜であることを特徴とする。
造方法は、請求項５において、第２の実装電極を画素電
極と同時に形成することを特徴とする。本発明の請求項
７記載の液晶表示装置の製造方法は、透明基板の上に遮
光性物質からなる走査線電極と、前記走査線電極上に形
成された信号線電極と、前記信号線電極上に形成された
アクリル系樹脂からなる層間絶縁膜と、前記走査線電極
または信号線電極を外部の駆動回路に接続する実装電極
とを具備した液晶表示装置であって、前記信号線電極
は、チタンの導電膜とアルミニウムの導電膜との積層膜
からなる第１の信号線電極と導電膜からなる第２の信号
線電極との積層膜であり、前記実装電極は、前記第２の
信号線電極を兼ねる第１の実装電極と導電膜からなる第
２の実装電極との積層膜であることを特徴とする。
【００２３】以下、本発明の各実施の形態を図１，図２
と図４に基づいて説明する。なお前記従来例を示す図３
〜図６と同様をなすものには同一の符号をつけて説明す
る。
と図４に基づいて説明する。なお前記従来例を示す図３
〜図６と同様をなすものには同一の符号をつけて説明す
る。
【００２４】（実施の形態１）図１は本発明の（実施の
形態１）を示す。画素領域８の要部の構造は従来例と同
じ断面構造で、図４に示すようにガラスや石英などの透
明基板１の上に、例えばＡｌをスパッタリング、フォト
リソグラフィーおよびエッチングを行うことにより走査
線（ゲート）電極２を形成する。
形態１）を示す。画素領域８の要部の構造は従来例と同
じ断面構造で、図４に示すようにガラスや石英などの透
明基板１の上に、例えばＡｌをスパッタリング、フォト
リソグラフィーおよびエッチングを行うことにより走査
線（ゲート）電極２を形成する。
【００２５】次にゲート絶縁膜３として、例えばプラズ
マＣＶＤ法によりＳｉＮｘ、次いで半導体層４としてａ
−Ｓｉを連続的に堆積する。そして図１に示すような信
号線（ソース）電極５ａ，５ｂを以下のようにして形成
する。
マＣＶＤ法によりＳｉＮｘ、次いで半導体層４としてａ
−Ｓｉを連続的に堆積する。そして図１に示すような信
号線（ソース）電極５ａ，５ｂを以下のようにして形成
する。
【００２６】まず、スパッタ法によりチタンからなる導
電膜を形成し、前記導電膜にさらにアルミニウムからな
る導電膜を積層する。得られた積層膜にフォトリソグラ
フィーおよび例えばリン酸を主成分とするエッチャント
にて湿式エッチングを行い、次いで塩素系ガスにて乾式
エッチングを行うことにより第１の信号線（ソース）電
極５ａが形成される。
電膜を形成し、前記導電膜にさらにアルミニウムからな
る導電膜を積層する。得られた積層膜にフォトリソグラ
フィーおよび例えばリン酸を主成分とするエッチャント
にて湿式エッチングを行い、次いで塩素系ガスにて乾式
エッチングを行うことにより第１の信号線（ソース）電
極５ａが形成される。
【００２７】続いて、第１の信号線（ソース）電極５ａ
に、スパッタ法によりチタンを堆積し、フォトリソグラ
フィーおよび塩素系ガスにて乾式エッチングを行うこと
により第２の信号線（ソース）電極５ｂと第１の実装電
極６ａとがチタンからなる導電膜にて形成される。
に、スパッタ法によりチタンを堆積し、フォトリソグラ
フィーおよび塩素系ガスにて乾式エッチングを行うこと
により第２の信号線（ソース）電極５ｂと第１の実装電
極６ａとがチタンからなる導電膜にて形成される。
【００２８】第２の信号線（ソース）電極５ｂと第１の
実装電極６ａの上には、感光性のアクリル系透明性樹脂
を塗布、プリベーク、露光、現像およびポストベークを
行うことによって層間絶縁膜７が３μｍ程度の膜厚で形
成される。
実装電極６ａの上には、感光性のアクリル系透明性樹脂
を塗布、プリベーク、露光、現像およびポストベークを
行うことによって層間絶縁膜７が３μｍ程度の膜厚で形
成される。
【００２９】画素領域８にはドレイン電極９と画素電極
１０とを電気的に接続するためのコンタクトホール１１
が形成されている。実装電極領域１２ａ，１２ｂでは、
第１の実装電極６ａと第２の実装電極６ｂとを電気的に
接続するためのコンタクトホール１１が形成される。
１０とを電気的に接続するためのコンタクトホール１１
が形成されている。実装電極領域１２ａ，１２ｂでは、
第１の実装電極６ａと第２の実装電極６ｂとを電気的に
接続するためのコンタクトホール１１が形成される。
【００３０】ここで、信号線（ソース）電極５は上述の
ように、チタンの導電膜とアルミニウムの導電膜との積
層膜にて形成された第１の信号線（ソース）電極５ａ
と、チタンからなる第２の信号線（ソース）電極５ｂと
で形成され、第１の実装電極６ａは第２の信号線（ソー
ス）電極５ｂを形成するチタンの導電膜にて形成されて
いる。
ように、チタンの導電膜とアルミニウムの導電膜との積
層膜にて形成された第１の信号線（ソース）電極５ａ
と、チタンからなる第２の信号線（ソース）電極５ｂと
で形成され、第１の実装電極６ａは第２の信号線（ソー
ス）電極５ｂを形成するチタンの導電膜にて形成されて
いる。
【００３１】このように、アルミニウムのエッチングを
行った後にチタンからなる第２の信号線（ソース）電極
５ｂを形成することで、チタン表面の変質が抑えられ、
層間絶縁膜７とチタンとの密着性低下による層間絶縁膜
の膜はがれを防止することができた。
行った後にチタンからなる第２の信号線（ソース）電極
５ｂを形成することで、チタン表面の変質が抑えられ、
層間絶縁膜７とチタンとの密着性低下による層間絶縁膜
の膜はがれを防止することができた。
【００３２】この後、例えば酸化インヂウムスズ(ＩＴ
Ｏ）をスパッタリング、フォトリソグラフィーおよびエ
ッチングすることにより画素電極１０および第２の実装
電極６ｂが形成され、アクティブマトリクス基板が完成
する。
Ｏ）をスパッタリング、フォトリソグラフィーおよびエ
ッチングすることにより画素電極１０および第２の実装
電極６ｂが形成され、アクティブマトリクス基板が完成
する。
【００３３】また、この（実施の形態１）では、第１の
信号線（ソース）電極５ａをチタンの導電膜とアルミニ
ウムの導電膜との２層の積層膜にて形成したが、本発明
はこれに限定されるものではなく、２層以上の多層構造
としたり、あるいはチタンの導電膜とアルミニウムの導
電膜とが含まれていればその他の導電膜をさらに含むも
のであってもよい。また、材料および導電膜の製造方法
も上記に限定されるものではない。
信号線（ソース）電極５ａをチタンの導電膜とアルミニ
ウムの導電膜との２層の積層膜にて形成したが、本発明
はこれに限定されるものではなく、２層以上の多層構造
としたり、あるいはチタンの導電膜とアルミニウムの導
電膜とが含まれていればその他の導電膜をさらに含むも
のであってもよい。また、材料および導電膜の製造方法
も上記に限定されるものではない。
【００３４】（実施の形態２）図２は本発明の（実施の
形態２）を示す。画素領域８の要部の構造は上記（実施
の形態１）とほぼ同様であるが、この（実施の形態２）
では、以下のように信号線（ソース）電極５が形成され
る。
形態２）を示す。画素領域８の要部の構造は上記（実施
の形態１）とほぼ同様であるが、この（実施の形態２）
では、以下のように信号線（ソース）電極５が形成され
る。
【００３５】まず、スパッタ法によりチタンを堆積し、
フォトリソグラフィーおよび例えば塩素系ガスにて乾式
エッチングを行うことにより第１の信号線（ソース）電
極５ａと第１の実装電極６ａとを形成する。
フォトリソグラフィーおよび例えば塩素系ガスにて乾式
エッチングを行うことにより第１の信号線（ソース）電
極５ａと第１の実装電極６ａとを形成する。
【００３６】続いて、第１の信号線（ソース）電極５ａ
の上にスパッタ法によりアルミニウムの導電膜を形成
し、前記導電膜にさらにモリブデンの導電膜を積層す
る。得られた積層膜にフォトリソグラフィーおよび例え
ばリン酸を主成分とするエッチャントにて湿式エッチン
グを行うことにより第２の信号線（ソース）電極５ｂが
形成される。
の上にスパッタ法によりアルミニウムの導電膜を形成
し、前記導電膜にさらにモリブデンの導電膜を積層す
る。得られた積層膜にフォトリソグラフィーおよび例え
ばリン酸を主成分とするエッチャントにて湿式エッチン
グを行うことにより第２の信号線（ソース）電極５ｂが
形成される。
【００３７】すなわち、信号線（ソース）電極５はチタ
ンからなる第１の信号線（ソース）電極５ａと、アルミ
ニウムの導電膜とモリブデンの導電膜との積層膜にて形
成された第２の信号線（ソース）電極５ｂとで形成さ
れ、第１の実装電極６ａは、第１の信号線（ソース）電
極５ａと同様のチタンにて形成されている。
ンからなる第１の信号線（ソース）電極５ａと、アルミ
ニウムの導電膜とモリブデンの導電膜との積層膜にて形
成された第２の信号線（ソース）電極５ｂとで形成さ
れ、第１の実装電極６ａは、第１の信号線（ソース）電
極５ａと同様のチタンにて形成されている。
【００３８】このように、第２の信号線（ソース）電極
５ｂを形成するに際し、アルミニウムの導電膜とモリブ
デンの導電膜とを同時にエッチングすることで、モリブ
デンにより、従来例を示す図６の斜線部Ｘに対応する図
２の斜線部Ｙにおいて露出したチタン表面のアルミニウ
ムのエッチャントによる変質が抑えられ、層間絶縁膜７
との密着性低下を抑制することができ、層間絶縁膜７の
膜はがれを防止することができた。
５ｂを形成するに際し、アルミニウムの導電膜とモリブ
デンの導電膜とを同時にエッチングすることで、モリブ
デンにより、従来例を示す図６の斜線部Ｘに対応する図
２の斜線部Ｙにおいて露出したチタン表面のアルミニウ
ムのエッチャントによる変質が抑えられ、層間絶縁膜７
との密着性低下を抑制することができ、層間絶縁膜７の
膜はがれを防止することができた。
【００３９】この後、例えば酸化インヂウムスズ（ＩＴ
Ｏ）をスパッタリング、フォトリソグラフィーおよびエ
ッチングすることにより画素電極１０および第２の実装
電極３２が形成され、アクティブマトリクス基板が完成
する。
Ｏ）をスパッタリング、フォトリソグラフィーおよびエ
ッチングすることにより画素電極１０および第２の実装
電極３２が形成され、アクティブマトリクス基板が完成
する。
【００４０】なお、上記各実施の形態において、画素電
極１０と第２の実装電極６ｂは同時に形成する必要はな
いが、同時に形成する方が工程が簡略化されて好まし
い。また、第２の実装電極６ｂは形成する必要はない
が、形成した方が実装電極の断線防止となり好ましい。
さらに、非線形素子として薄膜トランジスタを用いたが
薄膜ダイオードやＭＩＭを用いても構わない。
極１０と第２の実装電極６ｂは同時に形成する必要はな
いが、同時に形成する方が工程が簡略化されて好まし
い。また、第２の実装電極６ｂは形成する必要はない
が、形成した方が実装電極の断線防止となり好ましい。
さらに、非線形素子として薄膜トランジスタを用いたが
薄膜ダイオードやＭＩＭを用いても構わない。
【００４１】
【発明の効果】以上のように本発明の液晶表示装置によ
ると、信号線（ソース）電極を、チタンの導電膜にアル
ミニウムの導電膜を積層した第１の信号線電極と、導電
膜からなる第２の信号線電極とで構成し、前記第２の信
号線電極を形成する導電膜を第１の実装電極として、こ
の第１の実装電極に第２の実装電極を積層して実装電極
を構成することで、第２の信号線電極を形成する導電膜
の表面の変質を抑制し、層間絶縁膜との密着強度を高め
層間絶縁膜の剥離を防止することができ、第２の実装電
極を形成することで、実装電極の断線防止効果が得られ
る。
ると、信号線（ソース）電極を、チタンの導電膜にアル
ミニウムの導電膜を積層した第１の信号線電極と、導電
膜からなる第２の信号線電極とで構成し、前記第２の信
号線電極を形成する導電膜を第１の実装電極として、こ
の第１の実装電極に第２の実装電極を積層して実装電極
を構成することで、第２の信号線電極を形成する導電膜
の表面の変質を抑制し、層間絶縁膜との密着強度を高め
層間絶縁膜の剥離を防止することができ、第２の実装電
極を形成することで、実装電極の断線防止効果が得られ
る。
【００４２】また、本発明の液晶表示装置の製造方法に
よると、透明基板上に、遮光性物質からなる走査線電極
を形成し、前記走査線電極上に第１の信号線電極と第２
の信号線電極とからなる信号線電極を形成し、その上に
層間絶縁膜を形成する液晶表示装置の製造方法であっ
て、前記第１の信号線電極を、チタンの導電膜にアルミ
ニウムの導電膜を積層してフォトリソグラフィー、湿式
エッチング、乾式エッチングを順次行って形成し、この
第１の信号線電極上に実装電極を兼ねるように前記第２
の信号線電極を積層して形成することで、第２の信号線
電極を形成する導電膜の表面の変質を抑制し、層間絶縁
膜との密着強度を高め層間絶縁膜の剥離を防止できる。
よると、透明基板上に、遮光性物質からなる走査線電極
を形成し、前記走査線電極上に第１の信号線電極と第２
の信号線電極とからなる信号線電極を形成し、その上に
層間絶縁膜を形成する液晶表示装置の製造方法であっ
て、前記第１の信号線電極を、チタンの導電膜にアルミ
ニウムの導電膜を積層してフォトリソグラフィー、湿式
エッチング、乾式エッチングを順次行って形成し、この
第１の信号線電極上に実装電極を兼ねるように前記第２
の信号線電極を積層して形成することで、第２の信号線
電極を形成する導電膜の表面の変質を抑制し、層間絶縁
膜との密着強度を高め層間絶縁膜の剥離を防止できる。
【図１】（実施の形態１）における液晶表示装置の実装
電極領域の一部分の断面図
電極領域の一部分の断面図
【図２】（実施の形態２）における液晶表示装置の実装
電極領域の一部分の断面図
電極領域の一部分の断面図
【図３】液晶表示装置の平面図と画素領域の拡大平面図
【図４】図３の要部の断面図
【図５】従来の実装電極の部分の拡大斜視図
【図６】従来の液晶表示装置の一部分の断面図
１ 透明基板
２ 走査線（ゲート）電極
３ ゲート絶縁膜
４ 半導体層
５ 信号線（ソース）電極
５ａ，５ｂ 第１，第２の信号線（ソース）電極
６ａ，６ｂ 第１，第２の実装電極
７ 層間絶縁膜
８ 画素領域
９ ドレイン電極
１０ 画素電極
１１ コンタクトホール
１２ａ，１２ｂ 実装電極領域
１３ａ ゲート側実装電極
１３ｂ ソース側実装電極
Ｔｒ 薄膜トランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平３−58019（ＪＰ，Ａ)
特開 平３−260631（ＪＰ，Ａ)
特開 平７−209663（ＪＰ，Ａ)
特開 平６−148683（ＪＰ，Ａ)
特開 平６−67211（ＪＰ，Ａ)
特許3187004（ＪＰ，Ｂ２)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1343
G02F 1/136 - 1/1368
Claims (2)
- 【請求項１】透明基板の上に遮光性物質からなる走査線
電極と信号線電極およびその交点に非線形素子をマトリ
クス状に形成し、その上に層間絶縁膜を有する液晶表示
装置であって、 前記信号線電極を、チタンの導電膜からなる第１の信号
線電極にアルミニウムの導電膜とモリブデンの導電膜と
を積層した第２の信号線電極を積層して構成し、 前記第１の信号線電極を第１の実装電極として、この第
１の実装電極に第２の実装電極を積層して実装電極を構
成した液晶表示装置。 - 【請求項２】第２の実装電極は酸化インヂウムスズから
なる請求項１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000348869A JP3406292B2 (ja) | 2000-11-16 | 2000-11-16 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000348869A JP3406292B2 (ja) | 2000-11-16 | 2000-11-16 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30772897A Division JP3187004B2 (ja) | 1997-11-11 | 1997-11-11 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001201761A JP2001201761A (ja) | 2001-07-27 |
| JP3406292B2 true JP3406292B2 (ja) | 2003-05-12 |
Family
ID=18822370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000348869A Expired - Lifetime JP3406292B2 (ja) | 2000-11-16 | 2000-11-16 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3406292B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI230292B (en) | 2002-12-09 | 2005-04-01 | Lg Philips Lcd Co Ltd | Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same |
| JP5256012B2 (ja) * | 2008-12-22 | 2013-08-07 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
-
2000
- 2000-11-16 JP JP2000348869A patent/JP3406292B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001201761A (ja) | 2001-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100364949B1 (ko) | 액정 표시 장치의 제조 방법 | |
| JP3410656B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2001013520A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2850850B2 (ja) | 半導体装置の製造方法 | |
| US7477350B2 (en) | Thin film array panel | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JP2000284326A (ja) | 液晶表示装置とその製造方法 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| JP3861895B2 (ja) | 半透過型液晶表示装置およびその製造方法 | |
| JP2702294B2 (ja) | アクティブマトリクス基板 | |
| JP3406292B2 (ja) | 液晶表示装置 | |
| JPH06281956A (ja) | アクティブマトリクス配線基板 | |
| KR20010066244A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP3187004B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3169322B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3736105B2 (ja) | アクティブマトリクス基板およびその製造方法ならびに液晶パネル | |
| JP3377003B2 (ja) | アクティブ素子アレイ基板の製造方法 | |
| JPS61203484A (ja) | 表示装置用駆動回路基板及びその製造方法 | |
| JPH06242453A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2008275940A (ja) | 電気光学装置、及びその製造方法、電子機器 | |
| JP2895698B2 (ja) | アクティブマトリクス基板 | |
| KR100697368B1 (ko) | 박막트랜지스터-액정표시패널의 제조방법 | |
| JP4455827B2 (ja) | 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |