JPS61203484A - 表示装置用駆動回路基板及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は薄膜スイッチング素子をマトリックス状に配列
してなる表示装置用駆動回路基板及びその製造方法に関
する。

〔発明の技術的背景とその問題点〕

エレクトロルミネッセンス、発光ダイオード。

プラズマ、螢光表示管、液晶等の表示デバイスは。

翫示部の薄麗化が可能でアシ計測機器、事務機器やコン
ビエータ等の端末表示装置おるいは特殊な表示装置への
用途として要求が高まっている。これらの中で薄膜トラ
ンジスタのスイッチング素子マトリックスアレイを用い
たエレクトロルミネッセンスや液晶表示装置性、低消費
電力化や低コスト化が可能であるために表示デバイスと
して注目され、近年各所で開発されて−る（例えばＩＥ
ＩΣＴｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｅｌｅｃｔｒｏ
ｎ　Ｄｅｖｉｃｅｓ　Ｖｏｌ　Ｄ−２０。

Ａ６１１　、Ｎｏｖｅｍｂｅｒ　１９７３．ＰＰ９９５
−１００１参照）。

このようなスイッチングトランジスタの材料としては結
晶、多結晶、アモルファス状態のＳｔ、Ｃｄ’ｓ　。

Ｔｅ、ＣｄＳ等が用いられる。この中でも多結晶半導体
やアモルファス半導体の薄膜技術は、低温プロセスが可
能なためにガラス基板等の比較的低温で取扱うことの必
要な基板上にもスイッチングトランジスタのアクティブ
マトリクス素子を形成することができ、低価格で大面積
の表示装置を実用段階にした。

第８図は一般的な薄膜トランジスタアレイを用いた表示
装置の等価回路である。アドレス配線αυ（１１１ｅ　
１１２　＊・・・ｌｌｎ　）は横方向に並ぶ薄膜トラン
ジスタ（１３のゲート電極を共通にドライブし、データ
配線ａ３　（１２１，１２２・・・１２ｎ）は縦方向に
並ぶ薄膜トランジスタ０のソース電極に画像信号を与え
る。薄膜トランジスタ０の各々はアドレス配線αυとデ
ータ配線αりの各交点に対応した画素毎に用しられ、各
ドレイン電極は表示素子ａ！９と共にキャパシタＩにも
接続されている。表示素子傾は、例えば液晶やエレクト
ロルミネッセンス素子でおる。具体的に液晶表示装置を
例にとると、アドレス配線αυ、データ配線ａ２．トラ
ンジスタ（１３およびキャパシタα尋を集積形成し九駆
動回路基板とこれに対向する透明電極を全面に形成した
基板との間に液晶層を挾持することにより構成される。

また最近ではここで使われている薄膜トランジスタ０Ｏ
Ｎ−ＯＦＦ特性等が改善され補助容量となるキャパシタ
Ｉがなくても実質的には表示素子ａ！９となる液晶自体
のもつ容量だけで書込んだ画像情報の保持タイムを充分
長くとれるようになりた。

このようにアクティブマトリックス聾の表示装置はアド
レス配線の走査毎に−ライン分の画像データを書込む線
順次走査方式で採用することによυ表示素子ｒｉＳをデ
瓢−ティ比はぼ１００％で駆動することができるために
見ｉＪ鱒画像が得られる。

ところで薄膜トランジスタを構成する半導体薄膜として
例えばａ−８ｌ（アモルファスシリコン）やｐ−５ｔｃ
ポリシリ；ン）、絶線膜として５ｉＯａ（シリコン酸化
膜）や８１Ｎ！膜（シリコン窒化膜）、画素電極として
ＩＴＯｆ−の透明導電膜、このＩＴＯとオーミック接触
が可能な金属としてＭｏ等が使われている。これらの薄
膜の加工は従来のウェットな化学薬品を用いたパターン
化技術に対し、最近では０２１ＣＦ４等のガス分囲気中
のプラズマによるＣＤＩ（ケミカル、ドライ、エツチン
グ）技術が多く用いられるようにな抄、工程の簡易化ば
かりでなく加工精度が改善されている。このような構造
をもつ薄膜トランジスタのマトリックスプレイを形成す
る際には、次のような工程上の問題がある。すなわち、
下層のアドレス配線としてＭｏを用い、このアドレス配
線の所定箇所に絶縁膜として５ＩＮｘ腰を介して付着し
九ａ−８１膜を島状パターン形状とするためにＣＤＩで
エツチングを行なうとこのａ−８ｔ膜のエツチング終了
直後には下層の５ＩＮｘ膜もエツチングされてしまう。

このＳｉＮア膜のわ″かなエツチングはＳｉＮｘ膜にピ
ンホーシ欠ｍｋ発生させるばかりでなく膜厚が薄くなる
ことによって後工程で形成するデータ配線と、下層アド
レス配線との交差部の浮遊容量が増し電気信号の相互干
渉が大きくなってしまう。

このような問題に対処し特開昭５８−１９００４２号の
薄膜半導体装置や特開昭５９−４３５８４号のマトリッ
クス屋液晶表示装置おるいはテレビジョン学会誌ＶｏＩ
、３８．４４　、１９８４　、ＰＰ３６６−３７０で記
載のアモルファスシリコンＴＰＴアクティブマトリック
スを用いたフルカラー液晶テレビでは絶縁膜を介して直
交するＸ配線とＹ配線との交点における絶縁膜のピンホ
ールによる配線相互の短絡を防ぐために、半導体薄膜層
がある意味では絶縁膜であることを利用してこれらの交
点部の絶縁膜上に半導体薄膜を積み重ねる構造をとって
いる。じかしながら、これらの薄膜トランジスタの構造
は、第９図（＆）およびそのＡ−Ａ’断面図（ｂ）で示
すように、例えば絶縁膜ＣＩ３を介して互いに直交する
アドレス配線（２１ａ）およびデータ配線（２５ａ）の
それぞれ所定箇所からゲート電極パターン（２１ｂ）と
ソース電極パターン（２５ｂ）が６設されていて、この
部分にはトランジスタのチャンネル部となるパターン（
２３ａ　）と、アドレス配線（２１ａ）とデータ配線（
２５ａ）の交点部分には絶縁膜（２）とともに中間層と
なるパターン（２３ｂ）の半導体薄膜のパターンが形成
されるなど複雑な配置パターンとなっている。

更に薄膜トランジスタのスイッチング特性を改善し表示
装置の品位を向上するためには、眉間絶縁膜を薄くする
ことが有効と考えられるがこのために起こるアドレス配
線段差部の眉間絶縁膜の被覆性がそこなわれ、層間シｌ
−トが多発する問題があった。また、製造上、真空容器
内での連続形成ができないことからほこり等による原因
でアドレス配線及びデータ配線のオープンまたはシ璽−
トがおこりやすくなる問題があって、これらが製造上の
歩留りを著しく低下させる原因となってい友。

〔発明の目的〕

本発明は上述した問題に鑑みなされたもので、多層配線
相互の電気的短絡及び多層配線の電気的開放を防止し得
る構造であるので、大面積で高密度の表示装置に於いて
、歩留りの良い表示装置用駆動回路基板とその製造方法
を提供することを目的とする。

〔発明の概要〕

本発明は絶縁基板上に第１の導電膜、第１０絶絶膜、半
導体薄膜が順次堆積して形成されており、第１の絶縁膜
はに１の導電膜形成領域に対し略同じか若しくはより小
さい領域に形成され、半導体薄膜は第１の絶縁膜形成領
域に対し略同じか若しくはよシ小さい領域に形成されて
おり、第１の導電膜、第１の絶縁膜及び半導体薄膜の各
一端及び他端は第２の絶縁膜で被覆されており、半導体
薄膜の一部は第２の導電膜に、他の一部は第３の導電膜
に電気的に接続されており、第２若しくは第３の導電膜
のいずれか一方は表示用透明導電膜に電気的に接続され
た表示装置用駆動回路基板及びその製造方法を得るもの
である。

〔発明の効果〕　　　　” 本発明によれば、駆動素子の絶縁膜を第１の絶縁膜（ゲ
ート絶縁膜）の他に第２の絶縁膜を設け。

じかも第１の絶縁膜（ゲート絶縁膜）を第１の導電膜（
ゲート電極）のエツジ部で段差を生じさせずに設けるこ
とができるので、第１の導電膜（ゲート電極）と第２若
しくは＠３の導電膜（ソース若しくはドレイン電極）と
の眉間ショートを防止することができる、また、このよ
うに第２の絶縁膜を設けることで第１の導電膜（ゲート
電極）、第１の絶縁膜（ゲート絶縁膜）、半導体薄膜を
連続堆積してバターニング形成することができ、その結
果真空容器内で連続して膜形成が行なえるのでほこり等
による配線のシ目−トｅオープンを減少することができ
る。

〔発明の実施例〕

以下、本発明の実施例を図面を参照して説明する。第１
図は本発明による表示装置用駆動回路基板の一実施例を
示すものである。すなわち、例えばガラス基板からなり
厚さが約２關の絶縁性基板（至）上の一部にＭｏからな
り厚さが約２０００１の不透明導電膜（ゲート電極）６
７Ｊが形成されており、この不透明導電膜ω上にはこの
導電膜６３領域と略同じか或いはこれより小さい領域に
厚さが約２０００久のシリコン酸化膜（ゲート絶縁膜）
　（ＳｉＯｚ）（ロ）が形成されている。さらにこのシ
リコン酸化膜（Ｓｉ０２）６４）上にはこのシリコン酸
化膜（ロ）領域と略同・じか或いはこれより小さい領域
に厚さが約３０００Ａ（Ｄアモルファスシリコン（ａ−
８ｉ）膜（ト）が形成すまた不透明導電膜６６、シリコ
ン酸化膜５４）、ａ−８ｔ膜（至）のそれぞれの一端及
び他端、さらにはＭｏ膜膜上上エツジ部には第２の絶縁
膜□□□が形成されており、　Ｍｏ膜膜上上他の一部に
それぞれ形成されたソース電極■、ドレイン電極６ｚと
下層のゲート電極も３との絶縁を行なって薄膜半導体装
置を構成している。第２の絶縁膜■は、例えば基板ω上
のゲート電極５２からａ−８ｔ膜＠までの厚さと略等し
いか或いはそれ以上の厚さく例えばｓｏｏｏＸ−１ａｍ
の範囲）であれば十分である。またざらにドレイン電極
６３は、薄膜半導体装置形成部以外の領域に形成された
ＩＴＯからなる厚さ約ｔｏｏｏＸの画素電極１４）（表
示用透明導電膜）に接続されている。尚。

ａ−８Ｌ膜圀とソース電極■、ドレイン電極帖３との接
続はｎ”ａ　−８１／ｉｔ　ｆｉｌ　（厚さが約５０Ｏ
Ａ）及びＭｏ膜−（厚さが約５００Ｘ）を介して、また
ドレイン電極もっと画素電極（財）との接続もＭＯ膜σ
Ｑを介して行なうことにより略オーミック接触を得るこ
とができる。

すなわち、本実施例の特徴はゲート絶縁膜（ロ）及び半
導体薄膜（至）のそれぞれが各層の下層（ゲート電極６
Ｓ５及びゲート絶紗膜（ロ））の形成領域に対して略同
じか或いはより小さい領域に形成されており、これによ
りゲート絶縁膜（ロ）の段差部をなくシ、ソース電極−
、ドレイン電極６ｚとゲート電極５３との絶縁は第２の
絶縁層□□□により確実に行った点にある。これにより
ゲート絶縁膜（財）の段差部による層間シ言−トを防止
できるのでおる。

次に本発明による表示装置用駆動回路基板の他の実施例
を第２図、第３図を参照して説明する。

第２図のものは、画素電極（財）を第２の絶縁膜父上に
形成したものでおる。これにより駆動回路基板を第１図
のものに比して平担化することができ。

液晶表示装置を構成する場合に液晶をより挾持しやすく
なる。

また、第３図のものは画素電極（財）を基板６Ｇ上に直
接形成する場合に応用したもので、ゲート電極５３は基
板ω上に形成されたＩＴＯ膜（すなわち画素電極−と同
一材料からなる）σ１の上に形成されており、また、ド
レイン電極−はＭｏ膜（すなわちゲート電極と同一材料
からなる）（ハ）を介して画素電極（財）に電気的に接
続されている。

以上ＴＦＴ部の断面構造の例を第１図乃至第３図を参照
して説明したが、次にその周辺の平面図を第４図を参照
して説明する。すなわち、　ＴＦＴ部のゲート電極６り
はアドレス配線−の少なくとも一端部には同様に入出力
端子部曽が形成されている。

またＴＦＴ部のソース電極−はデータ配線（財）の凸状
部からなり、このデータ配線（財）の少なくとも一端部
には同様に入出力端子部−が形成されている。

さらにＴＦＴ部のドレイン電極Ｉ３は第３図に示す如く
画素電極（財）に接続されている。この画素電極ａは第
２の絶縁層（至）の開孔部（ハ）に形成されている。

尚、上記アドレス配線（至）とデータ配線（財）はマト
リックス状に配線されており、ＴＦＴ部はその交点部に
形成されている。

第５図及び第６図は本発明の変形例を示すものである。

第５図及び第６図に示すようにデータ配線またはデータ
配線とアドレス配線の両方が第４図のような凸状部を有
してなく、直線のみで構成されている。要するに点線で
示すアドレス配線ω上にこのアドレス配線（至）の幅よ
り狭い幅をもつ第１の絶縁膜パターン（ロ）と、この第
１の絶縁膜パターン（ロ）上に半導体薄膜パターン圀が
形成されており、次いでこの半導体薄膜パターン■上に
第２の絶縁膜端が覆われている。そして、この第２の絶
縁膜（至）上にはデータ配線−及びソース電極６ｚが半
導体薄膜パターン缶の一部に接続して、形成されており
ソース電極６３およびデータ配線（財）と非接触部とな
った半導体薄膜パターン団の表面はオーミック電極が取
り除かれ、高抵抗の半導体薄膜パターンのみとなるよう
に第２の絶縁膜端の開孔に工夫が施されている。このよ
うにすることによってパターンを簡略化して本発明の表
示装置用駆動回路基板を得ることができる。

次に、第３図に示す表示装置用駆動回路基板の製造方法
を第７図を参照して説明する。すなわち、先ず１例えば
ガラス基板からなる厚さ約２舅罵の絶縁基板αη上にＩ
ＴＯからなる厚さ約１００ＯＡの透明導電膜（１０２）
及びＭｏからなる不透明導電膜（１０４）を真空蒸着法
又はスパッタリング法により連続的に順次堆積し、次に
例えばプラズマ、光、マイクロ波、熱等による（２）法
により約２００ＯＡのシリコン酸化膜（１０６）　ｔ−
堆積し、さらに連続して約３００ＯＡのアモルファスシ
リコン（ａ　−８ｉ　）　（１０８）及び約５００Ｘの
ｎ＋アモルファスシリコン（ｎ＋ａ−８ｔ　）　（１１
０）、約５０ＯＡのＭｏ膜（１１２）をそれぞれ堆積す
る。すなわち、第７図（ａ）に示すように絶縁基板（１
００）上に透明導電膜（１０２）　、不透明導電膜（１
０４）　、シリコン酸化膜（１０６）及びａ　−Ｓ　ｉ
膜（１０８）、ｎ”ａ−８ｔ膜（１１０）、Ｍｏ膜（１
１２）を連続して形成する。

次に第７図（ｂ）に示すように第１のホトレジスト（１
１４）を塗布し、パターニングし、ａ−８ｔ膜（１０８
）のパターンを完成させる。さらに第１のホトレジス）
　（１１４）除去後第７図（ｃ）に示すように、第２の
ホトレジスト（１１６）を塗布しａ−８ｔ膜（１０８）
パターンより大きくパターニングして％５１０２膜（１
０６）のパターンを完成させる。次に第２のホトレジス
ト（１１６）除去後第３のホトレジスト（１１８）を塗
布して、　５ｉ０２パターンより大きくパターニングし
て、第７図（ｄ）のように透明導電膜（１０２）による
画素電極（１２０）及びＭｏ膜（１０４）によるアドレ
ス配線（１２２）のパターンを形成する。尚、この際は
ホトレジスト無しで、ａ　−８ｌハターンをマスクとし
てもパターニングできる。

次に第３のホトレジス）　（１１８）除去後厚さ約１，
５丸のポリイミド膜（１２４）を付着して第４のホトレ
ジスト（１２６）でパターニングし、第７図（ｅ）に示
すような第２の絶縁層領域を形成し、ａ→Ｓ１．膜ビ電
極之の接続部及び！４図の平面概略図で示すようなアド
レス配線入出力端子部−の開孔部（１２８）及び画素電
極開孔部（ハ）を開孔し、真空蒸着法或いはスパッタリ
ング法により厚さ約１．５１ｔｍのアルミニウム導電膜
を付着し、第７図（ｆ）［示すように、ソース電極（１
３０）及びＭｏ膜（１０４）を介して画素電極（１２０
）と接続するドレイン電極（１３４）　、さらに第４図
で示すようなデータ配線■及びデータ配線入出力端子部
缶、アドレス配線入出力端子部パターン（１３６）を形
成する。またこれと同時にａ−８１パターン上のＭｏ膜
（１１２）及び画素電極（１２０）上のＭｏ膜（１３２
）がパターニングされる。次に、ソース・ドレイン電極
パターンをマスクとして、ａ　−３ｔパターン上のｎ　
ａ−８ｔ膜（１１０）をパターニングすれば第３図で示
す表示装置用駆動回路基板を完成することができる。こ
のような表示装置用駆動回路基板を用いて例えば＼、晶
表示装置を実現する場合は、第７図（ｇ）に示すように
配向用ポリイミド層（１３８）を塗布して配向処理を施
し、この基板上に液晶（１４０）を介して透明導電膜（
１４２）が形成された基板（１４４）を対向させれば良
い。

次に第２図に示す表示装置用駆動回路基板の製造方法に
ついて説明する。先ず、第７図（ａ）から（ｃ）までの
工程を同様に行ない、５ｉ０２パターンまで完成させる
。次に第７図（ａ）に示すようにＩＴＯ，Ｍｏ　、二層
導電膜のパターニングを行なうのであるが、この場合は
上記製造方法のように画素電極を形成せずに、アドレス
配線パターンを形成する。次に、厚さ約１．５μｍのポ
リイミド膜を付着しバターニングして、第２図に示すよ
うにａ−８ｔ上の一部及び第４図と同様にアドレス配線
入出力端子部を開孔する。ざらにＩＴＯ膜、　Ｍｏ膜を
連続して堆積させ、ソース・ドレイン電極、データ配線
、データ配線入出力端子部及びアドレス配線入出力端子
部の各パターンを形成する。その後、ＩＴＯ膜の画素電
極部上のＭｏ膜を除去すれば良い。このようにして第２
図に示す表示装置用駆動回路基板を完成する。

尚、上記実施例で用いているゲート絶縁膜は５ｔＯｚに
限らず、ＣＶＤ法によるシリコン窒化膜（ＳｉＮ）シリ
コン酸化窒化膜（ＳｉＯＮ）やスパッタリング法による
ＴａｚＯｓ　１８１０２膜等の絶縁膜を用いても良く又
。

アドレス配線として用いている導電膜はＩＴＯ，Ｍｏ。

Ｃｒ　、Ｔｉ　、Ｔａ　、）Ｊ等の単層膜及び多層膜で
も良い。

（ゲート電極）、５４　、１０６・・・第１の絶縁膜（
ゲート絶縁膜）、５６，１０８・・・半導体薄膜（ａ−
８１膜）５８・・・第２の絶縁膜、６０・・・第２の導
電膜（ソース電極）％６２・・・第３の導電膜（ドレイ
ン電極）。

６４　、１２０・・・表示用透明導電膜（表示電極）、
ｅ　６　、１１０　・Ｎ”　ａ−ｓ１膜、６８　、１０
４　、　ｌ１２−Ｍｏ膜、７０　、１０２・・・透明導
電膜、７２・・・Ｍｏ膜、１１４．１１６，１１８，１
２６・・・ホトレジスト。

代理人　弁理士　則　近　憲　佑 （ほか１名） 第１図 第２図 第８図 Ｓｉｔ　５２’　７θ　Ｓθ 第４図 第５図 第６図 第７図 第７図 第７図 第９図 ２ｆら２３ＤＬ

Claims (9)

【特許請求の範囲】
1. 　（１）絶縁基板上に第１の導電膜、第１の絶縁膜、半
   導体薄膜が順次堆積して形成されており、前記第１の絶
   縁膜は前記第１の導電膜形成領域に対し略同じか若しく
   はより小さい領域に形成され、前記半導体薄膜は前記第
   １の絶縁膜形成領域に対し略同じか若しくはより小さい
   領域に形成されており、前記第１の導電膜、前記第１の
   絶縁膜及び前記半導体薄膜の各一端及び他端は第２の絶
   縁膜で被覆されており、前記半導体薄膜の一部は第２の
   導電膜に、他の一部は第３の導電裏に各電気的に接続さ
   れており、前記第２若しくは第３の導電膜のいずれか一
   方は表示用透明導電膜に電気的に接続されていることを
   特徴とする表示装置用駆動回路基板。
2. 　（２）前記第１の導電膜は前記絶縁基板上に形成され
   た透明導電膜上に形成されていることを特徴とする特許
   請求の範囲第１項記載の表示装置用駆動回路基板。
3. 　（３）前記第１の導電膜は前記透明導電膜形成領域に
   対し略同じか若しくはより小さい領域に形成されている
   ことを特徴とする特許請求の範囲第２項記載の表示装置
   用駆動回路基板。
4. 　（４）前記半導体薄膜と前記第２及び第３の導電膜と
   の電気的接続はオーミック接触を得る導電層を介して行
   なわれていることを特徴とする特許請求の範囲第１項記
   載の表示装置用駆動回路基板。
5. 　（５）絶縁基板上に第１の導電膜、第１の絶縁膜，半
   導体薄膜を順次連続して形成する工程と、前記半導体薄
   膜を前記第１の絶縁膜形成領域に対し略同じか若しくは
   より小さい領域に形成する工程と前記第１の絶縁膜を前
   記第１の導電膜形成領域に対し略同じか若しくはより小
   さい領域に形成する工程と、前記第１の導電膜、前記第
   １の絶縁膜及び前記半導体薄膜の各一端及び他端を第２
   の絶縁膜で被覆する工程と、前記半導体薄膜の一部を第
   ２の導電膜に，他の一部を第３の導電膜に各電気的に接
   続する工程と、前記第２若しくは第３の導電膜のいずれ
   か一方を表示用透明導電膜に電気的に接続する工程とか
   らなることを特徴とする表示装置用駆動回路基板の製造
   方法。
6. 　（６）前記第１の導電膜は前記絶縁基板上に形成され
   た透明導電膜上に形成することを特徴とする特許請求の
   範囲第５項記載の表示装置用駆動回路基板の製造方法。
7. 　（７）前記第１の導電膜は前記透明導電膜形成領域に
   対し略同じか若しくはより小さい領域に形成することを
   特徴とする特許請求の範囲第６項記載の表示装置用駆動
   回路基板の製造方法。
8. 　（８）前記表示用透明導電膜と前記透明導電膜は同一
   工程により形成することを特徴とする特許請求の範囲第
   ７項記載の表示装置用駆動回路基板の製造方法。
9. 　（９）前記半導体薄膜と前記第２及び第３の導電膜と
   。電気的接続はオーミック接触を得る導電層を介して行
   なうことを特徴とする特許請求の範囲第５項記載の表示
   装置用駆動回路基板の製造方法。