JPH08116062A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH08116062A JPH08116062A JP6248184A JP24818494A JPH08116062A JP H08116062 A JPH08116062 A JP H08116062A JP 6248184 A JP6248184 A JP 6248184A JP 24818494 A JP24818494 A JP 24818494A JP H08116062 A JPH08116062 A JP H08116062A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor layer
- film transistor
- thin film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000004973 liquid crystal related substance Substances 0.000 description 36
- 239000010408 film Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
層のリーク電流を抑え、薄膜トランジスタのオフ電流を
低くできる薄膜トランジスタ。 【構成】 基板14上にゲート電極30が形成され、基
板上面とゲート電極とを覆ってゲート絶縁層16が形成
され、ゲート絶縁層上に半導体層36が形成され、半導
体層上に離間して対向状態でソース電極34及びドレイ
ン電極32が形成されてなり、前記ゲート電極が半導体
層よりも広く形成され、前記ゲート絶縁層上であって半
導体層の近傍にはソース電極及び又はドレイン電極が形
成されていないことを特徴とする。
Description
られる薄膜トランジスタに関するもので、特に、オフ電
流の低減を図ったものである。
子に用いたアクティブマトリックス液晶表示装置の等価
回路の一構成例を示すものである。図5において、多数
の走査電極線G1,G2,…,Gnと、多数の信号電極線
S1,S2,…,Smとがマトリックス状に配線され、各
走査電極線Gはそれぞれ走査回路1に、各信号電極線S
はそれぞれ信号供給回路2に接続され、各線の交差部分
の近傍に薄膜トランジスタ(スイッチ素子)3が設けら
れ、この薄膜トランジスタ3のドレインにコンデンサと
なる容量部4と液晶素子5とが接続されて回路が概略構
成されている。
1,G2,…,Gnを順次走査して1つの走査電極線G上
のすべての薄膜トランジスタ3を一斉にオン状態とし、
この走査に同期させて信号供給回路2から信号電極線S
1,S2,…,Smを介し、このオン状態の薄膜トランジ
スタ3に接続されている容量部4のうち、表示するべき
液晶素子5に対応した容量部4に信号電荷を蓄積する。
この蓄積された信号電荷は、薄膜トランジスタ3がオフ
状態になっても次の走査に至るまで、対応する液晶素子
5を励起し続けるので、液晶素子5が制御信号により制
御され、表示されたことになる。即ち、このような駆動
を行なうことで外部の駆動用の回路1、2からは時分割
駆動していても、各液晶素子5はスタティック駆動され
ていることになる。
来のアクティブマトリックス液晶表示装置において、走
査電極線Gと信号電極線Sなどの部分を基板上に備えた
ものの一構造例を示すものである。図5と図6に示すア
クティブマトリックス表示装置において、ガラスなどの
透明の基板14上に、走査電極線Gと信号電極線Sとが
互いに交差してマトリックス状に配線されている。ま
た、走査電極線Gと信号電極線Sとの交差部分の近傍に
薄膜トランジスタ3が設けられている。
タ3においては、走査電極線Gから引き出して設けたゲ
ート電極8上に、絶縁層16を設け、この絶縁層16上
にアモルファスシリコン(a-Si)からなる半導体層
20を設け、更にこの半導体層20上にアルミニウムな
どの導体からなるドレイン電極10とソース電極12と
を相互に対向させて離間して設けて構成されている。な
お、半導体層20の最上層はイオンをドープしたアモル
ファスシリコンなどのオーミックコンタクト層22にさ
れていて、図3に示す薄膜トランジスタ3は一般にチャ
ネルエッチ型と称されている構造である。また、これら
の積層体の上部にはさらに保護膜18が積層されてい
る。
8にあけられたコンタクトホール24を通じて画素電極
15に接続されるとともに、前記ソース電極12は信号
電極線Sに接続されている。また、相互に対向したドレ
イン電極10とソース電極12との間の下方側の半導体
層10によりチャネル部26が形成されている。そし
て、保護膜18上に位置する画素電極上に図示しない配
向膜が形成され、さらにその上方に配向膜を備えた透明
の基板が設けられ、それらの配向膜の間に液晶が封入さ
れてアクティブマトリックス液晶表示装置が構成され
る。この構成であると、画素電極15が前記液晶の分子
に電界を印加すると液晶分子の配向制御ができるように
なっている。そして、透明な基板14の下方に付設され
たバックライトから光が照射されると、液晶の配向に従
って光線の偏光方向が変換され、液晶素子毎にそれを透
過する光線と透過しない光線とに制御することができ、
各種の表示を行うことができるようになる。
する液晶表示装置であると、薄膜トランジスタ3の形成
されている箇所においては、光を透過しない各種の電極
等があるために、基板の下方から照射された光線は表示
には寄与しないものの、基板の下方からの光線は薄膜ト
ランジスタ3の下部には当たっていることになる。すな
わち、液晶表示装置の基板14の裏面側にバックライト
が設けられた場合、バックライトから発せられた光線が
基板14を通過すると、その光の一部が図3の矢印Aに
示す如く、半導体層20に当たり、また一部の光はさら
に半導体層20の下面の傾斜面28で反射されることが
ある。すると、光を受けた半導体層20の導電率が高く
なり、光電流が流れるので、薄膜トランジスタ3を駆動
している場合にゲート電極8で回路をオフ(OFF)状
態にしているはずのところに、リーク電流が流れる問題
があった。このリーク電流が生じると液晶駆動時のオフ
電流が増大することになり、液晶表示装置の光透過特性
に悪影響を与えるおそれがあった。
と、直流成分によって液晶に接している配向膜イオン成
分が片寄り、吸着した電荷により電場が生じて表示が焼
き付いてしまう問題がある。そこで、従来から画素電極
15に印加する電圧の極性が逆になっても液晶は同じ光
透過特性を有することを利用し、液晶の交流駆動を行な
い、前記焼き付きの問題の解消を図っている。
容量が発生し、ゲート電圧が画素電極に飛び込み、画素
電極15の電位の動的電圧シフトが発生する。この電圧
シフトを発生させる寄生容量とは、アクティブマトリッ
クス液晶表示装置の一部に形成した絶縁層16が容量化
してしまうためである。
ついて考察すると、ゲート電極8とドレイン電極10と
の間に設けられている絶縁層16が寄生容量化するので
あるが、図3に示す構造では、ゲート電極8とドレイン
電極10の重なり部分が大きいために、ゲート−ドレイ
ン間容量(CGD)が比較的大きくなってしまい、寄生容
量が大きくなる問題があった。更に、前記のようなゲー
ト−ドレイン間容量が生じた場合、液晶駆動時にスイッ
チングノイズを生じる問題があった。そこで、このゲー
ト−ドレイン間容量(CGD)を少しでも抑えるべく、ゲ
ート電極8とソース・ドレイン電極10,12の重なり
部分を小さくするために、ゲート電極8をできるだけ小
さくするこの研究開発がなされている。
16の界面からソース・ドレイン電極10,12にリー
ク電流が流れ、ゲート電圧が負になったときに、オフ電
流が増大してしまうという不具合もあった。
を低下せしめ、もってコントラストが低下し、また不要
な電力を消費してしまうものであった。
あり、半導体層にバックライトなどからの光が入射しな
い構造として半導体層のリーク電流を抑え、薄膜トラン
ジスタのオフ電流を低くできる薄膜トランジスタを提供
することを目的とする。
タは、基板上にゲート電極が形成され、基板上面とゲー
ト電極とを覆ってゲート絶縁層が形成され、該ゲート絶
縁層上に半導体層が形成され、半導体層上に離間して対
向状態でソース電極およびドレイン電極が形成されてな
り、前記ゲート電極が半導体層よりも広く形成され、前
記ゲート絶縁層上であって半導体層の近傍にはソース電
極及び又はドレイン電極が形成されていないことを特徴
とするものである。
はドレイン電極と半導体層の間に、オーミックコンタク
ト層が形成されていることを特徴とするものである。
ックライトが付設されていることを特徴とするものであ
る。
極がその上方に配置される半導体層よりも広いので、バ
ックライトからの光が薄膜トランジスタの下部に入射さ
れても、光を透過しないゲート電極が光を遮り、ゲート
電極の上方の半導体層にバックライトの光が到達しな
い。よって、チャネル部の半導体層に光電流が生じるこ
とがなく、薄膜トランジスタのオフ電流が低くなるの
で、薄膜トランジスタを駆動する場合のオン/オフ比が
向上する。
近傍にはソース電極及び又はドレイン電極が形成されて
いないことから、半導体層とゲート絶縁層の界面からリ
ークするリーク電流がドレイン電極に流れることがな
く、オフ電流を低減せしめることができる。したがっ
て、液晶表示のコントラストを高めることができると共
に、消費電力を低減することができる。
が小さく形成されることから、ゲート電極が大きくと
も、ゲート電極とソース・ドレイン電極の重なり部分が
小さく、ゲート−ドレイン間容量(CGD)を低減される
ので、液晶駆動時のスイッチングノイズを防止を図るこ
とができる。
て説明する。図1は本発明に係る薄膜トランジスタの一
実施例を示すもので、この例の薄膜トランジスタは、ガ
ラス(例えば、屈折率が1.530であるコーニング社
製#7059ガラス)などの透明の基板14上に、C
r、Al、Cu等の導電性と遮光性を有する材料からな
るゲート電極30が形成され、さらに基板14上面とゲ
ート電極30を覆ってゲート絶縁層16(例えば、屈折
率が1.85程度を示す窒化シリコン膜)が形成されて
いる。
ルファスシリコンなどの半導体層36が形成されるとと
もに、ゲート電極30の上方に、相対向して離間したソ
ース電極34とドレイン電極32とが形成され、ソース
電極34と半導体層36との間にイオン打ち込みされた
アモルファスシリコンなど(n+a−SiH)のオーミ
ックコンタクト層46が、ドレイン電極32と半導体層
36との間にイオン打ち込みされたアモルファスシリコ
ンなどのオーミックコンタクト層38がそれぞれ形成さ
れ、ソース電極34とドレイン電極32の間の半導体層
36によってチャネル部41が形成されている。尚、ソ
ース電極34及びドレイン電極32はアルミニウム、C
u、ITOなどの導電性材料からなる。
造の薄膜トランジスタは、図5,6に示す液晶表示装置
の薄膜トランジスタ3として用いられるもので、従来の
薄膜トランジスタと同様に液晶の駆動用に使用されるも
のである。即ち、液晶表示を行なうには、所定の走査電
極線Gと信号電極線Sとに信号を印加して特定の薄膜ト
ランジスタ3により特定の画素電極40に電荷をかけて
液晶の分子に電界をかけることにより表示と非表示を行
なうことができる。
っては、ゲート電極が半導体層36よりも広く形成され
ている。
ては、図3に示されるような従来の薄膜トランジスタと
は異なり、ソース電極12及びドレイン電極10が半導
体層20の周部を覆いつつ、ゲート絶縁層16上に形成
されることなく、ソース電極34及びドレイン電極32
はオーミックコンタクト層46,38を介して半導体層
36の上部にのみ形成され、ゲート絶縁層16上には形
成されていない。即ち、ゲート絶縁層16上であって半
導体層36の近傍にはソース電極34及び又はドレイン
電極32が形成されていない。
形成されていることにより、半導体層36とソース電極
34及びドレイン電極32との接続が良好なオーミック
コンタクトとなり、オン抵抗を低減することができるよ
うになる。
2と、ITOなどからなる画素電極40とは、保護膜1
8のドレイン電極32上に形成されたコンタクトホール
42を通じて接続されている。また、ソース電極34と
信号電極線Sとは保護膜18の上部に形成されたソース
接続体44を通じて接続されている。
ゲート電極30がその上方に配置される半導体層36よ
りも広いので、基板の下方に付設されたバックライトか
らの光が、図1の矢印Aに示すように、薄膜トランジス
タの下部に入射されても、光を透過しないゲート電極3
0が光を遮り、ゲート電極30の上方の半導体層36に
バックライトの光が到達しない。よって、チャネル部4
1の半導体層36に光電流が生じることがなく、薄膜ト
ランジスタのオフ電流が低くなるので、薄膜トランジス
タを駆動する場合の、オン電流とオフ電流との比、即
ち、オン/オフ比が向上する。また、従来の図3に示す
構造の場合よりも、ゲート電極30とドレイン電極32
の重なり部分が小さいので、ゲート・ドレイン間容量
(寄生容量:CGD)が減少する。よってスイッチングノ
イズが減少する。
極34とドレイン電極32のいずれも形成されておら
ず、半導体層36とゲート絶縁層16の界面の近傍にこ
れらソース電極34及びドレイン電極32が形成されて
いないので、半導体層36とゲート絶縁層16の界面か
らのリーク電流がドレイン電極32に流れることがな
い。
るドレイン電流とゲート電圧の関係について、そのオン
領域とオフ領域でのそれぞれの値を示したものである。
また、図4には従来構造の薄膜トランジスタ3でのドレ
イン電流とゲート電圧の関係を示した。尚、各図でのゲ
ート電圧のオフ領域においては、バックライトを点灯し
たもの(破線)と消灯したもの(実線)を共に示した。
ジスタにおいて、ゲート電圧をオフ状態としているとき
に、バックライトが点灯していると、ゲート電圧が−5
V以下のところでは、10-10(A)程度のドレイン電
流が流れ、コントラストが良くないことがわかる。これ
は、バックライトからの光線が半導体層20に照射し、
光電流が流れてしまっていることに起因するものと思わ
れる。また、バックライトが点灯していないときであっ
ても、オフ領域でゲート電圧が下がるにつれて、ドレイ
ン電流が増加してしまっていることがわかる。これは、
半導体層20とゲート絶縁層16の界面からドレイン電
極10に電流がリークしていることに起因するものと思
われる。
と、図2に示すように、ゲート電圧の低下に伴うドレイ
ン電極の増加は僅かであり、かつ、バックライトが点灯
していても、光電流が生じず、ドレイン電流がバックラ
イトの光の影響を殆ど受けないことがわかる。したがっ
て、薄膜トランジスタのオフ電流を低減することができ
る。すなわちオフ電流を1×10-10(A)から1×1
0-12に低減することができることから、図7に示すよ
うに、コントラストを約20から約110へと飛躍的に
高めることができる。また、消費電力の低減も図れる。
ゲート電極が形成され、基板上面とゲート電極とを覆っ
てゲート絶縁層が形成され、該ゲート絶縁層上に半導体
層が形成され、半導体層上に離間して対向状態でソース
電極およびドレイン電極が形成されてなり、前記ゲート
電極が半導体層よりも広く形成され、前記ゲート絶縁層
上であって半導体層の近傍にはソース電極及び又はドレ
イン電極が形成されていないことを特徴とするもので、
ゲート電極がその上方に配置される半導体層よりも広い
ので、バックライトからの光が薄膜トランジスタの下部
に入射されても、光を透過しないゲート電極が光を遮
り、ゲート電極の上方の半導体層にバックライトの光が
到達しない。よって、チャネル部の半導体層に光電流が
生じることがなく、薄膜トランジスタのオフ電流が低く
なるので、薄膜トランジスタを駆動する場合のオン/オ
フ比が向上する。
近傍にはソース電極及び又はドレイン電極が形成されて
いないことから、半導体層とゲート絶縁層の界面からリ
ークするリーク電流がドレイン電極に流れることがな
く、オフ電流を低減せしめることができる。したがっ
て、液晶表示のコントラストを高めることができると共
に、消費電力を低減することができる。
が小さく形成されることから、ゲート電極が大きくと
も、ゲート電極とソース・ドレイン電極の重なり部分が
小さく、ゲート−ドレイン間容量(CGD)を低減される
ので、液晶駆動時のスイッチングノイズを防止を図るこ
とができる。
る。
とドレイン電圧の関係を示すグラフである。
ドレイン電圧の関係を示すグラフである。
の等価回路の一例を示す回路図である。
一構造例の要部を示す平面図である。
ある。
Claims (3)
- 【請求項1】 基板上にゲート電極が形成され、基板上
面とゲート電極とを覆ってゲート絶縁層が形成され、該
ゲート絶縁層上に半導体層が形成され、半導体層上に離
間して対向状態でソース電極およびドレイン電極が形成
されてなり、前記ゲート電極が半導体層よりも広く形成
され、前記ゲート絶縁層上であって半導体層の近傍には
ソース電極及び又はドレイン電極が形成されていないこ
とを特徴とする薄膜トランジスタ。 - 【請求項2】 ソース電極及び又はドレイン電極と半導
体層の間に、オーミックコンタクト層が形成されている
ことを特徴とする請求項1記載の薄膜トランジスタ。 - 【請求項3】 基板の下方に、バックライトが付設され
ていることを特徴とする請求項1または2記載の薄膜ト
ランジスタ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6248184A JP3002099B2 (ja) | 1994-10-13 | 1994-10-13 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
US08/534,612 US5598012A (en) | 1994-10-13 | 1995-09-27 | Thin-film transistor with wide gate electrode and liquid crystal display incorporating same |
DE19538050A DE19538050C2 (de) | 1994-10-13 | 1995-10-12 | Dünnschichttransistor |
KR1019950035061A KR100294350B1 (ko) | 1994-10-13 | 1995-10-12 | 박막트랜지스터 및 액정표시장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6248184A JP3002099B2 (ja) | 1994-10-13 | 1994-10-13 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08116062A true JPH08116062A (ja) | 1996-05-07 |
JP3002099B2 JP3002099B2 (ja) | 2000-01-24 |
Family
ID=17174458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6248184A Expired - Lifetime JP3002099B2 (ja) | 1994-10-13 | 1994-10-13 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5598012A (ja) |
JP (1) | JP3002099B2 (ja) |
KR (1) | KR100294350B1 (ja) |
DE (1) | DE19538050C2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002368228A (ja) * | 2001-06-13 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその駆動方法 |
JP2003249655A (ja) * | 2002-02-22 | 2003-09-05 | Nec Corp | チャネルエッチ型薄膜トランジスタ |
JP2003273365A (ja) * | 2002-03-19 | 2003-09-26 | Advanced Display Inc | 表示装置 |
JP2009071289A (ja) * | 2007-08-17 | 2009-04-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2012014099A (ja) * | 2010-07-05 | 2012-01-19 | Mitsubishi Electric Corp | アクティブマトリックス基板、及び液晶装置 |
US8134155B2 (en) | 2005-06-27 | 2012-03-13 | Lg Display Co., Ltd. | Liquid crystal display device capable of reducing leakage current, and fabrication method thereof |
JP2012053372A (ja) * | 2010-09-03 | 2012-03-15 | Hitachi Displays Ltd | 液晶表示装置 |
JP2012133372A (ja) * | 2004-05-21 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
KR101367129B1 (ko) * | 2008-07-08 | 2014-02-25 | 삼성전자주식회사 | 씬 필름 트랜지스터 및 그 제조 방법 |
KR101409704B1 (ko) * | 2006-12-26 | 2014-06-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
JP2019050394A (ja) * | 2018-10-31 | 2019-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
US5808317A (en) * | 1996-07-24 | 1998-09-15 | International Business Machines Corporation | Split-gate, horizontally redundant, and self-aligned thin film transistors |
KR100230595B1 (ko) * | 1996-12-28 | 1999-11-15 | 김영환 | 액정 표시 장치 및 그 제조방법 |
JP3883641B2 (ja) * | 1997-03-27 | 2007-02-21 | 株式会社半導体エネルギー研究所 | コンタクト構造およびアクティブマトリクス型表示装置 |
US20030120539A1 (en) * | 2001-12-24 | 2003-06-26 | Nicolas Kourim | System for monitoring and analyzing the performance of information systems and their impact on business processes |
KR20040006555A (ko) * | 2002-07-12 | 2004-01-24 | 삼성전자주식회사 | 액정 표시 장치 |
KR100703467B1 (ko) * | 2005-01-07 | 2007-04-03 | 삼성에스디아이 주식회사 | 박막트랜지스터 |
JP5023465B2 (ja) * | 2005-10-20 | 2012-09-12 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
TWI275184B (en) * | 2006-05-18 | 2007-03-01 | Au Optronics Corp | Thin film transistor and fabrication method thereof |
KR101708906B1 (ko) | 2016-10-05 | 2017-02-21 | 배진철 | 의자용 받침대 및 그를 구비하는 의자 |
CN110400811B (zh) | 2019-08-30 | 2021-12-17 | 合肥鑫晟光电科技有限公司 | 阵列基板和显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61203484A (ja) * | 1985-03-06 | 1986-09-09 | 株式会社東芝 | 表示装置用駆動回路基板及びその製造方法 |
JPS62209514A (ja) * | 1986-03-11 | 1987-09-14 | Seiko Epson Corp | アクテイブマトリクス基板 |
JPH0191468A (ja) * | 1987-10-02 | 1989-04-11 | Hitachi Ltd | 薄膜トランジスタ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01217423A (ja) * | 1988-02-26 | 1989-08-31 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタアレイ基板 |
US5355002A (en) * | 1993-01-19 | 1994-10-11 | Industrial Technology Research Institute | Structure of high yield thin film transistors |
-
1994
- 1994-10-13 JP JP6248184A patent/JP3002099B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-27 US US08/534,612 patent/US5598012A/en not_active Expired - Lifetime
- 1995-10-12 KR KR1019950035061A patent/KR100294350B1/ko not_active IP Right Cessation
- 1995-10-12 DE DE19538050A patent/DE19538050C2/de not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61203484A (ja) * | 1985-03-06 | 1986-09-09 | 株式会社東芝 | 表示装置用駆動回路基板及びその製造方法 |
JPS62209514A (ja) * | 1986-03-11 | 1987-09-14 | Seiko Epson Corp | アクテイブマトリクス基板 |
JPH0191468A (ja) * | 1987-10-02 | 1989-04-11 | Hitachi Ltd | 薄膜トランジスタ |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
JP2002368228A (ja) * | 2001-06-13 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその駆動方法 |
JP2003249655A (ja) * | 2002-02-22 | 2003-09-05 | Nec Corp | チャネルエッチ型薄膜トランジスタ |
JP4604440B2 (ja) * | 2002-02-22 | 2011-01-05 | 日本電気株式会社 | チャネルエッチ型薄膜トランジスタ |
JP2003273365A (ja) * | 2002-03-19 | 2003-09-26 | Advanced Display Inc | 表示装置 |
JP2012133372A (ja) * | 2004-05-21 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US8134155B2 (en) | 2005-06-27 | 2012-03-13 | Lg Display Co., Ltd. | Liquid crystal display device capable of reducing leakage current, and fabrication method thereof |
KR101409704B1 (ko) * | 2006-12-26 | 2014-06-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
JP2009071289A (ja) * | 2007-08-17 | 2009-04-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
KR101367129B1 (ko) * | 2008-07-08 | 2014-02-25 | 삼성전자주식회사 | 씬 필름 트랜지스터 및 그 제조 방법 |
JP2012014099A (ja) * | 2010-07-05 | 2012-01-19 | Mitsubishi Electric Corp | アクティブマトリックス基板、及び液晶装置 |
JP2012053372A (ja) * | 2010-09-03 | 2012-03-15 | Hitachi Displays Ltd | 液晶表示装置 |
JP2019050394A (ja) * | 2018-10-31 | 2019-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
DE19538050A1 (de) | 1996-04-18 |
KR100294350B1 (ko) | 2001-09-17 |
US5598012A (en) | 1997-01-28 |
DE19538050C2 (de) | 2003-12-11 |
JP3002099B2 (ja) | 2000-01-24 |
KR960015962A (ko) | 1996-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08116062A (ja) | 薄膜トランジスタ | |
KR100209281B1 (ko) | 액정 표시 소자 및 그 제조방법 | |
US5028122A (en) | Liquid crystal active-matrix display device | |
US6278504B1 (en) | Thin film transistor for liquid crystal display device having a semiconductor layer's width smaller than a width of the gate, drain and source electrodes | |
US6066860A (en) | Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device | |
KR100474003B1 (ko) | 액정표시장치 | |
KR20000034033A (ko) | 반사형 액정 표시장치 및 그 제조방법 | |
US6268894B1 (en) | LCD having capacitor lines with particular structures | |
CN101228637A (zh) | 具有包括遮光部分的晶体管的薄膜电路 | |
JP2000323715A (ja) | 表示用薄膜半導体素子及び表示装置 | |
JPH1090655A (ja) | 表示装置 | |
EP0347117A2 (en) | An active-matrix display device | |
KR100244043B1 (ko) | 디스플레이 왜곡을 억제할 수 있는 차광층을 갖는 능동 매트릭스형 액정 디스플레이 장치 | |
KR19990007458A (ko) | 액정 디스플레이용 박막 트랜지스터 | |
KR100527576B1 (ko) | N채널절연게이트형 박막트랜지스터 및 그것을 사용한 액정표시장치 | |
JP3145931B2 (ja) | 薄膜トランジスタ | |
US6278502B1 (en) | Pixel capacitor formed from multiple layers | |
JPH09127556A (ja) | 表示装置及びその駆動方法 | |
US20040090583A1 (en) | Liquid crystal display device integrating driving circuit on matrix substrate | |
JPH0572562A (ja) | アクテイブマトリクス型表示装置 | |
JP2668317B2 (ja) | アクティブマトリクスパネル | |
JP3207760B2 (ja) | 半導体装置およびこれを用いた画像表示装置 | |
JP3316115B2 (ja) | 反射型液晶表示装置 | |
JPH07175087A (ja) | 液晶表示装置 | |
JPH0385529A (ja) | 薄膜半導体表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 14 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |