KR100527576B1 - N채널절연게이트형 박막트랜지스터 및 그것을 사용한 액정표시장치 - Google Patents

N채널절연게이트형 박막트랜지스터 및 그것을 사용한 액정표시장치 Download PDF

Info

Publication number
KR100527576B1
KR100527576B1 KR1019980016247A KR19980016247A KR100527576B1 KR 100527576 B1 KR100527576 B1 KR 100527576B1 KR 1019980016247 A KR1019980016247 A KR 1019980016247A KR 19980016247 A KR19980016247 A KR 19980016247A KR 100527576 B1 KR100527576 B1 KR 100527576B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
region
insulating substrate
channel
Prior art date
Application number
KR1019980016247A
Other languages
English (en)
Other versions
KR19980086808A (ko
Inventor
타쯔야 오오쿠보
겐시로 카와치
요시로 미카미
가즈히토 마스다
히로시 카게야마
Original Assignee
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가부시끼가이샤 히다치 세이사꾸쇼
Publication of KR19980086808A publication Critical patent/KR19980086808A/ko
Application granted granted Critical
Publication of KR100527576B1 publication Critical patent/KR100527576B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 목적은, 게이트 네거티브펄스모드에 의해 발생하는 호트홀에 의해서 열악화 하고 있던 N채널형 박막트랜지스터의 열악화를 방지하는 것이다. 본 발명의 구성은, 폴리실리콘박막(10)에 채널영역(14)과 접하는 P형 반도체영역(13)을 형성한다. P형 반도체영역(13)은 채널영역(14)이외는 어디하고도 전기적으로 접하고 있지 않다. 게이트 네거티브펄스에 의해서 표면에 유기(誘起)되는 홀은 P형 반도체영역(13)으로 부터도 공급된다. 그 홀에 의해 게이트 네거티브펄스에 의한 전계가 완화되고, 게이트 산화막에의 호트홀의 주입이 경감되기 때문에, TFT의 특성 열악화가 경감된다.

Description

N채널절연게이트형 박막트랜지스터 및 그것을 사용한 액정표시장치{N-CHANNEL INSULATED GATE THIN-FILM TRANSISTER AND LIQUID CRYSTAL DISPLAY APPARATUS USING THE SAME}
본 발명은, OA기기 등으로 부터의 화상정보, 문자정보의 표시장치로서 사용되는 액티브매트릭스방식의 액정표시장치 및 그것에 사용되는 N채널박막트랜지스터의 구조에 관한 것이다.
종래, 박막트랜지스터(이하, TFT라고 약칭한다)는, 직시형의 액정표시장치의 패널의 화소에 있어서 액정을 구동하는 것을 목적으로 하여왔다. 그 때문에, TFT의 성능으로서는 단순한 스위칭소자에 의해 만족하고, 반도체박막에는 비결정의 실리콘이 사용되고 있었다. 한편, 투사형의 액정표시장치는 고휘도가 요구되고 있고, 그 투과율을 크게 할 필요가 있기 때문에 TFT의 사이즈를 작게 하지 않으면 안된다. 그러나, 비결정의 실리콘에 의해 형성한 TFT는 전류의 구동능력이 낮기 때문에, TFT사이즈를 작게 할 수 없었다. 그래서, 기판에 석영유리를 사용하여, 비결정의 실리콘을 900℃이상의 고온으로 다결정화함으로써, 전류의 구동능력을 높인 소위 고온 폴리실리콘이 개발되었다. 그러나, 석영유리는 매우 고가이고, 고코스트가 된다는 문제가 있었다. 그래서, 염가인 유리기판을 사용하고, 비결정의 실리콘에 레이저빔을 조사함으로써 다결정화한, 소위 저온 폴리실리콘이 개발되고 있다.
요새 최근, 저온 폴리실리콘으로 형성한 TFT의 성능은 비약적으로 향상하고 있다. 이와 같은 상황에 있어서, TFT를 단순한 액정표시장치에 있어서의 패널의 화소를 구동하는 스위칭소자에 이용하는 것만에 그치지 않고, 액정표시장치의 주변구동회로에도 적용하려고 하는 움직임이 있다. 또한, TFT를 사용해서 메모리기능이나 CPU, 인터페이스, 입력의 I/O, 펜입력등 여러 가지 기능을 탑재한 시스템·인·디스플레이와 같은 액정표시장치가 일반적으로 생각되기 시작하고 있다. 이 경우, TFT가 완수할 역할로서 단순한 스위칭소자뿐만 아니고, 논리회로를 의식한 성능 및 신뢰성이 요구된다.
TFT를 논리소자에 적용했을 때, 게이트·소스·드레인의 3개의 단자에 인가되는 전압패턴으로서, 아래의 표에 표시한 바와 같은 8종류의 패턴을 생각할 수 있다. 표에 있어서, "H"는 하이레벨을 의미하고, "L"는 로우레벨을 의미한다.
종래, TFT는, 액정의 화소구동용에 사용되고 있고, 오로지 이 표의 1∼4와 같은 패턴, 즉 소스·드레인간에 전위차가 발생하는 전위차관계가 사용되어 왔다. 소스·드레인간에 전위차가 발생하면, TFT내부에 고전계(高電界)가 인가되어서, 이상하게 높은 에너지를 가진 캐리어(이하, 호트캐리어라고 칭한다)가 발생된다. 이 호트캐리어가 게이트산화막에 주입됨으로써, TFT의 특성이 열악화한다고 하는 문제가 발생하고 있다.
종래, 이 소스·드레인간에 고전계가 걸리는 것에 의한 호트캐리어 발생에 대한 문제해결이 시도되어 왔다. 그 문제해결의 수단으로서, 예를 들면 고야나기 미쓰마사 저술「서브미크론디바이스 2」마루젠(1995년)제 187페이지에, 라이트리도우프드드레인(LDD)구조 및 2중 드레인구조가 소개되어 있다. 이들 구조는, 소스·드레인간에 인가되는 고전계를 완화하고, 호트캐리어의 발생을 방지하고 있다. 이들 구조는 반도체에 단결정을 사용한 경우의 설명이나, TFT에서도 같은 것을 말할 수 있다.
그러나, 상기 표의 6과 같은 전압인가 패턴에 의한 열악화에 대한 문제는, 거의 논의되고 있지 않다. 왜냐하면, 종래의 액정의 화소를 구동시키는 만큼의 TFT에는, 그와 같은 전압인가 패턴을 거의 발생하는 일이 없었기 때문이다. 그러나, TFT를 사용해서 주변회로를 짰(組)을 때, 예를 들면 시프트레지스터에 사용되는 아날로그스위치에는, 상기 표의 6과 같은 전압인가 패턴이 발생한다.
유달리 N채널 TFT는, 소스 "H", 드레인 "H"로, 게이트에 "L"와 "H"가 교호로 입력되는 스트레스를 인가하였을 경우(이하, 이 스트레스모드를 게이트 네거티브펄스모드라고 칭한다). 현저하게 온전류가 저하하여, TFT특성이 열악화한다. 이 게이트 네거티브펄스모드에 의해 TFT특성이 열악화하는 원인은 다음과 같은 것이라고 생각된다. 게이트전압이 "H"로부터 "L"로 변화하면, 채널영역은 캐리어가 존재하지 않는 공핍층으로부터 홀과잉의 축적층으로 변화한다. 이때, 반도체박막표면에 반도체박막의 채널영역으로부터 홀이 유기(誘起)된다. 그 홀이 게이트 네거티브펄스의 전계에 의해서 높은 에너지를 얻어, 호트홀이 되어, 게이트산화막에 주입하고, 반도체표면에 계면준위를 발생시켜서, TFT의 특성을 현저하게 열악화시켰다고 생각된다.
본 발명은, 이와 같은 게이트 네거티브펄스모드에 의해 열악화하는 TFT에 대해서 그와 같은 열악화를 방지하는 구조의 TFT를 제공하는 것을 목적으로 하는 것이다.
또, 본 발명은, TFT가 게이트 네거티브펄스모드에 의해서 열악화되고 있었기 때문에 TFT의 응용범위가 제한되고, 그 때문에 회로가 복잡하게 되거나, 표시품질이 열악하게 되고 있던 액정표시장치에 대해서, 게이트 네거티브펄스모드에 의해 열악화가 적은 TFT를 적용함으로써, 회로를 간소화하고 표시품질을 향상시킨 액정표시장치를 제공하는 것을 목적으로 한다.
또, 본 발명은, 게이트 네거티브펄스모드에 의해 열악화가 적은 TFT를 시프트레지스터에 적용함으로써, 신뢰성이 향상된 시프트레지스터를 구비한 액정표시장치를 제공하는 것을 목적으로 하는 것이다.
또, 본 발명은, 게이트 네거티브펄스모드에 의해 열악화가 적은 TFT를 아날로그스위치에 적용함으로써, 신뢰성이 향상된 아날로그스위치를 사용한 액정표시장치를 제공하는 것을 목적으로 하는 것이다.
본 발명에서는, TFT의 반도체박막에 채널영역과 접하고, 그 채널영역이외는 어디하고도 전기적으로 접속하고 있지 않는 P형 반도체영역을 형성함으로써 상기 목적을 달성한다. 이 구조의 채용에 의해, 게이트 네거티브펄스에 의해서 표면에 유기되는 홀은, P형 반도체영역부분으로부터도 공급되는 것으로 된다. P형 반도체영역으로부터 공급되는 홀은, 게이트 네거티브펄스에 의한 전계를 완화한다. 그래서, 게이트산화막에의 호트홀의 주입이 경감되고, TFT특성이 열악화가 경감된다. 또, P형 반도체영역부분은 채널영역이외는 어디에도 접속할 필요성이 없기 때문에, 종래의 TFT와 그대로 치환할 수 있고, 또한 TFT면적의 확대는 P형 반도체영역부분만에 그치게 할 수 있다.
또, 본 발명에서는, 액정표시장치에 사용되는 N채널절연게이트형 박막트랜지스터를 상기 TFT에 의해서 구성함으로써, 주변회로중의 시프트레지스터를 구성하는 N채널절연게이트형 박막트랜지스터를 상기 TFT에 의해서 구성함으로써, 혹은 주변회로중의 아날로그스위치를 구성하는 N채널절연게이트형 박막트랜지스터를 상기 TFT에 의해서 구성함으로써 상기 목적을 달성한다.
즉, 본 발명은, 절연기판상에 형성된 반도체박막과, 반도체박막상에 게이트절연막을 개재해서 형성된 게이트전극을 구비하고, 반도체박막에 n형 반도체영역인 소스영역 및 드레인영역이 게이트전극 바로 아래의 진성반도체영역인 채널영역을 사이에 두고 형성되고, 전자를 주된 전류담체(擔體)로 하는 N채널절연게이트형 박막트랜지스터에 있어서, 상기 반도체박막은 채널영역과 접하는 P형 반도체영역을 가지고, 상기 P형 반도체영역은 채널영역이외는 어디하고도 전기적으로 접속하고 있지 않는 것을 특징으로 한다. 반도체박막은, 폴리실리콘에 의해 형성할 수 있다.
또, 본 발명은, 절연기판상에 형성된 게이트전극과, 게이트전극상에 게이트절연막을 개재해서 형성된 반도체박막을 구비하고, 반도체박막에 n형 반도체영역인 소스영역 및 드레인영역이 게이트전극 바로 위의 진성반도체영역인 채널영역을 사이에 두고 형성되어, 전자를 주된 전류담체로 하는 N채널절연게이트형 박막트랜지스터에 있어서, 상기 반도체박막은 상기 채널영역과 접하는 P형 반도체영역을 가지고, 상기 P형 반도체영역은 채널영역이외는 어디하고도 전기적으로 접속하고 있지 않는 것을 특징으로 한다.
또, 본 발명은, 반도체기판에 형성된 절연막과, 절연층상에 형성된 반도체박막과, 반도체박막상에 게이트절연막을 개재해서 형성된 게이트전극을 구비하고, 반도체박막에 n형 반도체영역인 소스영역 및 드레인영역이 게이트전극 바로 아래의 진성반도체영역인 채널영역을 사이에 두고 형성되고, 전자를 주된 전류담체로 하는 N채널절연게이트형 트랜지스터에 있어서, 상기 반도체박막은 채널영역과 접하는 P형 반도체영역을 가지고, 상기 P형 반도체영역은 채널영역이외는 어디하고도 전기적으로 접속하고 있지 않는 것을 특징으로 한다.
또, 본 발명은, 절연기판상에 형성된 복수의 주사전극과, 주사전극과 교차하도록 형성된 복수의 영상신호전극과, 주사전극과 영상신호전극에 접속된 박막트랜지스터와, 박막트랜지스너에 접속된 화소전극을 포함한 액티브매트릭스와, 절연기판상에 상기 박막트랜지스터와 마찬가지 제조법으로 형성된 박막트랜지스터를 포함한 주변회로와, 절연기판에 대향하는 대향기판과, 절연기판과 대향기판과의 사이에 끼워 유지된 액정을 포함한 액정표시장치에 있어서, 박막트랜지스터로서의 상기의 N채널절연게이트형 박막트랜지스터를 사용한 것을 특징으로 한다.
액정표시장치중, 주변회로중의 시프트레지스터에 사용되고 있는 트랜지스터, 특히 주변회로중의 시프트레지스터에 사용되는 아날로그스위치적 역할을 완수하는 N채널절연게이트형 박막트랜지스터를 상기의 N채널절연게이트형 박막트랜지스터로 하면, TFT특성의 열악화를 억제할 수 있어서 유용하다.
이하, 도면을 사용해서 본 발명의 실시형태를 설명한다.
(실시형태 1)
도 1은, 본 발명에 의한 TFT의 일예의 평면모식도이다. 도 2는, 도 1의 A-A'단면모식도이다. 기판은 유리(100)이다. 제 1층째는, 폴리실리콘박막(10)이다. 폴리실리콘박막(10)은, n형 반도체영역인 소스(11) 및 드레인(12)과, P형 반도체영역(13)과, 진성반도체영역인 게이트(16)바로 아래의 채널영역(14)으로 구성된다. 제 2층째는, 게이트절연막(15)이고, 게이트(16)와 폴리실리콘박막(10)을 절연하고 있다. 제 3층째는 게이트(16)이고, 게이트절연막(15)과 동일한 형상이다. 게이트(16)에 양전압을 인가함으로써, 채널영역(14)에 전자가 과잉으로 존재하는 반전층(反轉層)을 발생시켜서 채널을 형성하고, 소스(11)와 드레인(12)간을 인도통과시켜서, 스위칭동작을 할 수 있다.
이 예의 TFT구조에서는, 게이트 네거티브펄스에 의해서 표면에 유기되는 홀은, P형 반도체영역(13)의 부분으로부터도 공급되는 것으로 된다. P형 반도체영역(13)으로부터 공급되는 홀은, 게이트 네거티브펄스에 의한 전계를 완화하고, 그래서, 게이트절연막(15)에의 호트홀의 주입이 경감되어, TFT특성의 열악화가 경감된다.
도 3에 상기 TFT의 제조공정을 표시한다. 단, 도 3의 각 단면은, 도 1의 A-A'단면에 상당하는 단면도이다. 유리기판(100)위에 두께 60㎚의 비결정 실리콘박막을 퇴적한다. 그리고, 이 박막에 레이저를 조사함으로서, 비결정실리콘은 다결정화되어서, 소위 저온 폴리실리콘이 형성된다. 또, 포토리소그래피의 기술에 의해, 폴리실리콘을 에칭해서, 섬형상의 폴리실리콘박막(10)을 형성한다(도 3(a)). 다음에, 게이트절연막용으로서 예를 들면 산화실리콘(15a)을 기상(氣相)성장시킨다. 계속, 게이트용으로서 예를 들면 알루미늄과 같은 금속(16a)을 퇴적시킨다(도 3(b)). 다음에, 게이트 및 게이트절연막을 포토리소그래피의 기술에 의해, 에칭하고, 게이트(16) 및 게이트절연막(15)이 형성된다(도 3(c)). 다음에, 폴리실리콘박막중에, 주기율표에 의해 5족(族)의 불순물 예를 들면 인을, 예를 들면 이온도핑법에 의해 주입해서 n형 반도체영역을 형성하고, 소스(11) 및 드레인(12)을 형성한다(도 3(d)). 다음에, 폴리실리콘박막중에, 주기율표에 의해 3족의 불순물 예를 들면 붕소를, 예를 들면 이온도핑법에 의해 주입해서 P형 반도체영역을 형성한다(도 3(e)). 이와 같이해서, 본 발명의 TFT를 제조할 수 있다.
도 4는, P형 반도체영역(13)을 가진 본 발명의 TFT 및 P형 반도체영역을 가지지 않는 종래의 TFT에, 소스전위 "H", 드레인전위 "H"로, 게이트에 "L"과 "H"의 펄스스트레스를 인가했을 때, 그 열악화의 모양을 표시한 것이다. "L"레벨을 -15V, "H"레벨을 0V, 펄스폭을 10㎲로 하였다. 도 4의 세로축은, TFT의 이동도의 변화량 △μ를 초기의 이동도 μ로 나눈 것이다. 소자수명을 이동도의 열악화량 △μ/μ=0.2라고 정의하면, 이 도면으로부터 알수 있는 바와 같이 본 발명의 TFT는 종래의 TFT에 비해서 50배로 수명이 연장되어 있다.
또한, 이 예에서는 반도체박막을 폴리실리콘으로 했으나, 비결정실리콘이나, 단결정실리콘, 단결정게르마늄등이라도 상관없다.
(실시형태 2)
도 5는, 본 발명에 의한 보텀게이트형 TFT의 일예의 평면모식도이다. 도 6은, 도 5의 A-A'단면모식도이다. 기판은 유리(100)이다. 제 1층째는, 게이트(16)이다. 제 2층째는, 게이트절연막(15)이고, 게이트(16)와 폴리실리콘박막(10)을 절연하고 있다. 제 3층째는 폴리실리콘박막(10)이다. 폴리실리콘박막(10)에는, n형 반도체영역인 소스(11) 및 드레인(12)과, P형 반도체영역(13)과, 진성반도체영역인 게이트전극 바로 위의 채널영역(14)이 형성되어있다. 제 4층째는, 채널을 보호하는 채널보호막(50)이다. 게이트(16)에 포지티브의 전압을 인가함으로써, 채널영역(14)에 전자가 과잉으로 존재하는 반전층을 발생시켜서 채널을 형성하고, 소스(11)와 드레인(12)간을 인도통과시켜서 스위칭 할 수 있다. 본 실시예의 TFT는, 게이트에 네거티브의 펄스가 인가되면 채널영역(14)에 P형 반도체영역(13)으로부터 홀을 공급하여, TFT의 열악화를 방지할 수 있다.
(실시형태 3)
도 7은, 본 발명에 의한 SOI-MOSFET의 일예의 단면모식도이다. 도 7에는 반도체막(17)의 드레인(12)과 P형 반도체영역(13)이 나타나 있고, 도 2나 도 6에 상당하는 도면이다. 반도체기판(18)위에 절연층(19)이 형성되고, 절연층(19)위에 제 1층째의 반도체막(17)이 형성되어있다. 반도체막(17)은, 예를 들면 단결정실리콘이나 갈륨비소의 단결정으로 형성된다. 반도체막(17)은, n형 반도체영역인 소스 및 드레인(12)과, P형 반도체영역(13)과, 진성반도체영역인 게이트 바로 아래의 채널영역(14)으로 구성된다. 제 2층째는, 게이트절연막(15)이며, 게이트(16)와 반도체막(10)을 절연하고 있다. 제 3층째는 게이트(16)이고, 게이트절연막(15)과 마찬가지 형상이다. 게이트(16)에 포지티브의 전압을 인가함으로써, 채널영역(14)에 전자가 과잉으로 존재하는 반전층을 발생시켜서 채널을 형성하고, 소스(11)와 드레인(12)간을 인도통과시켜서, 스위칭동작을 할 수 있다. 본 실시예의 SOI-MOSFET구조에서는, 게이트네거티브펄스에 의해서 표면에 유기되는 홀은, P형 반도체영역(13)의 부분으로부터도 공급되게 된다. P형 반도체영역(13)으로부터 공급되는 홀은, 게이트 네거티브펄스에 의한 전계를 완화하고, 그래서, 게이트절연막(15)에의 호트홀의 주입이 경감되어 SOI-MOSFET의 특성열악화가 경감된다.
(실시형태 4)
본 발명에 의한 N채널 TFT를 사용해서 액정표시장치의 액티브매트릭스회로 및 주변회로를 제작한 예에 대해서 이하에 설명한다.
도 8은, 본 발명의 N채널 TFT를 사용해서 구성한 액정표시장치의 단위화소부분의 평면도이다. 주사전극(22)과 본 발명의 TFT(20)의 게이트를 스루우홀(21a)에 의해 접속하고, 신호전극(23)과 본 발명의 TFT(20)의 드레인을 슬루우홀(21b)에 의해 접속하고, 화소전극(24)과 본 발명의 TFT(20)의 소스를 스루우홀(21c)에 의해 접속하는 구성이다. 주사전극(22)에 선택신호가 들어가서, TFT(20)의 게이트에 전압이 인가됨으로써, TFT(20)는 온한다. 2TFT(20)의 온상태중에 신호전극(23)에 영상신호전압이 입력되면, 영상신호전압은 TFT(20)의 드레인으로부터 소스에 전달해서 화소전극(24)에 인가되어, 액정을 구동한다. 본 발명의 TFT(20)를 화소구동소자로서 사용함으로써, 게이트 네거티브펄스의 구동파형을 화소에 입력할 수 있다.
도 9는, 본 발명의 N채널 TFT를 사용해서 구성한 아날로그스위치의 평면도이다. 본 발명의 N채널 TFT(20)와 P채널 TFT(25)의 드레인 끼리를 배선전극(26a)에 의해 접속해서 Vin으로 하고, 본 발명의 N채널 TFT(20)와 P채널 TFT(25)의 소스끼리를 배선전극(26b)에 의해 접속해서 Vout로 하고, 본 발명의 N채널 TFT(20)와 P채널 TFT(25)의 게이트에 각각 180°위상이 어긋난 클록을 인가하는 구성이다. 클록이 "H"가 되었을 때 Vin에 입력된 신호를 그대로 Vout에 전달하고, 클록이 "L"이 되었을 때 Vin에 입력되어있는 신호를 차단하는 스위치회로이다. 이 회로에 있어서 Vin 및 Vout가 "H"인 경우, 본 발명의 N채널 TFT(20)에 게이트 네거티브펄스모드가 인가된다. 그와 같은 경우라도, 본 발명의 N채널 TFT(20)는 종래의 N채널 TFT와 같이 열악화하지 않고, 안정된 아날로그스위치를 구성할 수 있다.
도 10은, 본 발명의 N채널 TFT를 사용해서 구성한 스태틱형 시프트레지스터회로 1단의 회로도이다. 스태틱형 시프트레지스터의 1단은, 4개의 아날로그스위치(61), (62), (63), (64)와, 4개의 인버터(65), (66), (67), (68)와, 인버터에 전원 원(原)을 공급하는 전원선 VDD와 VSS로 구성된다. 시프트레지스터 1단은, Vin에 입력되어온 펄스파형을 1클록분 늦추어서 Vout 및 신호에 출력하는 회로이다. 아날로그스위치(61)∼(64)로서는, 도 9에 표시한 아날로그스위치를 사용하였다. 특히, 도 10중의 아날로그스위치(62)를 구성하는 N채널 TFT(20)에 의해, 게이트 네거티브펄스모드가 빈번히 인가된다. 그러나, 그와 같은 경우라도, 본 발명의 N채널 TFT(20)는 종래형 TFT와 같이 열악화 하지 않고, 안정된 스태틱형 시프트레지스터가 된다.
도 11은, 본 발명의 N채널 TFT를 사용해서 구성한 액정표시장치의 주변회로 및 액티브매트릭스회로의 블록도이다. 게이트 드라이버는, 액티브매트릭스를 구성하는 단위화소 TFT의 게이트에 접속되어 있는 주사전극을 선순차에 의해 선택하는 회로이며, 주로 시프트레지스터에 의해 구성되어있다. 한편 소스드라이버는, 액티브매트릭스회로를 구성하는 화소전극에 신호전압을 배급하는 회로이며, 주로 시프트레지스터와 아날로그스위치로 구성되어 있다. 이들 소스드라이버 및 게이트드라이버를 적어도 본 발명의 N채널 TFT를 사용해서 구성함으로써, 고신뢰성의 주변회로 및 액티브매트릭스회로를 구성하는 것이 가능하다.
도 12는, 본 발명의 액정표시장치의 단면모식도이다. 액정(27)은, 하부의 액티브매트릭스회로를 옹호하는 유리기판(100)과 상부의 대향유리기판(200)에 끼워져 있다. 액티브매트릭스회로를 옹호하는 유리기판(100)위에는, 도시되어 있지 않으나 주사전극과 신호전극(23)이 매트릭스형상으로 형성되어, 그 교차점근방에 형성된 본 발명의 N채널 TFT(20)를 개재해서 화소전극(24)을 구동한다. 단, 화소전극과 본 발명의 TFT간, 및 각 전극간은 층간절연막(31)에 의해서 절연되어있다. 대향유리기판(200)에는, 컬러필터(30), 차광용블랙매트릭스패턴을 형성하는 차광막(29)이 형성된다. 또한, 액정은 틸트각을 가지게 하기 위하여, 배향막(28)에 접하고 있다.
도 13은, 예를 들면 영상신호가 디지털 신호일 때, 디지털 신호로부터 아날로그신호로 변환하는 기본적인 6비트 DA변환기의 회로도이다. 6비트의 디지털 신호 D0∼D5의 입력을 부호해독기로 해석하고, 아날로그스위치 A0∼A63에 의해서 저항 R0∼R63에 전압을 인가함으로써, Vout에 아날로그전압신호로 변환해서 출력하는 것이다. 이 아날로그스위치 A0∼A63을 구성하는 N채널 TFT에 본 발명의 TFT를 사용하고 있고, 이에 의해 아날로그스위치의 고신뢰성화를 달성할 수 있다.
도 14는, 예를 들면 액정표시장치에 간이적인 메모리를 N채널 TFT 및 P채널 TFT로 구성해서 부가한 경우의, 스태틱형 랜덤 억세스메모리(SRAM)의 단위셀을 표시한 도면이다. 회로구성자체는, 종래 주지의 구성이다. 워드선(WL)이 선택되어서 "H"레벨이 되었을 때, 비트선(BL)의 정보가 이 SRAM에 기록된다. 여기서, N채널 TFT에 본 발명의 TFT를 사용함으로써, 고신뢰성의 SRAM이 가능해진다.
본 발명의 N채널 TFT는, 채널영역과 접하는 P형 반도체영역부분을 가지고 있기 때문에, 게이트 네거티브펄스모드에 대한 TFT의 열악화가 경감되고, 신뢰성을 향상시킬 수 있다. 또, 본 발명에 의하면, 채널영역과 접하는 P형 반도체영역을 가지고 있는 TFT를 사용함으로써, 게이트 네거티브펄스모드에 대한 TFT의 열악화가 경감되어, 신뢰성이 향상된 액정표시장치를 얻을 수 있다.
도 1은 본 발명에 의한 TFT의 일예의 평면모식도
도 2는 도 1의 A-A'단면모식도
도 3은 본 발명의 TFT의 제조공정을 표시한 도면
도 4는 본 발명의 TFT와 종래구조 TFT에 스트레스를 인가했을 때의 열악화의 비교를 표시한 도면
도 5는 본 발명에 의한 보텀게이트형 TFT의 일예의 평면모식도
도 6은 도 5의 A-A'단면모식도
도 7은 본 발명에 의한 N채널 SOI-MOSFET의 단면모식도
도 8은 본 발명의 TFT를 사용한 액정표시장치의 단위화소의 평면도
도 9는 본 발명의 TFT를 사용한 아날로그스위치의 평면도
도 10은 본 발명의 TFT를 사용한 스태틱형 시프트레지스터회로의 회로도
도 11은 본 발명의 TFT를 사용해서 구성한 액정표시장치의 주변회로 및 액티브매트릭스회로의 블록도
도 12는 본 발명의 TFT를 사용해서 구성한 액정표시장치의 단면모식도
도 13은 본 발명의 TFT를 사용해서 구성한 DA변환기의 회로도
도 14는 본 발명의 TFT를 사용해서 구성한 스태틱형 랜덤 억세스메모리셀의 회로도
<도면의 주요부분에 대한 부호의 설명>
10 : 폴리실리콘박막 11 : 소스
12 : 드레인 13 : P형 반도체영역
14 : 채널영역 15 : 게이트절연막
16 : 게이트 17 : 반도체막
18 : 반도체기판 19 : 절연층
20 : 본 발명의 N채널 TFT 21a∼21c : 스루우호울
22 : 주사전극 23 : 신호전극
24 : 화소전극 25 : P채널 TFT
26a, 26b : 배선전극 27 : 액정
28 : 배향막 29 : 차광막
30 : 컬러필터 31 : 층간절연막
41∼44 : 아날로그스위치 45∼48 : 인버어터
50 : 채널보호막 100 : 유리기판
200 : 대향유리기판
A0∼A63 : DA변환기에 있어서의 아날로그스위치
D0∼D5 : 디지털 신호입력선 R0∼R63 : 저항
WL : 워드선 BL : 비드선

Claims (13)

  1. 절연기판상에 형성된 반도체박막과, 상기 반도체박막상에 게이트절연막을 개재해서 형성된 게이트전극을 구비하고, 상기 반도체박막에 n형 반도체영역인 소스영역 및 드레인영역이 게이트전극 바로 아래의 진성반도체영역인 채널영역을 사이에 두고 형성되고, 전자를 주된 전류담체(擔體)로 하는 N채널절연게이트형 박막트랜지스터에 있어서,
    상기 반도체박막은 상기 채널영역과 접하는 P형 반도체영역을 가지고, 상기 P형 반도체영역은 상기 채널영역이외는 어디하고도 전기적으로 접속하고 있지 않은 것을 특징으로 하는 N채널절연게이트형 박막트랜지스터.
  2. 제 1항에 있어서, 상기 반도체박막을 폴리실리콘에 의해 형성한 것을 특징으로 하는 N채널절연게이트형 박막트랜지스터.
  3. 절연기판상에 형성된 게이트전극과, 상기 게이트전극상에 게이트절연막을 개재해서 형성된 반도체박막을 구비하고, 상기 반도체박막에 n형 반도체영역인 소스영역 및 드레인영역이 게이트전극 바로 위의 진성반도체영역인 채널영역을 사이에 두고 형성되고, 전자를 주된 전류담체로 하는 N채널절연게이트형 박막트랜지스터에 있어서,
    상기 반도체박막은 상기 채널영역과 접하는 P형 반도체영역을 가지고, 상기 P형 반도체영역은 상기 채널영역이외는 어디하고도 전기적으로 접속하고 있지 않은 것을 특징으로 하는 N채널절연게이트형 박막트랜지스터.
  4. 반도체기판에 형성된 절연막과, 상기 절연층상에 형성된 반도체박막과, 상기 반도체박막상에 게이트절연막을 개재해서 형성된 게이트전극을 구비하고, 상기 반도체박막에 n형 반도체영역인 소스영역 및 드레인영역이 게이트전극 바로 아래의 진성반도체영역인 채널영역을 사이에 두고 형성되고, 전자를 주된 전류담체로 하는 N채널절연게이트형 트랜지스터에 있어서,
    상기 반도체박막은 상기 채널영역과 접하는 P형 반도체영역을 가지고, 상기 P형 반도체영역은 상기 채널영역이외는 어디하고도 전기적으로 접속하고 있지 않은 것을 특징으로 하는 N채널절연게이트형 박막트랜지스터.
  5. 절연기판상에 형성된 복수의 주사전극과, 상기 주사전극과 교차하도록 형성된 복수의 영상신호전극과, 상기 주사전극과 영상신호전극에 접속된 박막트랜지스터와, 상기 박막트랜지스터에 접속된 화소전극을 포함한 액티브매트릭스와, 상기 절연기판상에 형성된 주변회로와, 상기 절연기판에 대향하는 대향기판과, 상기 절연기판과 상기 대향기판과의 사이에 끼워 유지된 액정을 포함한 액정표시장치에 있어서,
    상기 박막트랜지스터로서 청구항 1기재의 N채널절연게이트형 박막트랜지스터를 사용한 것을 특징으로 하는 액정표시장치.
  6. 절연기판상에 형성된 복수의 주사전극과, 상기 주사전극과 교차하도록 형성된 복수의 영상신호전극과, 상기 주사전극과 영상신호전극에 접속된 박막트랜지스터와, 상기 박막트랜지스터에 접속된 화소전극을 포함한 액티브매트릭스와, 상기 절연기판상에 형성된 주변회로와, 상기 절연기판에 대향하는 대향기판과, 상기 절연기판과 상기 대향기판과의 사이에 끼워 유지된 액정을 포함한 액정표시장치에 있어서,
    상기 박막트랜지스터로서 청구항 2기재의 N채널절연게이트형 박막트랜지스터를 사용한 것을 특징으로 하는 액정표시장치.
  7. 절연기판상에 형성된 복수의 주사전극과, 상기 주사전극과 교차하도록 형성된 복수의 영상신호전극과, 상기 주사전극과 영상신호전극에 접속된 박막트랜지스터와, 상기 박막트랜지스터에 접속된 화소전극을 포함한 액티브매트릭스와, 상기 절연기판상에 형성된 주변회로와, 상기 절연기판에 대향하는 대향기판과, 상기 절연기판과 상기 대향기판과의 사이에 끼워 유지된 액정을 포함한 액정표시장치에 있어서,
    상기 박막트랜지스터로서 청구항 3기재의 N채널절연게이트형 박막트랜지스터를 사용한 것을 특징으로 하는 액정표시장치.
  8. 절연기판상에 형성된 복수의 주사전극과, 상기 주사전극과 교차하도록 형성된 복수의 영상신호전극과, 상기 주사전극과 영상신호전극에 접속된 박막트랜지스터와 상기 박막트랜지스터에 접속된 화소전극을 포함한 액티브매트릭스와, 상기 절연기판상에 형성된 상기 박막트랜지스터를 포함한 주변회로와, 상기 절연기판에 대향하는 대향기판과, 상기 절연기판과 상기 대향기판과의 사이에 끼워 유지된 액정을 포함한 액정표시장치에 있어서,
    상기 박막트랜지스터로서 절연기판상에 형성된 반도체박막과, 상기 반도체박막상에 게이트절연막을 개재해서 형성된 게이트전극을 구비하고, 상기 반도체박막에 n형 반도체영역인 소스영역 및 드레인영역이 게이트전극 바로 아래의 진성반도체영역인 채널영역을 사이에 두고 형성되고, 전자를 주된 전류담체로 하는 N채널절연게이트형 박막트랜지스터이고, 상기 반도체박막은 상기 채널영역과 접하는 P형 반도체영역을 가지고, 상기 P형 반도체영역은 상기 채널영역이외는 어디하고도 전기적으로 접속하고 있지 않는 N채널절연게이트형 박막트랜지스터를 사용한 것을 특징으로 하는 액정표시장치.
  9. 제 8항에 있어서, N채널절연게이트형 박막트랜지스터는 상기 반도체박막을 폴리실리콘으로 형성한 것을 특징으로 하는 액정표시장치.
  10. 절연기판상에 형성된 복수의 주사전극과, 상기 주사전극과 교차하도록 형성된 복수의 영상신호전극과, 상기 주사전극과 영상신호전극에 접속된 박막트랜지스터와, 상기 박막트랜지스터에 접속된 화소전극을 포함한 액티브매트릭스와, 상기 절연기판상에 형성된 상기 박막트랜지스터를 포함한 주변회로와, 상기 절연기판에 대향하는 대향기판과, 상기 절연기판과 상기 대향기판과의 사이에 끼워 유지된 액정을 포함한 액정표시장치에 있어서,
    상기 박막트랜지스터로서 절연기판상에 형성된 게이트전극과, 상기 게이트전극상에 게이트절연막을 개재해서 형성된 반도체박막을 구비하고, 상기 반도체박막에 n형 반도체영역인 소스영역 및 드레인영역이 게이트전극 바로 위의 진성반도체영역인 채널영역을 사이에 두고 형성되고, 전자를 주된 전류담체로 하는 N채널절연게이트형 박막트랜지스터이고, 상기 반도체박막은 상기 채널영역과 접하는 P형 반도체영역을 가지고, 상기 P형 반도체영역은 상기 채널영역이외는 어디하고도 전기적으로 접속하고 있지 않은 N채널절연게이트형 박막트랜지스터를 사용한 것을 특징으로 하는 액정표시장치.
  11. 절연기판상에 형성된 복수의 주사전극과, 상기 주사전극과 교차하도록 형성된 복수의 영상신호전극과, 상기 주사전극과 영상신호전극에 접속된 박막트랜지스터와, 상기 박막트랜지스터에 접속된 화소전극을 포함한 액티브매트릭스와, 상기 절연기판상에 형성된 상기 박막트랜지스터를 포함한 주변회로와, 상기 절연기판에 대향하는 대향기판과, 상기 절연기판과 상기 대향기판과의 사이에 끼워 유지된 액정을 포함한 액정표시장치에 있어서,
    상기 주변회로중에는, 시프트레지스터에 사용되고 있는 N채널절연게이트형 박막트랜지스터가 있고,
    상기 N채널절연게이트형 박막트랜지스터는 절연기판상에 형성된 반도체박막과, 상기 반도체박막상에 게이트절연막을 개재해서 형성된 게이트전극을 구비하고, 상기 반도체박막에 n형 반도체영역인 소스영역 및 드레인영역이 게이트전극 바로 아래의 진성반도체영역인 채널영역을 사이에 두고 형성되고, 전자를 주된 전류담체로 하는 N채널절연게이트형 박막트랜지스터이고, 상기 반도체박막은 상기 채널영역과 접하는 P형 반도체영역을 가지고, 상기 P형 반도체영역은, 상기 채널영역이외는 어디하고도 전기적으로 접속하고있지 않은 N채널절연게이트형 박막트랜지스터인 것을 특징으로 하는 액정표시장치.
  12. 제 11항에 있어서, 상기 N채널절연게이트형 박막트랜지스터는 상기 반도체박막을 폴리실리콘으로 형성한 것을 특징으로 하는 액정표시장치.
  13. 절연기판상에 형성된 복수의 주사전극과, 상기 주사전극과 교차하도록 형성된 복수의 영상신호전극과, 상기 주사전극과 영상신호전극에 접속된 박막트랜지스터와, 상기 박막트랜지스터에 접속된 화소전극을 포함한 액티브매트릭스와, 상기 절연기판상에 형성된 상기 박막트랜지스터를 포함한 주변회로와, 상기 절연기판에 대향하는 대향기판과, 상기 절연기판과 상기 대향기판과의 사이에 끼워 유지된 액정을 포함한 액정표시장치에 있어서,
    상기 주변회로중에는, 시프트레지스터에 사용되고 있는 N채널절연게이트형 박막트랜지스터가 있고,
    상기 N채널절연게이트형 박막트랜지스터는 절연기판상에 형성된 게이트전극과, 상기 게이트전극상에 게이트절연막을 개재해서 형성된 반도체박막을 구비하고, 상기 반도체박막에 n형 반도체영역인 소스영역 및 드레인영역이 게이트전극 바로 위의 진성반도체영역인 채널영역을 사이에 두고 형성되고, 전자를 주된 전류담체로 하는 N채널절연게이트형 박막트랜지스터이고, 상기 반도체박막은 상기 채널영역과 접하는 P형 반도체영역을 가지고, 상기 P형 반도체영역은 상기 채널영역이외는 어디하고도 전기적으로 접속하고 있지 않는 N채널절연게이트형 박막트랜지스터인 것을 특징으로 하는 액정표시장치.
KR1019980016247A 1997-05-08 1998-05-07 N채널절연게이트형 박막트랜지스터 및 그것을 사용한 액정표시장치 KR100527576B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11817197A JP3319975B2 (ja) 1997-05-08 1997-05-08 半導体素子及びそれを用いた液晶表示装置
JP1997-118171 1997-05-08
JP97-118171 1997-05-08

Publications (2)

Publication Number Publication Date
KR19980086808A KR19980086808A (ko) 1998-12-05
KR100527576B1 true KR100527576B1 (ko) 2006-02-20

Family

ID=14729887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980016247A KR100527576B1 (ko) 1997-05-08 1998-05-07 N채널절연게이트형 박막트랜지스터 및 그것을 사용한 액정표시장치

Country Status (3)

Country Link
US (3) US6166786A (ko)
JP (1) JP3319975B2 (ko)
KR (1) KR100527576B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319975B2 (ja) * 1997-05-08 2002-09-03 株式会社日立製作所 半導体素子及びそれを用いた液晶表示装置
KR100628679B1 (ko) * 1999-11-15 2006-09-28 엘지.필립스 엘시디 주식회사 어레이 패널, 액정 표시장치 제조방법 및 그 제조방법에따른액정표시장치
JP4443063B2 (ja) * 2001-02-28 2010-03-31 株式会社日立製作所 電界効果トランジスタ及びそれを使用した画像表示装置
JP4731718B2 (ja) * 2001-04-27 2011-07-27 株式会社半導体エネルギー研究所 表示装置
KR100867537B1 (ko) * 2002-08-29 2008-11-06 엘지디스플레이 주식회사 탑 게이트형 폴리 실리콘 박막트랜지스터 및 그제조방법
TW575961B (en) * 2002-12-03 2004-02-11 Quanta Display Inc Pixel structure
TW578123B (en) * 2002-12-03 2004-03-01 Quanta Display Inc Pixel having transparent structure and reflective structure
KR100542986B1 (ko) * 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
KR100543004B1 (ko) * 2003-09-18 2006-01-20 삼성에스디아이 주식회사 평판표시장치
KR100741976B1 (ko) * 2005-08-25 2007-07-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100878284B1 (ko) * 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
CN113494289B (zh) * 2020-03-18 2023-09-01 中国海洋石油集团有限公司 一种基于半导体变流的油气钻井硫化氢气侵早期监测装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169861A (ja) * 1993-12-14 1995-07-04 Nec Corp 不揮発性半導体記憶装置
JPH0864833A (ja) * 1994-08-18 1996-03-08 Canon Inc 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置
US5593909A (en) * 1993-06-25 1997-01-14 Samsung Electronics Co., Ltd. Method for fabricating a MOS transistor having an offset resistance
JPH09107107A (ja) * 1995-10-13 1997-04-22 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、薄膜トランジスタアレイ、及び液晶表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104173A (ja) * 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
DE3680774D1 (de) * 1985-12-16 1991-09-12 Hitachi Ltd Integriertes halbleiterbauelement.
FR2648623B1 (fr) * 1989-06-19 1994-07-08 France Etat Structure de transistor mos sur isolant avec prise de caisson reliee a la source et procede de fabrication
USH1435H (en) * 1991-10-21 1995-05-02 Cherne Richard D SOI CMOS device having body extension for providing sidewall channel stop and bodytie
JP3126630B2 (ja) * 1994-06-20 2001-01-22 キヤノン株式会社 ディスプレイ
US5712501A (en) * 1995-10-10 1998-01-27 Motorola, Inc. Graded-channel semiconductor device
US5920093A (en) * 1997-04-07 1999-07-06 Motorola, Inc. SOI FET having gate sub-regions conforming to t-shape
JP3319975B2 (ja) * 1997-05-08 2002-09-03 株式会社日立製作所 半導体素子及びそれを用いた液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593909A (en) * 1993-06-25 1997-01-14 Samsung Electronics Co., Ltd. Method for fabricating a MOS transistor having an offset resistance
JPH07169861A (ja) * 1993-12-14 1995-07-04 Nec Corp 不揮発性半導体記憶装置
JPH0864833A (ja) * 1994-08-18 1996-03-08 Canon Inc 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置
JPH09107107A (ja) * 1995-10-13 1997-04-22 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、薄膜トランジスタアレイ、及び液晶表示装置

Also Published As

Publication number Publication date
JP3319975B2 (ja) 2002-09-03
US7002212B2 (en) 2006-02-21
US20040212752A1 (en) 2004-10-28
JPH10308514A (ja) 1998-11-17
US6166786A (en) 2000-12-26
KR19980086808A (ko) 1998-12-05
US6611300B1 (en) 2003-08-26

Similar Documents

Publication Publication Date Title
US5477073A (en) Thin film semiconductor device including a driver and a matrix circuit
US6771247B2 (en) Display and method of driving display
KR100360965B1 (ko) 반도체 장치의 제조 방법
KR100546905B1 (ko) 액정표시장치
US5323042A (en) Active matrix liquid crystal display having a peripheral driving circuit element
KR100501128B1 (ko) 각 화소에 보조 용량을 구비하는 액티브 매트릭스형 표시장치
US6172671B1 (en) Active matrix type display device and fabrication method of the same
KR100527576B1 (ko) N채널절연게이트형 박막트랜지스터 및 그것을 사용한 액정표시장치
KR100965948B1 (ko) 표시 장치 및 그 제조 방법
US6873378B2 (en) Liquid crystal display panel
US6940483B2 (en) Method for driving display device having digital memory for each pixel
JPH10268254A (ja) 液晶表示装置
JP3291038B2 (ja) 半導体回路の作製方法
JPH10240164A (ja) 駆動回路一体型表示装置
JP3767602B2 (ja) 液晶表示装置
JPH0850309A (ja) 電気光学装置
KR101001430B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100867537B1 (ko) 탑 게이트형 폴리 실리콘 박막트랜지스터 및 그제조방법
JP4192690B2 (ja) 発光表示装置
KR100466054B1 (ko) 액티브매트릭스표시장치
KR200255830Y1 (ko) 비오에이 구조 액정표시장치용 어레이 기판
JP2004029825A (ja) 液晶表示装置
JP2000286422A (ja) 半導体装置、電気光学装置、及び電子機器
JP2004163961A (ja) 液晶表示装置
JPH10200123A (ja) 半導体素子およびそれを用いた液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee