JP2004163961A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2004163961A JP2004163961A JP2003408940A JP2003408940A JP2004163961A JP 2004163961 A JP2004163961 A JP 2004163961A JP 2003408940 A JP2003408940 A JP 2003408940A JP 2003408940 A JP2003408940 A JP 2003408940A JP 2004163961 A JP2004163961 A JP 2004163961A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- liquid crystal
- offset
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 液晶表示装置のアクティブマトリクス基板において、その駆動回路82、83を構成するオフセットゲート構造のTFTのうち、レベルシフタ85、89で12V駆動されるTFTのオフセット長は、その他の5V駆動されるTFTのオフセット長に比較して長くして、その信頼性を確保してある。
【選択図】 図1
Description
さらに、一対の基板間に液晶が封入されてなり、該一対の基板のうちの一方の基板上に、走査側またはデータ側駆動回路と、静電保護用の薄膜トランジスタが設けられ、チャネル領域の両側にオフセット領域を挟んでソース・ドレイン領域を有し、ゲート絶縁膜を介して前記チャネル領域に対向するゲート電極を備えるオフセットゲート構造の薄膜トランジスタを用いて前記駆動回路及び前記静電保護用の薄膜トランジスタが構成されてなる液晶表示装置において、前記駆動回路は、低電圧駆動される薄膜トランジスタを有するシフトレジスタと、高電圧駆動される薄膜トランジスタを有するレベルシフタを備え、前記静電保護用の薄膜トランジスのオフセット長は、前記レベルシフタが有する高電圧駆動される薄膜トランジスタのオフセット長より短いことを特徴とする。
また、前記データ側駆動回路は、前記レベルシフタを構成する薄膜トランジスタのオフセット長よりも短いオフセット長を有する薄膜トランジスタにより構成されたアナログスイッチを具備することを特徴とする。
従がって、本発明の液晶表示装置は、一対の基板間に液晶が封入されてなり、該一対の基板のうちの一方の基板上に、複数のデータ線とゲート線が交差して配設され、画像信号が前記データ線に供給される前に当該データ線にプリチャージ電位を供給するプリチャージ用の薄膜トランジスタと、走査側またはデータ側駆動回路とが設けられ、チャネル領域の両側にLDD領域を挟んでソース・ドレイン領域を有し、ゲート絶縁膜を介して前記チャネル領域に対向するゲート電極を備えるLDD構造の薄膜トランジスタを用いて前記駆動回路及び前記プリチャージ用の薄膜トランジスタが構成されてなる液晶表示装置において、前記駆動回路は、低電圧駆動される薄膜トランジスタを有するシフトレジスタと、高電圧駆動される薄膜トランジスタを有するレベルシフタを備え、前記プリチャージ用の薄膜トランジスタのLDD長は、前記レベルシフタが有する高電圧駆動される薄膜トランジスタのLDD長より短いことを特徴とする。
さらに、一対の基板間に液晶が封入されてなり、該一対の基板のうちの一方の基板上に、走査側またはデータ側駆動回路と、静電保護用の薄膜トランジスタが設けられ、チャネル領域の両側にLDD領域を挟んでソース・ドレイン領域を有し、ゲート絶縁膜を介して前記チャネル領域に対向するゲート電極を備えるLDD構造の薄膜トランジスタを用いて前記駆動回路及び前記静電保護用の薄膜トランジスタが構成されてなる液晶表示装置において、前記駆動回路は、低電圧駆動される薄膜トランジスタを有するシフトレジスタと、高電圧駆動される薄膜トランジスタを有するレベルシフタを備え、前記静電保護用の薄膜トランジスのLDD長は、前記レベルシフタが有する高電圧駆動される薄膜トランジスタのLDD長より短いことを特徴とする。
また、前記データ側駆動回路は、前記レベルシフタを構成する薄膜トランジスタのオフセット長よりも短いオフセット長を有する薄膜トランジスタにより構成されたアナログスイッチを具備することを特徴とする。
図1(A)は、液晶表示装置のアクティブマトリクス基板の構成を模式的に示すブロック図である。
本形態に係るアクティブマトリクス基板に用いるTFTは、いずれもオフセットゲート構造またはLDD構造であるため、オフセットゲート構造のTFTを図2を参照して説明しておく。
図1(B)に示すように、データ側および走査側の駆動回路82、83では、N型のTFT10とP型のTFT20とによってCMOS回路が構成されている。このようなCMOS回路は、1段あるいは2段以上でインバータ回路を構成する。
このように構成したアクティブマトリクス基板において、そのデータ側および走査側の駆動回路82、83では、高速動作を実現するために、レベルシフタ85、89を設け、そこでは駆動電圧として12Vを用いるなど、レベルシフタ85、89を構成するTFT10、20は高電圧駆動される。その他の駆動回路では従来どおり、駆動電圧が5Vの低電圧駆動である。しかし、このように構成した駆動回路82、83では、高電圧駆動される側のTFTがその駆動電圧に耐え得るほどの信頼性を有していない。
その理由を解明するにあたって、本願発明者は、オフセットゲート構造のTFTとセルフアライン構造のTFTとを用いて13段のリングオシレータを構成し、バイアス電圧を変えて常温で1時間、駆動したときの発振周波数の時間的変化を検討した。その結果を図3に示す。図3において、オフセット長が0.75μmのN型のTFTとセルフアライン構造のP型のTFTとを用い、かつ、バイアス電圧を12V、15V、18Vとしたときの発振周波数の時間的変化をそれぞれ実線L11、L12、L13で示し、比較例として、セルフアライン構造のN型のTFTとセルフアライン構造のP型のTFTとを用い、かつ、バイアス電圧を15Vとしたときの発振周波数の時間的変化を実線L14で示してある。
また、同様なリングオシレータのバイアスストレス試験として、オフセットゲート構造のN型のTFTとセルフアライン構造のP型のTFTとを用い、いずれもバイアス電圧を15Vとして、N型のTFTのオフセット長とその信頼性との関係を検討した。その結果を図4、図5に示す。
さらにまた、オフセットゲート構造のTFTにおいて、その耐電圧のオフセット長依存性を図6に示す。この図から明らかなように、セルフアライン構造のTFTに比較して、オフセットゲート構造のTFTの方が耐電圧が高い傾向にあり、この傾向はオフセット長を0.5μm以上としたときに顕著である。
そこで、本発明では、駆動回路を構成するTFT10、20、40のいずれについても、オフセットゲート構造とし、かつ、その一部についてはオフセット長を長くすることによって、信頼性を向上する。すなわち、本発明では、駆動回路を構成する全てのTFTについてオフセット長を長くするのではなく、高電圧駆動されるTFTについてのみオフセット長を長めに設定し、従来どおり、低電圧駆動されるその他のTFT(シフトレジスタ用TFT、アナログスイッチ用のTFT、プリチャージ用のTFT、静電保護用のTFT、バッファ用のTFTなど)についてはオフセット長を短めに設定したままである。このため、低電圧駆動されるTFTついては大きなオン電流を確保してあるので、高速動作が可能である一方、高電圧駆動されるTFTについては駆動電圧が高いので、オフセット長を長めに設定しただけではオン電流のレベルが大きく低下することはない。それ故、駆動回路の一部で高電圧駆動した効果をそのまま活かすことができ、高速動作を実現できる。
但し、オフセットゲート構造のTFTにおいて、オフセット長を延ばすと、オン電流の低下が起きる。たとえば、ゲート絶縁膜2の膜厚toxを0.06μm、0.12μmとしたときのオフセット長Losと、セルフアライン構造のTFTのオン電流Ion(S/A) に対するオフセットゲート構造のTFTのオン電流Ion(OS)の比Ion(OS)/Ion(S/A) との関係を検討した結果を図7に示す。
本願発明者が繰り返し行った検討結果によれば、上記の各検討結果および適正なオフセット長は、オフセットゲート構造に代えてLDD構造としたときにも適合する。従って、LDD構造のTFTであれば、上記の説明において、オフセット領域をLDD領域と置き換え、オフセット長をLDD長と置き換えばよい。
図1(A)に示したように、データ線90および走査線91で区画形成された画素領域には画素スイッチング用のTFT30が構成される。このN型の画素用TFT30についても、オフセットゲート構造またはLDD構造にしてオフリーク電流を低減することが好ましい。但し、N型およびP型の駆動回路用TFT10、20についても、N型の画素用TFT30と同様なレベルにまでオフリーク電流を低減すると、それに伴ってオン電流が小さくなりすぎて駆動回路の動作速度が低下したり、必要な電源電圧が増大したりする。このような駆動回路の動作速度の低下は、液晶表示装置において高品位の表示の妨げになる。また、必要な電源電圧の増大は、消費電力の低減の妨げとなる。そこで、駆動回路用TFT10、20についてはオフリーク電流の低減と大きなオン電流の確保とを図るとともに、画素用TFT30についてはオフリーク電流の低減を図ることを重視するという観点から、TFT30のオフセット長またはLDD長は、駆動回路を構成するTFT10、20のうち、前記の低電圧駆動されるTFTのオフセット長またはLDD長より長くなるように構成することが好ましい。
以上説明したように、液晶表示装置の駆動回路内蔵型のアクティブマトリクス基板では、図9に示すように、概ね3種類のTFT10、20、30が形成されることになる。図9には、左側領域から右側領域に向かって、N型の駆動回路用TFT10、P型の駆動回路用TFT20、およびN型の画素用TFT30が同一の絶縁基板50の上に形成されている状態を示してある。これらのいずれのTFT10、20、30も、ソース・ドレイン領域のうち、ゲート電極14、24、34の端部にゲート絶縁膜12、22、32を介して対峙する部分には、オフセット領域、あるいは低濃度ソース・ドレイン領域からなるLDD領域17、27、37が形成されることになる。
この状態で、低濃度N型領域13、23に約1015cm-2のドーズ量でリンイオンを打ち込んで、不純物濃度が約1020cm-3の高濃度ソース・ドレイン領域16、36を形成する。低濃度N型領域13、23のうち、レジストマスク64で覆われていた部分は、そのまま不純物濃度が約1018cm-3のLDD領域17、37(低濃度ソース・ドレイン領域)として残る。このようにして、N型の駆動回路用TFT10およびN型の画素用TFT30を形成する。
4、14、24、34 ゲート電極
5、15、25、35 チャネル領域
6、16、26、36 高濃度ソース・ドレイン領域
7 オフセット領域
8 ソース・ドレイン領域
9 コンタクトホール
10、20、30 TFT
17、27、37 LDD領域
100 アクティブマトリクス基板(TFT基板)
101 対向電極
102 対向基板
103 シール層
104 液晶
105 封止材
106 画素
107 端子
Claims (8)
- 一対の基板間に液晶が封入されてなり、該一対の基板のうちの一方の基板上に、複数のデータ線とゲート線が交差して配設され、画像信号が前記データ線に供給される前に当該データ線にプリチャージ電位を供給するプリチャージ用の薄膜トランジスタと、走査側またはデータ側駆動回路とが設けられ、チャネル領域の両側にオフセット領域を挟んでソース・ドレイン領域を有し、ゲート絶縁膜を介して前記チャネル領域に対向するゲート電極を備えるオフセットゲート構造の薄膜トランジスタを用いて前記駆動回路及び前記プリチャージ用の薄膜トランジスタが構成されてなる液晶表示装置において、
前記駆動回路は、低電圧駆動される薄膜トランジスタを有するシフトレジスタと、高電圧駆動される薄膜トランジスタを有するレベルシフタを備え、
前記プリチャージ用の薄膜トランジスタのオフセット長は、前記レベルシフタが有する高電圧駆動される薄膜トランジスタのオフセット長より短いことを特徴とする液晶表示装置。 - 請求項1において、前記データ側駆動回路は、前記レベルシフタを構成する薄膜トランジスタのオフセット長よりも短いオフセット長を有する薄膜トランジスタにより構成されたアナログスイッチを具備することを特徴とする液晶表示装置。
- 一対の基板間に液晶が封入されてなり、該一対の基板のうちの一方の基板上に、走査側またはデータ側駆動回路と、静電保護用の薄膜トランジスタが設けられ、チャネル領域の両側にオフセット領域を挟んでソース・ドレイン領域を有し、ゲート絶縁膜を介して前記チャネル領域に対向するゲート電極を備えるオフセットゲート構造の薄膜トランジスタを用いて前記駆動回路及び前記静電保護用の薄膜トランジスタが構成されてなる液晶表示装置において、
前記駆動回路は、低電圧駆動される薄膜トランジスタを有するシフトレジスタと、高電圧駆動される薄膜トランジスタを有するレベルシフタを備え、
前記静電保護用の薄膜トランジスのオフセット長は、前記レベルシフタが有する高電圧駆動される薄膜トランジスタのオフセット長より短いことを特徴とする液晶表示装置。 - 請求項3において、前記データ側駆動回路は、前記レベルシフタを構成する薄膜トランジスタのオフセット長よりも短いオフセット長を有する薄膜トランジスタにより構成されたアナログスイッチを具備することを特徴とする液晶表示装置。
- 一対の基板間に液晶が封入されてなり、該一対の基板のうちの一方の基板上に、複数のデータ線とゲート線が交差して配設され、画像信号が前記データ線に供給される前に当該データ線にプリチャージ電位を供給するプリチャージ用の薄膜トランジスタと、走査側またはデータ側駆動回路とが設けられ、チャネル領域の両側にLDD領域を挟んでソース・ドレイン領域を有し、ゲート絶縁膜を介して前記チャネル領域に対向するゲート電極を備えるLDD構造の薄膜トランジスタを用いて前記駆動回路及び前記プリチャージ用の薄膜トランジスタが構成されてなる液晶表示装置において、
前記駆動回路は、低電圧駆動される薄膜トランジスタを有するシフトレジスタと、高電圧駆動される薄膜トランジスタを有するレベルシフタを備え、
前記プリチャージ用の薄膜トランジスタのLDD長は、前記レベルシフタが有する高電圧駆動される薄膜トランジスタのLDD長より短いことを特徴とする液晶表示装置。 - 請求項5において、前記データ側駆動回路は、前記レベルシフタを構成する薄膜トランジスタのLDD長よりも短いLDD長を有する薄膜トランジスタにより構成されたアナログスイッチを具備することを特徴とする液晶表示装置。
- 一対の基板間に液晶が封入されてなり、該一対の基板のうちの一方の基板上に、走査側またはデータ側駆動回路と、静電保護用の薄膜トランジスタが設けられ、チャネル領域の両側にLDD領域を挟んでソース・ドレイン領域を有し、ゲート絶縁膜を介して前記チャネル領域に対向するゲート電極を備えるLDD構造の薄膜トランジスタを用いて前記駆動回路及び前記静電保護用の薄膜トランジスタが構成されてなる液晶表示装置において、
前記駆動回路は、低電圧駆動される薄膜トランジスタを有するシフトレジスタと、高電圧駆動される薄膜トランジスタを有するレベルシフタを備え、
前記静電保護用の薄膜トランジスのLDD長は、前記レベルシフタが有する高電圧駆動される薄膜トランジスタのLDD長より短いことを特徴とする液晶表示装置。 - 請求項7において、前記データ側駆動回路は、前記レベルシフタを構成する薄膜トランジスタのLDD長よりも短いLDD長を有する薄膜トランジスタにより構成されたアナログスイッチを具備することを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003408940A JP3792694B2 (ja) | 2003-12-08 | 2003-12-08 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003408940A JP3792694B2 (ja) | 2003-12-08 | 2003-12-08 | 液晶表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7422097A Division JPH10268254A (ja) | 1997-03-26 | 1997-03-26 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004163961A true JP2004163961A (ja) | 2004-06-10 |
JP3792694B2 JP3792694B2 (ja) | 2006-07-05 |
Family
ID=32821805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003408940A Expired - Lifetime JP3792694B2 (ja) | 2003-12-08 | 2003-12-08 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3792694B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027677A (ja) * | 2005-06-17 | 2007-02-01 | Tohoku Univ | 半導体装置 |
-
2003
- 2003-12-08 JP JP2003408940A patent/JP3792694B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027677A (ja) * | 2005-06-17 | 2007-02-01 | Tohoku Univ | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3792694B2 (ja) | 2006-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100727714B1 (ko) | 반도체 장치 및 화상 표시 장치 | |
US7968387B2 (en) | Thin film transistor and method of fabricating thin film transistor substrate | |
KR20000076747A (ko) | 반도체 장치 및 그의 제작방법 | |
US6046479A (en) | Electronic devices comprising thin-film transistors | |
JP3338481B2 (ja) | 液晶表示装置 | |
JP3548237B2 (ja) | 薄膜トランジスタ | |
JPH10268254A (ja) | 液晶表示装置 | |
KR100527576B1 (ko) | N채널절연게이트형 박막트랜지스터 및 그것을 사용한 액정표시장치 | |
JPH09116167A (ja) | 薄膜半導体装置、液晶表示装置及びその製造方法、並びに電子機器 | |
US6940483B2 (en) | Method for driving display device having digital memory for each pixel | |
JPH10270699A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置及びcmos回路 | |
JPH0722627A (ja) | 薄膜半導体装置及びアクティブマトリクス液晶表示装置 | |
JP3792694B2 (ja) | 液晶表示装置 | |
JP2004029825A (ja) | 液晶表示装置 | |
JPH0864830A (ja) | アクティブマトリクス基板およびその製造方法 | |
JPH08220506A (ja) | 液晶表示装置 | |
US20050139835A1 (en) | Liquid crystal display device and method of fabricating the same | |
JPH09146119A (ja) | 液晶表示装置 | |
JP3767602B2 (ja) | 液晶表示装置 | |
JPH08116063A (ja) | 薄膜トランジスター及び液晶表示装置 | |
JP3767613B2 (ja) | 液晶表示装置及びその製造方法、並びに電子機器 | |
JP2005072531A (ja) | 薄膜トランジスタを備えた装置およびその製造方法 | |
JP3812566B2 (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置及び薄膜トランジスタ回路 | |
JP3369664B2 (ja) | 液晶表示装置 | |
US20080217619A1 (en) | Thin film transistor and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041119 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060405 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |