JPH0850309A

JPH0850309A - 電気光学装置

Info

Publication number: JPH0850309A
Application number: JP15527595A
Authority: JP
Inventors: Jun Koyama; 潤小山; Yuji Kawasaki; 祐司河崎; Satoshi Teramoto; 聡寺本
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1994-05-31
Filing date: 1995-05-30
Publication date: 1996-02-20

Abstract

(57)【要約】【目的】アクティブマトリクス型の液晶表示装置
で、液晶に加わる電圧を高くし、薄膜トランジスタに加
わる電圧を低くする。【構成】一対の基板間に液晶１０７が挟まれて配置
されたアクティブマトリクス型の液晶表示装置の構造に
おいて、２つの薄膜トランジスタ１０６と１１４とによ
って液晶１０７のスイッチングを行う。この場合、液晶
に加わる電圧が２つの薄膜トランジスタ１０６と１１４
とに２分されて加わるため、薄膜トランジスタの耐圧に
比較して、高い電圧を液晶に加えることができる。そし
て、ＯＦＦ電流の少ない領域で薄膜トランジスタを動作
させることができる。

Description

【発明の詳細な説明】

【０００１】

【従来の技術】近年アクティブマトリクス型の液晶表示
装置が盛んに研究開発されている。アクティブマトリク
ス型の液晶表示装置は、各画素にスイッチング用の薄膜
トランジスタ（ＴＦＴと称される）が配置されており、
必要に応じて画素の液晶に電界を加えるというものであ
る。

【０００２】図２に従来より知られたアクティブマトリ
クス型の液晶表示装置の一つの画素の構成を示す。図２
において、２３がスイッチング用の薄膜トランジスタで
あり、そのドレイン２５には液晶２７に接する画素電極
２９が接続されている。薄膜トランジスタ２３のソース
２４とドレイン２５との間に、所定の電圧が加えられた
状態で、ゲイト線２２からゲイト２６に信号を与えるこ
とで、ソース２４とドレイン２５との間の抵抗が低下
し、ソース線２１から電荷が画素電極２９に流れ込む。
また、液晶に接する他方の画素電極３０が接地電位に保
持されているので、この際、液晶には所定の電界が加え
られることになる。そして、液晶の状態がこの電界の作
用によって変化し、表示が行われる。

【０００３】なお、２８は保持容量であり、薄膜トラン
ジスタが負荷とする適性の容量を得るためのものであ
る。

【０００４】図２に示すような構成を採用した場合、液
晶２７に加えられる電圧の上限が、薄膜トランジスタ２
３のソース／ドレイン間に加えることのできる電圧によ
って制限されるという問題がある。

【０００５】一般に薄膜トランジスタの耐圧は低い。ま
た薄膜トランジスタは特性の劣化が起こりやすい。この
劣化はソース／ドレイン間に加えられる電圧が小さい程
小さくなる。従って、薄膜トランジスタのソース／ドレ
イン間に加えられる電圧は小さな値程良い。

【０００６】また、画素に配置される薄膜トランジスタ
は、そのＯＦＦ電流が可能な限り小さいことが必要とさ
れる。例えば、図２に示す構成において、画素電極２９
に流れ込んだ電荷は、必要とする時間保持されなければ
ならない。即ち、この電荷を保持しなければならない状
態においては、薄膜トランジスタをＯＦＦとし、ドレイ
ン２５からソース２４へと電荷が漏れ出ないようにしな
けばならない。しかし、薄膜トランジスタのＯＦＦ状態
において電流が流れてしまう現象（ＯＦＦ電流）がある
と、画素電極２９に蓄積された電荷が徐々に流れ出てし
まい、正確な表示ができなくなってしまう。（必要とす
る時間、画面表示が保持できない）

【０００７】薄膜トランジスタのＯＦＦ電流の大きさ
は、ソースとドレイン間に加える電圧に比例する。即
ち、ソースとドレインとの間に加える電圧を小さくすれ
ば、ＯＦＦ電流の大きさは小さくなる。従って、ＯＦＦ
電流の大きさを小さくするという観点から見れば、その
動作電圧を小さくすればよいことになる。

【０００８】一般に液晶としてＴＮ型またＳＴＮ型の液
晶を用い、交流信号によって駆動せんとした場合、液晶
に印加できる最大電圧は、薄膜トランジスタに加えられ
る最大電圧の１／２以下となる。さらに実質的に２つの
薄膜トランジスタはつながり、マルチゲート薄膜トラン
ジスタと同じになる。従って、ドレインの空乏層のリー
ク電流を減少させることができるため、２重のＯＦＦ電
流を下げることができる。

【０００９】従って、一般に薄膜トランジスタ２３のソ
ース２４とドレイン２５との間に加えられる電圧は、液
晶２７に加わる電圧の最大値の半分となる。そして、ソ
ース／ドレイン間に加わる電圧が小さいと、液晶２７に
加わる電圧も小さくなってしまう。他方、一般に液晶の
応答性の向上や明確な表示を得るのであれば、液晶に加
わる電圧はある程度大きいことが必要とされる。

【００１０】以上のように、一方で薄膜トランジスタの
ＯＦＦ電流の低減を目指すならば、画素電極に接続され
た薄膜トランジスタのソースとドレインとの間に加わる
電圧は低い程よい。しかしながら、他方で液晶の応答速
度の向上や明確な表示を得るためにはある程度の電圧を
薄膜トランジスタが扱う必要がある。しかしながら、一
般に許容できるＯＦＦ電流の値となるように薄膜トラン
ジスタのソース／ドレイン電極に加える電圧を決める
と、その値は、液晶を駆動するのに必要とする電圧より
小さいものとなってしまう。

【００１１】

【発明が解決しようとする課題】本明細書で開示する発
明は、以下に示す事項の少なくとも一つを解決すること
を課題とする。（１）アクティブマトリクス型の液晶表示装置の特性を
高くするとともに、その信頼性を高くする。（２）液晶表示装置の画素電極に配置されたスイッチン
グ用の薄膜トランジスタのソース／ドレイン間に加わる
電圧をできるだけ小さくし、同時に液晶に加えることの
できる電圧を大きくする。（３）一対の電極間に加わる電圧を薄膜トランジスタに
よって制御する構成において、薄膜トランジスタのソー
ス／ドレイン間に加わる電圧をできるだけ小さくし、一
対の電極に加わる電圧をできるだけ大きくする。

【００１２】

【課題を解決するための手段】本明細書で開示する主要
な発明の構成は、少なくとも一対の電極と、前記一対の
電極に挟まれて保持された液晶と、前記一対の電極の一
方に接続されたスイッチング素子と、前記一対の電極の
他方に接続されたスイッチング素子と、を有することを
特徴とする。

【００１３】上記構成の例として、アクティブマトリク
ス型の液晶表示装置の一つの画素の構成を挙げることが
できる。この場合、画素を構成する一対の電極のそれぞ
れにスイッチング素子が設けられていることが特徴であ
る。スイッチング素子としては、ＰまたはＮ型の薄膜ト
ランジスタ、非線型素子、ダイオード特性を有する素子
等を挙げることができる。

【００１４】スイッチング素子は、一つの画素に対して
複数設けられていてもよい。また冗長用に複数の素子を
用いるのでもよい。また例えばＮ型とＰ型の薄膜トラン
ジスタを組み合わせて相補型の素子を構成したものを用
いるのでもよい。

【００１５】他の発明の構成は、一対の基板間に液晶が
挟まれて保持された構成を有し、前記一対の基板の一方
及び他方には、マトリクス状にスイッチング素子が配置
されており、前記一対の基板の一方及び他方に配置され
たスイッチング素子には、それぞれ画素電極が接続され
ていることを特徴とする。

【００１６】上記構成は、マトリクス状の配置されたそ
れぞれの画素部分において、画素を構成する一対の電極
のそれぞれにスイッチング素子が配置されたことを特徴
とする。

【００１７】他の発明の構成は、一対の電極間に液晶が
保持された構成を有し、前記一対の電極の一方及び他方
には、同極性の薄膜トランジスタが接続されており、前
記２つの薄膜トランジスタが同時に動作することを特徴
とする。

【００１８】他の発明の構成は、一対の電極間に液晶が
保持された構成を有し、前記一対の電極の一方にはＮチ
ャネル型の薄膜トランジスタが接続されており、前記一
対の電極の他方にはＰチャネル型の薄膜トランジスタが
接続されており、前記Ｎチャネル型の薄膜トランジスタ
と前記Ｐチャネル型の薄膜トランジスタとが同時に動作
することを特徴とする電気光学装置。

【００１９】他の発明の構成は、一対の電極間に液晶が
配置された構成を有し、前記一対の電極の一方及び他方
には、少なくとも１つの薄膜トランジスタが接続されて
おり、それぞれの電極に接続された薄膜トランジスタの
ソースには、逆位相の信号が加えられることを特徴とす
る。

【００２０】他の発明の構成は、一対の電極間に液晶が
配置された構成を有し、前記一対の電極のそれぞれに
は、スイッチング素子が配置されており、前記スイッチ
ング素子は互いに重なる位置に配置されていることを特
徴とする。

【００２１】他の発明の構成は、一対の電極間に液晶が
配置された構成を有し、前記一対の電極のそれぞれに
は、スイッチング素子が配置されており、前記スイッチ
ング素子は互いに重ならない位置に配置されていること
を特徴とする。

【００２２】他の発明の構成は、一対の電極間に液晶が
配置された構成を有し、前記一対の電極のそれぞれに
は、スイッチング素子が配置されており、前記一対の画
素電極は、互いにずれて配置されていることを特徴とす
る。

【００２３】

【作用】液晶が一対の電極の間に保持された構成におい
て、一対の電極のそれぞれにスイッチング素子を配置す
ることで、例えば液晶に交流波形の電圧を加える場合、
液晶に加える電圧の最大値をスイッチング素子が扱う電
圧と同じ値とすることができる。これは、従来のように
一方の電極のみにスイッチング素子が配置されている場
合の２倍の値である。また、液晶に同じ電圧を加える場
合を考えると、従来の一方の電極にスイッチング素子が
配置されていた場合と比較して、スイッチング素子に加
わる電圧を２分することができる。

【００２４】この結果、スイッチング素子として薄膜ト
ランジスタを用いた場合、薄膜トランジスタに加わる電
圧（ソース／ドレイン間に加わる電圧）を、小さくする
ことができるので、薄膜トランジスタの劣化の問題やＯ
ＦＦ電流の問題を低減することができる。

【００２５】また、一対の電極に配置された薄膜トラン
ジスタのソースにそれぞれ逆位相の信号を与えること
で、液晶に与えることのできる電圧を大きくすることが
できる。例えば、２つの薄膜トランジスタのソースに加
えられる電圧を振幅Ｖ／２の矩形状の交流波形とした場
合、その位相を１８０度ずらすことによって、液晶に与
えられる電圧を振幅Ｖの波形とすることができる。

【００２６】

【実施例】

〔実施例１〕図１に本明細書で開示する発明を利用した
実施例の概略の構成を示す。図１に示すのは、アクティ
ブマトリクス型の液晶表示装置の画素の１つの基本的な
構成を示す。図１において、ソース線１０１とゲイト線
１０２と薄膜トランジスタ１０６とは、一方の基板上に
形成されており、ソース線１１０とゲイト線１０９と薄
膜トランジスタ１１４とは、他方の基板上に形成されて
いる。基板はガラス基板を用い、この一対の基板間に液
晶１０７が保持されている。また図示はしないが必要に
応じて液晶１０７と並列に補助容量が配置される。

【００２７】図１に示す構成においては、薄膜トランジ
スタ１０６と１１４とをＮチャネル型の薄膜トランジス
タとする。図１に示す構成においては、液晶１０７に加
わる電圧が２分されて薄膜トランジスタ１０６と１１４
とに加わることになる。

【００２８】〔実施例２〕本実施例では、図１に示す構
成の作製工程を説明する。ここでは、１つの画素の部分
の作製工程を示すが、他に多数の画素がマトリクス状に
配置されることはいうまでもない。

【００２９】図３に作製工程を示す。まず下地膜として
酸化珪素膜（図示せず）が成膜されたガラス基板（例え
ばコーニング７０５９ガラス基板）３０１を用意する。
このガラス基板３０１上に非晶質珪素膜をプラズマＣＶ
Ｄ法または減圧熱ＣＶＤ法により１０００Åの厚さに成
膜し、レーザー光の照射や加熱等の適当な方法によって
結晶化させる。さらに薄膜トランジスタの活性層の大き
さにパターニングを行い、活性層３０２を得る。ここで
活性層３０２は、結晶性を有する珪素半導体で構成され
ている。（図３（Ａ））

【００３０】次にゲイト絶縁膜となる酸化珪素膜３０３
をスパッタ法またはプラズマＣＶＤ法で１０００Åの厚
さに成膜する。さらにゲイト電極を形成するためのアル
ミニウムを主成分とする膜を５０００Åの厚さに蒸着法
により成膜する。そしてパターニングを行うことによ
り、ゲイト電極３０４を形成する。さらに電解溶液中に
おいてゲイト電極３０４を陽極として陽極酸化を行うこ
とにより、酸化物層３０５を形成する。この酸化物層の
厚さは、２０００Å程度とする。この酸化物層の厚さ
が、後にオフセットゲイト領域を形成するために利用さ
れる。（図３（Ｂ））

【００３１】次にイオン注入法またはプラズマドーピン
グ法により、Ｐ（リン）イオン（Ｐ⁺）のドーピングを
行う。そして、レーザー光または強光（赤外光）の照射
を行うことにより、イオンがドーピングされた領域のア
ニールと活性化が行われる。こうして、ソース領域３０
６、ドレイン領域３１０、チャネル形成領域３０８、オ
フセットゲイト領域３０７と３０９、が自己整合的に形
成される。

【００３２】次に層間絶縁膜として酸化珪素または酸化
珪素膜３１１をプラズマＣＶＤ法で形成する。この層間
絶縁膜は、酸化珪素膜と窒化珪素膜との積層、さらには
酸化珪素膜や窒化珪素膜とポリイミド等の樹脂材料との
積層で構成してもよい。

【００３３】そして、透明電極（ＩＴＯ）３１２を形成
する。透明電極３１２は画素電極を構成する。そして孔
開け工程を経て、ソース電極３１３とドレイン電極３１
４とをアルミニウムまたはその他適当な金属材料でもっ
て形成する。（図３（Ｄ））

【００３４】こうして、一方の基板上に一つの画素が形
成される。図３（Ｄ）に示す薄膜トランジスタは、例え
ば、図１の１１４で示される薄膜トランジスタに対応す
る。そしてソース１１１は、ソース電極３１３に、ドレ
イン１１２は、ドレイン電極３１４にそれぞれ対応す
る。また透明電極３１２は、液晶１０７の一方に配置さ
れる画素電極となる。

【００３５】ここでは一方の基板側の構成を示したが、
他方の基板においても同様な構成が形成される。そして
２つの基板の間に液晶を充填することにより、液晶セル
を構成することができる。

【００３６】〔実施例３〕図４に液晶表示装置の構成の
一例を示す。図４に示す構成は、液晶表示装置の一つの
画素電極を示すものであり、一対のガラス基板４０１と
４０２との間に液晶１０７が挟まれた構成を有してい
る。液晶１０７の種類は特に限定されるものではない。
また液晶１０７は、ポリイミド等の樹脂材料で構成され
た配向膜４０８によって配向されている。

【００３７】液晶１０７へは、一対の透明電極（画素電
極）４０６と４０７とから所定の電界が加えられる。こ
の一対の透明電極４０６と４０７は、それぞれ薄膜トラ
ンジスタ１０６と１１４のソースに接続されている。ま
た、薄膜トランジスタ１０６と１１４とは、図３に示し
たものと同様な構成を有する。

【００３８】図４に示す構成においては、薄膜トランジ
スタ１０６と１１４とが、対抗する形で配置されている
が、その位置をずらして配置するのでもよい。

【００３９】〔実施例４〕ここでは、図１にその電気的
に等価な概略図を、図４にその概略図を示す、１つの画
素部分の動作方法について説明する。

【００４０】ここでは、図４に対応させると、１０６が
Ｎチャネル型であり、１１４がＰチャネル型である場合
の動作の一例を例を示す。また図１に対応させると、１
０６がＮチャネル型であり、１１４がＰチャネル型であ
る場合の例である。

【００４１】この場合のタイムチャートの一例を図５に
示す。図５には、それぞれの薄膜トランジスタのソース
およびゲートに加えられる電圧のタイミングが示されて
いる。図５（Ａ）のソース電圧は、図１のソース配線１
０１から供給される電圧である。また図５（Ａ）のゲイ
ト電圧は、図１のゲイト配線１０２から供給される電圧
である。また図５（Ｂ）のソース電圧は、図１のソース
配線１１０から供給される電圧である。また図５（Ｂ）
のゲイト電圧は、図１のゲイト配線１０９から供給され
る電圧である。

【００４２】また図５（Ｃ）には、液晶１０７に加わる
電圧が示されている。図５に示すのは、矩形状の交流信
号を液晶（例えばＴＮ型の液晶）に加えることによっ
て、その表示を黒または白（即ち透過または不透過）の
状態で維持する例である。実際の表示においては、図６
（Ａ）及び／または（Ｂ）のソース電位がビデオ信号に
よって変調されて、画像表示が行われる。

【００４３】ここで例えば、Ｖ₀ ＝１０Ｖの場合を考え
る。即ち、ソースに振幅５Ｖの矩形状の波形を有する電
圧を加えた場合を考える。この場合、５１の始めの状態
において、ソース線１０１に＋５Ｖの電位が加えられる
ことになる。この状態でゲイトに電圧が印加されるの
で、ドレイン１０４が＋５Ｖの電位となる。また、ソー
ス線１１０には−５Ｖが加えられ、ドレイン１１２の電
位は−５Ｖとなる。従って、ソース１１２を基準として
考えるならば、液晶１０７に加わる電圧は、１０Ｖとな
る。

【００４４】また、５２の始めの状態において、ソース
線１０１に−５Ｖの電位が加えられると、ゲイトに電圧
が印加されているので、ドレイン１０４が−５Ｖの電位
となる。また、ソース線１１０には＋５Ｖが加えられ、
ドレイン１１２の電位は＋５Ｖとなる。従って、ソース
１１２を基準として考えられば、液晶１０７に加わる電
圧は、−１０Ｖとなる。

【００４５】結果として、液晶１０７には±１０Ｖの電
圧が繰り返し加えられることになる。従ってこの場合、
薄膜トランジスタ１０６と１１４とのソース／ドレイン
間に加える電圧と同じ電圧値を液晶１０７に加えること
ができることになる。

【００４６】ここでは、一方の薄膜トランジスタのソー
スおよびゲイトに加わる電圧と他方の薄膜トランジスタ
のソースおよびゲイトに加わる電圧とを同じ値とした
が、これは互いに異なる値でもよい。

【００４７】〔実施例５〕本実施例は、図１に示す構成
において、１０６がＮチャネル型であり、１１４がＰチ
ャネル型の場合の動作例を示す。図６にタイムチャート
図を示す。（Ａ）は、図１の１０６で示されるＮチャネ
ル型の薄膜トランジスタに加わる電圧を示し、図１のソ
ース線１０１から供給される電圧を示す。（Ｂ）は、図
１の１１４で示されるＰチャネル型の薄膜トランジスタ
に加わる電圧を示し、図１のソース線１１０から供給さ
れる電圧を示す。また（Ｃ）は、液晶１０７に加わる電
圧を示す。

【００４８】図６に示すタイムチャートの場合、液晶に
は、一定の周波数で繰り返される矩形状の高周波電圧が
加えられ、黒表示または白表示が維持される。実際の表
示においては、図６（Ａ）及び／または（Ｂ）のソース
電位がビデオ信号によって変調されて、画像表示が行わ
れる。

【００４９】〔実施例６〕図７に示すのは、図１に示す
構成において、キャパシタ７０１、７０２を配置したも
のである。キャパシタ７０１、７０２は液晶の種類等に
より必要とする容量のものを用いればよい。また、それ
ぞれの薄膜トランジタの極性等により、異なる容量のも
のを用いるのでもよい。

【００５０】〔実施例７〕図１に示すのは、一つの画素
の例であるが、ここでは、図１に示すような画素がマト
リクス状に構成された場合の等価回路を示す。図８に図
１に示す構成をマトリクス状に配置した場合の回路図を
示す。図８において、Ａ_nm、Ａ_nm’は一方の基板側に形
成された配線、Ｂ_mn、Ｂ_mn’は他方の基板に配置された
配線を示す。即ち、図８においてＡ_mn、Ａ_nm’は紙面手
前側の基板に形成された配線を示し、またＢ_mn、Ｂ_mn’
は紙面向う側の基板に配置された配線を示す。

【００５１】８０３は液晶であり、一方の基板側に配置
された薄膜トランジタ８０１と他方の基板側に配置され
た薄膜トランジスタ８０２とによって駆動される。図８
において、Ａ₁₁’は一方の基板側におけるソース線であ
り、Ａ_m1が一方の基板側におけるゲイト線である。ま
た、Ｂ₁₁’は他方の基板側におけるソース線であり、Ｂ
_m1が他方の基板側におけるゲイト線である。

【００５２】図９に示すのは、図８に示す構成におい
て、補助容量９０１と９０２とを配置したものである。
補助容量９０１、９０２の値は、液晶の種類や駆動方法
等によって設定される。またその容量は互いに異なるも
のであってもよい。また一方のみに補助容量を設けるの
でもよい。

【００５３】〔実施例８〕本実施例は、一対の基板のそ
れぞれの表面にマトリクス状に構成された画素に配置さ
れる薄膜トランジスタと、画素に配置された薄膜トラン
ジスタを駆動するための周辺回路とを一体化して設けた
例である。

【００５４】アクティブマトリクス型の液晶表示装置に
おける画素周辺回路としては、シフトレジスタ方式また
はデコーダ・ドライバ方式が利用されているが、これら
の回路は、ＩＣにより構成され画素の周辺にタブにより
接続されている。しかし、これら周辺回路をもガラス基
板上に集積化して設けることによって、装置の小型化や
軽量化を図ることができる。本実施例で示す構成は、画
素に配置される薄膜トランジスタと同時に周辺回路をも
同時に形成することにより、一対のカラス基板の内側に
必要とする回路を全て薄膜集積回路で構成することを特
徴とする。

【００５５】図１０に本実施例の概略の構成を示す。図
１０において、１０と１４とで一対の基板を構成する。
この一対の基板の間に液晶が配置され、液晶表示装置と
なる。各画素の構成は、図１または図７に示すような構
成を有しており、それらが図８、図９に示すようなマト
リクス状に配置されている。

【００５６】それぞれの基板上には、各画素に対応して
少なくとも一つの薄膜トランジスタは配置されている。
そしてこの各画素に配置された薄膜トランジスタを駆動
するための周辺回路も基板上に薄膜集積回路として形成
されている。

【００５７】周辺回路の種類は必要に応じて選択すれば
よい。即ち、マトリクス状に配置された画素の周辺に配
置され、映像や図形の表示の際に、必要とする信号を扱
う回路であれば、特に限定されるものではない。この周
辺回路としては、例えばデコーダー・ドライバー回路を
挙げることができる。

【００５８】図１０に示す構成においては、（Ａ）に示
す一方の基板１０の側にマトリクス状に構成された画素
領域１３、周辺回路１１と１２が配置され、（Ｂ）に示
す他方の基板１４の側にマトリクス状に構成された画素
領域１５、周辺回路１６と１７が配置され、（Ｃ）に示
すように、周辺回路の領域が重ならないようにして、２
つの基板が張り合わせられている。

【００５９】図７に示すような構成を採用した場合、一
対の基板間に必要とする回路を集積化することができ、
不良の発生の多いタブを利用した配線を行う必要がない
という特徴を有する。また、すべての回路を高特性を有
する結晶性珪素薄膜トランジスタで集積化して設けるこ
とで、トータルコストを下げることができる。

【００６０】〔実施例９〕本実施例は、例えば図８の８
０１、８０２で示される薄膜トランジスタの配置方法に
関する。図１１に本実施例の概略の構成を示す。図１１
に示すのは、完成後の液晶パネルの画素領域を一方の面
から見た場合の模式図を示したものである。図１１に
は、手前側の基板に設けられた配線１１１１と１１１
２、画素電極１１１３が示されている。画素電極１１１
３は、双方の基板におけるものが重なるように構成され
ている。図中１１１４は紙面手前側の基板に形成された
薄膜トランジスタの領域であり、１１１５が紙面向う側
の基板に配置された薄膜トランジスタの領域である。

【００６１】図１１に示される１つの画素は、例えば図
１に示す構成を紙面上の方から見た場合のものと理解す
ることができる。即ち、１１１４で示される領域に図１
における薄膜トランジスタ１０６が配置され、１１１５
で示される領域に図１でいう薄膜トランジスタ１１４が
配置されていると考えることができる。

【００６２】図１１に示す構成においては、画素の配置
される一対の薄膜トランジスタが、重ならないように配
置されていることが特徴である。このような構成とした
場合、素子同士が重ならないので、素子に無用な圧力が
加わったり、静電気等により、薄膜トランジスタが悪影
響を受ける可能性を排除することができる。また、それ
ぞれの薄膜トランジスタの配線をブラックマトリクスと
して利用することができる。ただし、液晶パネルとして
の開口率が低下するという欠点がある。

【００６３】また、パネルの一方の面から見て、薄膜ト
ランジスタが重なるように配置してもよい。この場合、
素子が一つの領域において重なることになるので、素子
に不要な圧力が加わったり、静電気による悪影響を受け
る可能性があるが、開口率を高くすることができる。

【００６４】

【発明の効果】一対の電極によって液晶を挟んだ構成に
おいて、それぞれの電極にスイッチング用の薄膜トラン
ジスタを配置することにより、液晶に加えることのでき
る電圧を大きくすることができる。また、液晶に加える
電圧を２つの薄膜トランジスタで分担することになるの
で、それぞれの薄膜トランジスタのソース／ドレイン間
に加わる電圧を、従来の一方の電極のみに薄膜トランジ
スタを配置した場合に比較して小さくすることができ
る。そして、このことにより、ＯＦＦ電流の値が小さい
領域で薄膜トランジスタを動作させることができ、良好
な液晶の動作を行わすことができる。さらに、用いる薄
膜トランジスタに加わる電圧を小さくすることで、薄膜
トランジスタの劣化を抑えることができる。

【図面の簡単な説明】

【図１】マトリクス配置された画素部分の概要を示
す。

【図２】従来における画素部分の概要を示す。

【図３】薄膜トランジスタの作製工程を示す。

【図４】２つの薄膜トランジスタを用いた画素部分の
概要を示す。

【図５】図１に示す構成を動作させるためのタイムチ
ャートを示す。

【図６】図１に示す構成を動作させるためのタイムチ
ャートを示す。

【図７】マトリクス配置された画素部分の概要を示
す。

【図８】マトリクス配置された画素部分の概要を示
す。

【図９】マトリクス配置された画素部分の概要を示
す。

【図１０】周辺回路と一体化された液晶パネルの構成を
示す。

【図１１】マトリクス配置された画素部分の概要を示
す。

【符号の説明】

１０１、１０９、２１ソース線１０２、１０９、２２ゲイト線１０３、１１１、２４ソース１０４、１１２、２５ドレイン１０５、１１３、２６ゲイト１０６、１１４、２３薄膜トランジスタ１０７、２７液晶３０１ガラス基板３０２活性層３０３ゲイト絶縁膜３０４ゲイト電極３０５酸化物層３０６ソース領域３０７オフセットゲイト領域３０８チャネル形成領域３０９オフセットゲイト領域３１０ドレイン領域３１１層間絶縁膜３１２透明電極（画素電極）３１３ソース電極３１４ドレイン電極７０１キャパシタ８０１、８０２薄膜トランジスタ９０１、９０２補助容量１０、１４基板１１、１２、１６、１７周辺回路１３、１５画素領域１１１１、１１１２配線１１１４、１１１５薄膜トランジスタが配置
された領域

Claims

【特許請求の範囲】

【請求項１】少なくとも一対の電極と、前記一対の電極に挟まれて保持された液晶と、前記一対の電極の一方に接続されたスイッチング素子
と、前記一対の電極の他方に接続されたスイッチング素子
と、を有することを特徴とする電気光学装置。
【請求項２】一対の基板間に液晶が挟まれて保持され
た構成を有し、前記一対の基板の一方及び他方には、マトリクス状にス
イッチング素子が配置されており、前記一対の基板の一方及び他方に配置されたスイッチン
グ素子には、それぞれ画素電極が接続されていることを
特徴とする電気光学装置。
【請求項３】一対の電極間に液晶が保持された構成を
有し、前記一対の電極の一方及び他方には、同極性の薄膜トラ
ンジスタが接続されており、前記２つの薄膜トランジス
タが同時に動作することを特徴とする電気光学装置。
【請求項４】一対の電極間に液晶が保持された構成を
有し、前記一対の電極の一方にはＮチャネル型の薄膜トランジ
スタが接続されており、前記一対の電極の他方にはＰチャネル型の薄膜トランジ
スタが接続されており、前記Ｎチャネル型の薄膜トランジスタと前記Ｐチャネル
型の薄膜トランジスタとが同時に動作することを特徴と
する電気光学装置。
【請求項５】一対の電極間に液晶が配置された構成を
有し、前記一対の電極の一方及び他方には、少なくとも１つの
薄膜トランジスタが接続されており、それぞれの電極に
接続された薄膜トランジスタのソースには、逆位相の信
号が加えられることを特徴とする電気光学装置。
【請求項６】一対の電極間に液晶が配置された構成を
有し、前記一対の基板の双方には、マトリクス状に配置された
画素電極と、該画素電極のそれぞれに配置されたスイッチング素子
と、前記画素電極に配置されたスイッチング素子を駆動する
周辺駆動回路と、が形成されていることを特徴とする電気光学装置。
【請求項７】一対の電極間に液晶が配置された構成を
有し、前記一対の電極のそれぞれには、スイッチング素子が配
置されており、前記スイッチング素子は互いに重なる位置に配置されて
いることを特徴とする電気光学装置。
【請求項８】一対の電極間に液晶が配置された構成を
有し、前記一対の電極のそれぞれには、スイッチング素子が配
置されており、前記スイッチング素子は互いに重ならない位置に配置さ
れていることを特徴とする電気光学装置。
【請求項９】一対の電極間に液晶が配置された構成を
有し、前記一対の電極のそれぞれには、スイッチング素子が配
置されており、前記一対の画素電極は、互いにずれて配置されているこ
とを特徴とする電気光学装置。