JPH02304532A - アクテブマトリクス型液晶表示装置 - Google Patents

アクテブマトリクス型液晶表示装置

Info

Publication number
JPH02304532A
JPH02304532A JP1127304A JP12730489A JPH02304532A JP H02304532 A JPH02304532 A JP H02304532A JP 1127304 A JP1127304 A JP 1127304A JP 12730489 A JP12730489 A JP 12730489A JP H02304532 A JPH02304532 A JP H02304532A
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
gate electrode
gate
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1127304A
Other languages
English (en)
Other versions
JP2755683B2 (ja
Inventor
Shoichiro Nakayama
中山 正一郎
Shigeru Noguchi
能口 繁
Keiichi Sano
佐野 景一
Hiroshi Iwata
岩多 浩志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP12730489A priority Critical patent/JP2755683B2/ja
Publication of JPH02304532A publication Critical patent/JPH02304532A/ja
Application granted granted Critical
Publication of JP2755683B2 publication Critical patent/JP2755683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 +q明は薄膜トランジスタを用いたアクテブマトリクス
型液晶表示装置に関する。
(7)従来の技術 近年、非晶質半導体材料、特にアモルファス・シリコン
(以下a−5iと略記する)膜等の非晶質材料は、その
物性上の特徴及びフラズマCvD法という形成法の利点
をいかしてこれまでの単結晶シリコン(以下c−5iと
略記する)では実現不−I丁能であった分野への応用を
開拓している。特に;1−8i膜はプラズマ反応という
形成法で成膜′ごきるため、太陽電池や大面積液晶TV
用の画素スイッチング素子としての薄膜トランジスタ(
以]・TPTと略記する)などに応用されている。
アクテブマトリクス型の液晶表示装置へのa−5iTF
Tの応用は、プラズマ反応の大面積化が’f”jyであ
るばかりでな(、同−反応法を用いて、TPTのゲート
絶縁膜やパッシベーション膜となる窒化シリコン(以F
SiNx)膜や酸化シリコン 、以F S i O*)
膜を反応ガスを変更するだけ−で直続的に形成できると
いう製造上の長所を生かし、たちのである。
喜5図にアクテブマトリクス型液晶表示装置の等価回路
図を示している。即ち、同図によれば複数の走査配線G
1.G2、・・・と信号配線D1.D2、・・・どの各
交差点にTPT(単にTと記述する)を介して液晶セグ
メント容量CLが接続されている。こり)よ・)な従来
のTPTは、第2図に示す如く、ガラス基+IiLに、
第1ゲート電極2(走査配線Gにつながる1、a−5t
膜5.n”a−5i膜6(オーこ・・lクコンタクト領
域)、ドレイン電極7(1,5号配線りにつながる)並
びにソース電極8(セグメント単位の表示電極1にコン
タクト金属3を(1−して接続される)を積層構成した
ものである。
しかしながら、上述の如き従来のa−5iTF′「の初
生特性については、従来からその静特性とこれをアクテ
ブマトリクス型液晶表示装置用スイl千ング素子として
組み込んだ場合のいわゆる動特性とが異なるといった問
題があり、これの間相解決がアクテブマトリクス型液晶
表示装置の今後の課題とされている。
このようなa−5iTFTの静特性と動特性とが相違す
る原因の一つに、lフレーム毎の画像信号の極性反転動
作(交流駆動)がある。つまり、l^晶表示装置では、
共通電極基板(図示せず)と表示′4tat間の液晶物
質を容量素子(上記液晶セグメント容量CL)の誘電体
として機能させ、電f1−保持にともなう分子配列に従
った光の傳向動作を利用しているが、液晶中には一般に
種々の不純物が含まれているために、長時間同一極性の
電圧を印加して充電し続けると、液晶自体の劣化、液晶
に電位を加えている電極材料の液晶不純物による1g食
などを引き起こす。このため、上述の交流駆動の採用に
よってこれらの不都合を回避する必要がある。
しかしながら、万上述の交流駆動を行うと、a−5iT
FTのチャネル上部に、lフレーム毎の極↑′I:反転
に同門して液晶を介しわずかな電位変動か和えられてし
まう。この電位変動は、TPTの基本特性である閾値電
圧を変動させる。二の影響は、そのTPTの画素位置に
よっても変化し、アクテブマトリクス型液晶表示装置の
表示品質に悪影響を及ぼす。
第4図に上記の交流駆動の悪影響をTPTの特性変動ヒ
して検出したテスト結果をしめす。同図のテストに際し
ては、TPT特性テストのために特殊構造に作成したT
PT、即ち、半導体膜の丁面ρlにゲート電捲を持つ逆
スタガー型TFTの半4体llりの4−面側にテストバ
イアス制御用ゲート電極を付設した構造のTPTを用い
た。
同図の〔第2ゲート電圧〕対[閾値電圧]の特性曲線は
、テストバイアス制御用ゲート!極に各種電位のバイア
ス電圧(第2ゲーi−電圧)を印加し、これによる影響
を下部のTPTの閾値電圧の史fヒにで評価した特性曲
線である。
同図のテスト結果によれば、一般的な傾向とし゛ζテス
トバイアス制御用ゲート電極に正電圧を印JM tろと
閾値′11王は負側に変化し、逆にテストバイアス制御
用ケート電極に負電圧を印加すると閾値’a Ik、は
正側に変化する。
即ち、このようなテストバイアス制御用ゲート’JZl
&の電解効果が、アクテブマトリクス型液晶表示装置の
液晶セグメント容量自体の電解効果と等しいものと見做
せ、1フレ一ム周期毎にTFTの閾値型■に悪影響を与
えることが理解できる。さらに、このTPTの動特性の
変化は一枚の液晶表水装置の場所によっても異なるので
、外部の駆動回路では補正できないものである。(ハ)
発明が解決しようとする課題 +発明は、上述の点に鑑みてなされたものであり、7.
イツチングトランジスタとして内i鋭されたTFTの閾
値電圧の変動を補償できるアクテブマトリクス型液晶表
示装置、及びその駆動方法を提供するものである。
(ニ)課題を解決するための手段 本発明の液晶表示装置は、アクテブマトリクス型であり
、そのマトリクス基板のTPTとして、走U配線が延在
形成された第1のゲート電極、逢n配線と信号配線との
層間絶縁膜に連続する第1のゲート絶縁膜、半導体膜、
信号配線が延在したドレイン電極並びに上記表示電極に
接続されるソース電極、第2のゲート絶縁膜、及び信号
配線に接続された第2のゲート電極の積層構造体からな
るTPTを使用したものである。
また、本発明のアクテブマトリクス型液晶表示装置の駆
動方法は、TPTの上記第1のゲート電極にト記;L査
配線からのフレーム周期の走査パルス信号を供給すると
共に、第2のゲート電極にフレームな1明で反転するバ
イアス電位を供給して、トレインillに印加される上
記信号配線からのフレーム周期で反転する画像信号をソ
ース電極から表示電極に供給するものである。
1ホ)作用 本発明によれば、アクテブマトリクス型液晶表示装置の
アクテブマトリクス基板のTPTに第2のゲート電極を
備えるので、これに所定の電圧を印加することにより第
4図のデータで示したようなTFTの閾値電圧の制御が
可能となる。即ち、第2ゲートに印加する電圧値は、前
述した従来のTPTにおける液晶セグメント容量の微・
トな電圧電圧変動幅と比較して大きくできるので、第2
ゲートに印加するフレーム周期で反転する所定のバイア
ス電位のみでもってTPTの動特性を安定に制ψ11で
きる。
Cへ)実施例 第1図に本発明のアクテブマトリクス型液晶表示装置に
用いたデュアルゲート型TPTの断面素814造を示す
。同図のTPTが第2図の従来素子と異なるところは、
第1図の逆スタガー構造の上にさらに第2ゲート絶縁膜
9を介して第2ゲート*itoを付加し、さらにまた、
該第2ゲート電極10にフレーム周期で反転する所定の
バイアス゛電位を印加する点にある。
第1図の本発明液晶表示装置に用いるTPTを製造−[
程に促って、以下に説明する。
まず、ガラス基板上に透明な表示電極l [材料は例え
ばITO]を形成しパターニングし、続いて第1ゲート
電極2[ニッケル、クロム、金クロム一層、等]が延在
した走査配線(第5図のG)を杉我しパターニングする
。そしてさらにコンタクト金属3[クロム、チタン等]
を設ける。
その後、第1ゲート絶縁膜4[SiNx等]とa−3i
膜3そしてn”a−5i膜6をプラズマC〜′D法など
で連続形成する。次に、a−5i膜5ヒnゝa−5i膜
6をそれぞれ所望のパターンによってエツチングしてT
PT領域に島状構造として残存させる。
さらにドレイン、ソース両電極7.8 [アルミニウム
、クロム等]をパターニング形成した後、TPTのチャ
ネル部に露出したn”a−5i膜6をエツチング除去す
る。この時、ドレイン電極7はこれが連続した信号配線
(第5図のD)と共に形成され、この信号配線と上記走
査配線とはほぼ基鈑全面に形成された上記第1ゲート絶
縁膜4の層間絶縁膜作用で両配線交差点での絶縁を行っ
ている。またこの時、ソース電極8は上記第1ゲート絶
イ、★膜4のコンタクトホールを介して表示電極1のコ
ンタクト金属3にコンタクトされる。
以1−の工程に統さ、第2ゲート絶縁膜9 [5iNx
−9]、第2ゲート電極10[アルミニウム、クロム等
]を形成してアクテブマトリクス基板のデュアルゲート
TFTを得る。この時の第2ゲート電極IOは、バイア
ス制御電位印加端子に導く配線が必要であるがこの配線
パターンは表示電極位置を囲壁できるルートであれば、
いずれのルートで配線してらよい。例えば、上記第1ゲ
ート電極1と同一マスクを用いたバターニングで第2ゲ
ート電極10を彩成しする場合、横方向に並んだTFT
列の各第2ゲート電[!10・・・を結ぶ配線の端イ(
即ち、バイアス制御電位印配線の端子)を1、記走査配
線の走査パルス信号印加端子の位置とは反対向の端部に
形成すればよい。
次:;、]−述の購造のTPTを備えたアクテブマトリ
クスI!i!液晶表示装置の動作を第3図のタイミング
図に基づいて説明する。
同図(イ)はTPTの第1ゲート電極4に印加される走
査パルス信号であり、フレーム周期毎にハルス印〃口さ
れる。
同図(ロ)は画像信号であり、フレーム周期毎に極性反
転されている。
同図Cハ)は上記(イ)の走査パルス信号タイミングの
位相(TPTがON状態)で現れる上記:、ロンの画像
信号の電位が表示!極に印加され充疏された液晶セグメ
ント電位である。
同図(ニ)はTPTの第2ゲート電極lOに印加する電
圧であり、走査パルス[例えば5V]がkkl /’L
るのに同門(フレーム周期)して、画像信号の極性と同
極性に反転したバイアス電位[例えば±2“\、であろ
う 本隠明装;πの駆動方法は上記の第3図(ニ)の第2ゲ
ート電極10のバイアス電位制御にある。
即ち、該バイアス電位は、基本的には少なくともト、記
走なパルスのタイミングに存在していれば、その第2デ
・−ト電極10のバイアス電位により、’rFTの液晶
セグメント容量電位変動によるTF゛f′特性(閾値電
圧)の変化等の悪影響が回避される。しかも同図の如く
次のパルスが現れるlフレ・−ムの部間中バイアス電位
を同電位に電位に保持することにより、液晶セグメント
容量電位がリークして低下することによるTPTのOF
F状態特性の変動をも防止できる。
従って、投光型液晶表示装置においては、液晶パネルが
強力光源によって高温にさらされるような環境下で使用
されるが、上述のデュアルゲート’tlTPT搭載のア
クテブマトリクス型構造の採用によってTPTの特性を
安定化させることができるため、信頼性の大幅な向上が
望める。
1、トノ角部の効果 本発明によれば、デュアルゲート型TPTを用いたアク
テブマトリクス基板を採用するので、このT FTの第
2ゲート電極にフレーム周期で反転する制御バイアス電
位が印加でき、液晶表示に不司欠な極性反転によるTP
Tのチャネル上部への1散少な電圧変動の影響を除去す
ることが可能となる。従って1表示の劣化が無く画面全
体に均一な商品表示を可能とする液晶表示装置を実現で
きる。
【図面の簡単な説明】
41図は本発明のアクテブマトリクス型液晶表砥装置の
TPTの断面図、第2図は従来TPTの断面図、第3図
はタイミング図、第4図は第2ゲート電極の電圧による
TPTの閾値電圧の変化曲保図、第5図はアクテブマト
リクス型液晶表示装置の等価回路図である。 1・・・表示電極、2・・・第1ゲート電極、4・・・
第1ゲート電極、3・・・a−SiIll、9・・・第
2ゲート絶林膜、10・・・第2ゲート電掻。

Claims (2)

    【特許請求の範囲】
  1. (1)縁性基板上に複数の信号線と該信号配線と交差す
    る複数の走査配線とこれら配線の交差点毎に配置された
    多数の薄膜トランジスタと各薄膜トランジスタそれぞれ
    に結合した表示電極を備えたアクテブマトリクス基板に
    液晶物質を介して共通電極基板を対向せしめた液晶表示
    装置において、上記薄膜トランジスタは、上記走査配線
    が延在形成された第1のゲート電極、上記走査配線と信
    号配線との層間絶縁膜に連続する第1のゲート絶縁膜、
    半導体膜、信号配線が延在したドレイン電極並びに上記
    表示電極に接続されるソース電極、第2のゲート絶縁膜
    、及びバイアス制御電位に接続された第2のゲート電極
    の積層構造体からなる事を特徴としたアクテブマトリク
    ス型液晶表示装置。
  2. (2)縁性基板上に複数の信号線と該信号配線と交差す
    る複数の走査配線とこれら配線の交差点毎に配置された
    多数の薄膜トランジスタと各薄膜トランジスタそれぞれ
    に結合した表示電極を備えたアクテブマトリクス基板に
    液晶物質を介して共通電極基板を対向せしめた液晶表示
    装置において、上記薄膜トランジスタは、半導体膜の表
    裏両面側に夫々ゲート電極を備えたデュアルゲート型ト
    ランジスタからなり、第1のゲート電極に上記走査配線
    からのフレーム周期の走査パルス信号を供給すると共に
    第2のゲート電極にはフレーム周期で反転するバイアス
    電位を供給することを特徴とするアクテブマトリクス型
    液晶表示装置の駆動方法。
JP12730489A 1989-05-19 1989-05-19 アクテブマトリクス型液晶表示装置 Expired - Fee Related JP2755683B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12730489A JP2755683B2 (ja) 1989-05-19 1989-05-19 アクテブマトリクス型液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12730489A JP2755683B2 (ja) 1989-05-19 1989-05-19 アクテブマトリクス型液晶表示装置

Publications (2)

Publication Number Publication Date
JPH02304532A true JPH02304532A (ja) 1990-12-18
JP2755683B2 JP2755683B2 (ja) 1998-05-20

Family

ID=14956640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12730489A Expired - Fee Related JP2755683B2 (ja) 1989-05-19 1989-05-19 アクテブマトリクス型液晶表示装置

Country Status (1)

Country Link
JP (1) JP2755683B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0688009A1 (fr) * 1994-06-17 1995-12-20 France Telecom Ecran d'affichage à matrice active à commande multiplexée
US5793072A (en) * 1996-02-28 1998-08-11 International Business Machines Corporation Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
US7027028B2 (en) * 2002-03-22 2006-04-11 Seiko Epson Corporation Electrooptic device, driver circuit for electrooptic device, and electronic equipment
JP2016129258A (ja) * 2009-05-01 2016-07-14 株式会社半導体エネルギー研究所 半導体装置
JP2016174172A (ja) * 2010-06-10 2016-09-29 株式会社半導体エネルギー研究所 半導体装置
US10304400B2 (en) 2016-03-17 2019-05-28 Japan Display Inc. Display device including transistor arranged with characteristic electrode

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0688009A1 (fr) * 1994-06-17 1995-12-20 France Telecom Ecran d'affichage à matrice active à commande multiplexée
FR2721428A1 (fr) * 1994-06-17 1995-12-22 France Telecom Ecran d'affichage à matrice active à commande multiplexée.
US5793072A (en) * 1996-02-28 1998-08-11 International Business Machines Corporation Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
US7027028B2 (en) * 2002-03-22 2006-04-11 Seiko Epson Corporation Electrooptic device, driver circuit for electrooptic device, and electronic equipment
JP2016129258A (ja) * 2009-05-01 2016-07-14 株式会社半導体エネルギー研究所 半導体装置
JP2018064117A (ja) * 2009-05-01 2018-04-19 株式会社半導体エネルギー研究所 半導体装置
JP2016174172A (ja) * 2010-06-10 2016-09-29 株式会社半導体エネルギー研究所 半導体装置
US10304400B2 (en) 2016-03-17 2019-05-28 Japan Display Inc. Display device including transistor arranged with characteristic electrode

Also Published As

Publication number Publication date
JP2755683B2 (ja) 1998-05-20

Similar Documents

Publication Publication Date Title
JP2979655B2 (ja) アクティブマトリクス基板の駆動方法
JPH05232512A (ja) 液晶表示装置
JPH10293286A (ja) 液晶表示装置の駆動方法
KR960014824B1 (ko) 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치
JP4077935B2 (ja) 液晶素子
US9984637B2 (en) Array substrate and manufacturing method thereof, display panel and driving method thereof
JP4559721B2 (ja) 液晶ディスプレイの画素構造、液晶ディスプレイ駆動方法および駆動回路
JPH02304532A (ja) アクテブマトリクス型液晶表示装置
JPH0772509A (ja) アクティブマトリックス液晶表示素子
JPH0473929B2 (ja)
JP2960268B2 (ja) アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ
JPS61108171A (ja) 薄膜電界効果トランジスタ
JP3281763B2 (ja) 液晶表示装置の駆動方法
JPH07175453A (ja) 液晶表示装置
JP2002350902A (ja) 液晶表示装置
JPH0242763A (ja) 薄膜トランジスタ装置
JPH0766419A (ja) 液晶表示装置
JPH05110100A (ja) アクテイブマトリクス型液晶表示装置
JPH0915646A (ja) アクティブマトリクス液晶表示素子
US7358945B2 (en) Liquid crystal displays with improved gray-scale
JP2002202493A (ja) 液晶表示装置
JP3533476B2 (ja) 液晶表示装置
JPH0850309A (ja) 電気光学装置
JP2509024B2 (ja) アクティブマトリクス型液晶表示装置
JPH08146384A (ja) アクティブマトリックス型液晶表示素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees