JP4559721B2 - 液晶ディスプレイの画素構造、液晶ディスプレイ駆動方法および駆動回路 - Google Patents

液晶ディスプレイの画素構造、液晶ディスプレイ駆動方法および駆動回路 Download PDF

Info

Publication number
JP4559721B2
JP4559721B2 JP2003355544A JP2003355544A JP4559721B2 JP 4559721 B2 JP4559721 B2 JP 4559721B2 JP 2003355544 A JP2003355544 A JP 2003355544A JP 2003355544 A JP2003355544 A JP 2003355544A JP 4559721 B2 JP4559721 B2 JP 4559721B2
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
pixel
crystal molecules
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003355544A
Other languages
English (en)
Other versions
JP2004264822A (ja
Inventor
界 雄 楊
博 盛 施
Original Assignee
ハンスター ディスプレイ コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ハンスター ディスプレイ コーポレーション filed Critical ハンスター ディスプレイ コーポレーション
Publication of JP2004264822A publication Critical patent/JP2004264822A/ja
Application granted granted Critical
Publication of JP4559721B2 publication Critical patent/JP4559721B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/139Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
    • G02F1/1393Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent the birefringence of the liquid crystal being electrically controlled, e.g. ECB-, DAP-, HAN-, PI-LC cells
    • G02F1/1395Optically compensated birefringence [OCB]- cells or PI- cells
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、液晶ディスプレイの画素構造に関し、さらに詳しくは液晶ディスプレイの高速応答画素構造に関する。
現在TFTカラー液晶ディスプレイ装置(TFT/LCD(Thin Film Transistor /Liquid Crystal Display))に広く使用されているツイステッドネマチック(twisted nematic 以下、単にTNという)セルは視野角が小さい。この結果、LCDパネル表面を斜め方向から見た場合にコントラストおよび画像反転が低下する。この問題の解決、即ち広い視野角を実現するために様々な方法が提案されてきた。このような方法の中で、LCDの各画素を2つの部分に分割し、これら2つの部分に対して異なる方向に配向を行う配向分割方法がある。
しかし、これらの方法は煩雑な製造工程を要する。例えば、配向分割方法の場合、2つのラビング(rubbing)工程が要求される。これらの工程は、コーティング、焼き付け、パターニング、並びにフォトレジストの現像および除去という工程をさらに含む。
近年、TNセルの代わりに液晶セルとして使用されるOCBセルの研究が行われている。OCBセル技術が使用されれば、配向分割方法よりも容易に広い視野角を得ることができると共に、従来のTNセルよりも一段階速い高速応答特性を得ることができる。
図1はOCBセルの構造を示す斜視図である。スプレイ(splay)配向104を示す液晶材料が2つの(上部および下部)ガラス基板100および102の間に封入されている。偏光板106および108が各2つのガラス基板100および102の外側に配置されている。ガラス基板100および102に電圧が印加されると、図1Bに示されるように液晶材料がスプレイ配向104からベンド(bend)配向110に変換される。ベンド配向110のセルにおいては、上部および下部液晶分子は常時対称的な配向となっているため、視野角依存は線AA’の周囲では対照的である。光学的複屈折補償(OCB)モードLCDでは液晶分子の複屈折を補正することによってすべての方向で均一な視野角特性を得る。
OCBセルは、バイアス電圧が印加されていない時はスプレイ配向状態にあり、所定の高電圧が印加されている時はベンド配向状態を示す。OCBセルが液晶ディスプレイ装置として動作することを可能にするためには、セルが起動時にスプレイ配向からベンド配向に変換されなければならない。このプロセスは再起動時間を要するため、応答速度を低下させる。
図2Aは薄膜トランジスタLCDの画素構造平面図を示している。スイッチトランジスタ306のゲート電極306aは走査線302に接続されている。スイッチトランジスタ306のドレイン電極306bは画素電極308に接続され、ソース電極306cはビデオデータ線304に接続されている。共通線310は画素電極308の共通電極として使用される。スイッチトランジスタ306は通常、ガラス等の透明基板上に配置された薄膜トランジスタ(TFT)である。走査線302を走査することによって、且つ走査信号に応じて、所定の走査線302のスイッチトランジスタ306のすべてがオンになる。同時に、選択された走査線302と同期してビデオデータ線にビデオ信号が供給される。
図2Bは図2Aの線BB’に沿った断面図である。液晶材料326が2つの(上部および下部)ガラス基板320および322の間に封入されている。導体電極324が上部ガラス基板320に接して配置されている。図2Aおよび図2Bを参照すると、通常、画素電極308の上の液晶分子328はスプレイ状態にあり、他方の領域の上の液晶分子326はベンド状態にある。そして、OCBセルを使用している液晶ディスプレイ装置の起動時に所定の時間だけ導体電極324と画素電極308との間に高電圧が印加される。この時、ベンド配向の液晶分子326は画素電極308の上の液晶分子328の配向状態をスプレイ配向からベンド配向に変化させる。しかし、画素電極の上の液晶分子328の一部は変換に失敗し、ベンド配向のままとなることがあり、このためにLCDの表示品質が低下する。さらに、この方法で必要とされる2つの配向状態のために製造コストが増加する。さらに、ベンド配向状態の液晶分子の高傾斜角を維持することは困難である。これによって液晶ディスプレイ装置は所望の広い視野角特性を有することができるが、それに必要とされる画質を容易に得ることができない。さらに上記対策は実用的ではない。
図2Cは従来の方法による他の配向状態を示している。全画素の液晶分子330はスプレイ状態にある。この方法によれば、OCBセルを使用している液晶ディスプレイ装置の起動時に所定の時間だけ導体電極324と画素電極308との間に高電圧が印加されて、液晶分子330がスプレイ状態からベンド状態に変換される。この固定された起動時間は通常数十秒以上かかる。LCDがオフとなった時に液晶分子330はスプレイ状態に戻る。しかし、ビデオデータ線304と画素電極308との間の液晶分子など、液晶分子330の一部にはこのモードでは高電圧が印加され、これによってLCDがオンにされた時に2つの液晶分子状態が引き起こされるものがある。さらに他の問題は、起動時に液晶分子330がスプレイ状態からベンド状態に変換されても、動作中にOCBセルがスプレイ状態に戻ることがある。LCDはディスプレイが通常の状態の戻るように再起動されなければならない。
一方、TFTカラー液晶ディスプレイ装置が装備されたノートブック型パーソナルコンピュータのような最近のバッテリー駆動システムは、省電力型であることが益々要求されている。電力を節約するために、このような液晶ディスプレイ装置は、ディスプレイをオフにさせる駆動モード停止機能を有している。LCDがオフにされると、OCBセルがベンド配向からスプレイ配向に戻る。ベンド配向状態を回復するためにはある程度の時間が必要とされるため、ディスプレイを即座にオンにすることができない。
前述の説明によれば、典型的なOCBセルを使用する液晶ディスプレイは、動作中にスプレイ配向からベンド配向に液晶分子配向状態を変換することを必要とし、これには2つの液晶分子配向状態が含まれる。典型的な変換方法は2つある。1つの方法においては、画素電極の上の液晶分子はまずスプレイ状態にあり、一方他の領域の上の液晶分子はベンド状態にある。そして、導体電極と画素電極との間に高電圧が印加されて、画素電極の上の液晶分子はスプレイ状態からベンド状態に変換される。しかし、この方法はスプレイ状態およびベンド状態の2つの異なる配向状態を要し、製造コストが増加する。他の方法においては、全画素の液晶分子がスプレイ状態にある。この方法を採用したLCDは製造が簡便であるが、この方法では液晶分子をスプレイ状態からベンド状態に変換させるために液晶ディスプレイ装置の起動時に所定の時間を要する。即ち、この方法では瞬時の応答は提供されない。さらに、液晶分子の一部は高電圧を受け入れないため、表示品質に影響する。
従って、本発明の主な目的は広い視野角を得られるだけでなく画質の向上も可能にする画素構造を提供することである。
本発明の他の目的は全セルで配向状態を1つしか使用せず、液晶ディスプレイ装置の起動時に所定の時間を必要としない画素構造を提供することである。
本発明のさらに他の目的は液晶ディスプレイ装置の駆動方法を提供することであり、この方法によりOCBセルがスプレイ配向からベンド配向状態に短時間で変換することができる。
本発明のさらなる目的は簡単且つ比較的安価な製造方法で製造することができる液晶ディスプレイを提供することである。
本発明によれば、金属電極が画素領域に形成される。金属電極は共通電極によって制御される。全画素領域の液晶分子がスプレイ状態にある。金属電極に電圧を印加して金属電極の上の液晶分子を動作中スプレイ状態からベンド状態に変換させる。その後、画素電極に電圧を印加する。この時、ベンド状態にある液晶分子は画素電極の上の液晶分子をスプレイ状態からベンド状態に変換させる。従って、全画素領域の液晶分子はベンド状態を示す。
一方、本発明はまた金属電極を駆動する駆動回路を提供する。駆動回路はトランジスタのソース/ドレイン電極に入力された界磁フレームを反転させるインバータを含む。反転した界磁フレームを使用して共通電極を制御する。一方、このトランジスタは走査信号によって制御される。従って、このトランジスタの動作はスイッチトランジスタの動作と同期する。即ち、金属電極および画素電極に対して順に電圧が印加されると、制御回路がまずトランジスタをオンにし、次に界磁フレームを反転させる。
本発明によれば、金属電極は画素電極の中央または画素電極の周囲に配置することができる。本発明は液晶セル内に2つに配向状態を必要としないため複雑な製造プロセスを回避することができる。さらに、LCDの起動時に液晶分子をスプレイ状態からベンド状態に変換させる所定の時間を必要としない。従って、本発明の画素構造を使用したLCDは高速応答だけでなく高い表示品質を示す。
この発明の上述した態様および付随する利点の多くは添付された図面と共に以下の詳細な説明を参照することによってより容易に理解することができる。
本発明の趣旨および範囲を限定することなく、本発明において提案される回路構造を1つの好ましい実施の形態で説明する。当業者はこの実施の形態を認知することによってOCBモードを使用した画素電極構造および本発明の作動方法を様々な液晶ディスプレイに応用することができる。この画素構造によれば、画素領域は液晶セル内に2つの配向状態を必要としないため複雑な製造プロセスを回避することができる。さらに、本発明ではLCDの起動時に液晶分子をスプレイ状態からベンド状態に変換させる所定の時間を必要としない。従って、本発明の画素構造を使用したLCDは高速応答だけでなく高い表示品質を有する。本発明の適用は以下に説明される好ましい実施の形態に限定されるものではない。
本発明によれば、金属電極が画素領域に形成される。金属電極は共通電極によって制御される。全画素領域の液晶分子がスプレイ状態にある。金属電極に電圧を印加して金属電極の上の液晶分子を動作中スプレイ状態からベンド状態に変換させる。その後、画素電極に電圧を印加する。この時、ベンド状態にある液晶分子は画素電極の上の液晶分子をスプレイ状態からベンド状態に変換させる。従って、全画素領域の液晶分子はベンド状態を示す。
(1)第1の実施の形態
図3Aは本発明の第1の実施の形態による画素領域の平面図を示している。スイッチトランジスタ506のシリコンアイランド506aは走査線502と接続されている。スイッチトランジスタ506が選択された場合、走査線502を介して走査信号が送信されてスイッチトランジスタ506をオンにする。ビデオデータ線504のビデオ信号はスイッチトランジスタ506を通って画素電極508に転送される。スイッチトランジスタ506のドレイン電極506bは画素電極508と接続されている。スイッチトランジスタ506のソース電極506cはビデオデータ線504と接続されている。共通電極線510は画素電極508の共通電極として使用される。S字型金属電極512が画素領域の周囲に構成されている。金属電極512は共通電極線510によって制御される。
通常、スイッチトランジスタ506のソース電極506cおよびドレイン電極506bはビデオデータ線504からビデオデータを受信することができる。従って、走査線502を走査することによって、且つ走査信号に応じて、所定の走査線502のスイッチトランジスタ506がオンになる。同時に、ビデオデータ線504のビデオ信号がスイッチトランジスタ506を通って画素電極508に転送されて画像が液晶ディスプレイに示される。
図3Bは図3Aの線AA’に沿った断面図を示しており、すべての液晶分子がスプレイ状態にある。下部基板514および上部基板516は選択された距離で互いに向かい合っている。下部基板514および上部基板516は透明な絶縁体で作成されていることが好ましい。複数の液晶分子を有する液晶層518は下部基板514と上部基板516との間に挟まれ、前記複数の液晶分子はスプレイ状態にある。ビデオデータ線504および金属線512は順次に下部基板514の上に形成される。隔離層530がビデオデータ線504と金属線512との間に配置されている。画素電極508は下部基板514の内側面に形成されている。他の隔離層532がビデオデータ線504と画素電極508との間に配置されている。導体電極520が上部基板516の内側面に形成されている。画素電極508および導体電極520は両方とも透明な導体、好ましくは例えばITO材料から形成される。さらに、アラインメント層(図示せず)が、画素電極508が配置されている下部基板514の内側面および導体電極520が配置されている上部基板516の内側面に形成されている。ここにおいては、アラインメント層はスプレイ状態においておよそ5度の予備傾斜角度を有している。
金属電極512に電圧を印加して金属電極512の上の液晶分子を図3Cに示されるように動作中スプレイ状態からベンド状態に変換させる。図3Cは図3Aの線AA’に沿った断面図を示しており、液晶分子の一部がベンド状態に変換されている。第1の実施の形態によれば、共通電極510と上部基板516に配置されている導体電極520との間に電圧が印加される。従って、共通電極510によって制御される金属線512と導体電極520との間には電圧差も存在する。その結果、金属電極と上部基板516との間の液晶分子は電圧差のためにスプレイ状態からベンド状態に変換される。
図3Cをさらに参照する。画素電極508は508aおよび508bの2つの部分に分割される。ベンド状態にある液晶分子518aを用いて508aおよび508bの2つの部分に分割する。尚、この液晶分子518aは隔離機能を有している。金属線512と導体電極520との間の電圧差は、画素電極と導体電極520との間の電圧差が生じた後も依然存在する。即ち、この依然存在する電圧差によって確実に液晶分子518aがベンド状態に留まる。従って、液晶分子518aは、液晶分子がスプレイ状態にある画素電極の外側からの影響を隔離する。液晶ディスプレイがオフにされている時、共通電極510に印加されている電圧は取り除かれる。この時、共通電極510と金属電極512との間の液晶分子はベンド状態からスプレイ状態に変換される。
さらに図3Aを再び参照する。動作中、共通電極510と金属電極512との間の液晶分子がまず元のスプレイ状態からベンド状態に変換された後、画素電極508に電圧が印加される。次に、走査線502を走査することによって、且つ走査信号に応じて、所定の走査線502のスイッチトランジスタ506がオンになる。同時に、ビデオデータ線504のビデオ信号がスイッチトランジスタ506を通って画素電極508に転送される。即ち、画素電極508と上部基板516の導体電極520との間に電圧差が生じる。この時、画素領域の液晶分子がスプレイ状態からベンド状態に変換される。従って、全液晶領域の液晶分子がベンド状態となる。一方、金属電極512の一部は画素電極508と重なってもよい。その場合、重なっている部分はコンデンサとして機能して、画素電極の応答速度を上げる。
(2)第2の実施の形態
図4Aは本発明の第2の実施の形態による画素領域の平面図を示している。スイッチトランジスタ706のシリコンアイランド706aは走査線702と接続されている。スイッチトランジスタ706が選択された場合、走査線702の走査信号によってスイッチトランジスタ706がオンにされる。ビデオデータ線704のビデオ信号はスイッチトランジスタ706を通って画素電極708に転送される。スイッチトランジスタ706のドレイン電極706bは画素電極708と接続されている。スイッチトランジスタ706のソース電極706cはビデオデータ線704と接続されている。共通電極線710は画素電極708の共通電極として使用される。金属電極712が画素領域の周囲に構成されている。金属電極712は共通電極線710によって制御される。
図4Bは図4Aの線AA’に沿った断面図を示している。下部基板714および上部基板716は選択された距離で互いに向かい合っている。下部基板714および上部基板716は透明な絶縁体で作成されていることが好ましい。複数の液晶分子を有する液晶層718は下部基板714と上部基板716との間に挟まれ、上記複数の液晶分子はスプレイ状態にある。ビデオデータ線704および金属線712は下部基板714に順次に形成される。隔離層730がビデオデータ線704と金属線712との間に配置されている。画素電極708は下部基板714の内側面の上に形成されている。他の隔離層732がビデオデータ線704と画素電極708との間に配置されている。導体電極720が上部基板716の内側面に形成されている。画素電極708および導体電極720は両方とも透明な導体、好ましくは例えばITO材料から形成される。さらに、アラインメント層(図示せず)が、画素電極708が配置されている下部基板714の内側面および導体電極720が配置されている上部基板716の内側面に形成されている。ここにおいては、アラインメント層はMARKスプレイ状態においておよそ5度の予備傾斜角度を有している。
金属電極712に電圧を印加して金属電極712の上の液晶分子718aを図4Cに示されるように動作中スプレイ状態からベンド状態に変換させる。図4Cは第2の実施の形態によって図4Aの線AA’に沿った断面図を示しており、液晶分子の一部がベンド状態に変換されている。第2の実施の形態によれば、共通電極710と上部基板716に配置されている導体電極720との間に電圧が印加される。従って、共通電極710によって制御される金属電極712と導体電極720との間には電圧差も存在する。その結果、金属電極712と上部基板716との間の液晶分子は図4Cに示されるように電圧差のためにスプレイ状態からベンド状態に変換される。
再び図4Cを参照すると、ベンド状態にある液晶分子718aを用いて画素電極708を隔離する。金属電極712と導体電極720との間の電圧差は、画素電極708と導体電極720との間の電圧差が生じた後も依然存在する。即ち、この依然存在する電圧差によって確実に液晶分子718aがベンド状態に維持される。従って、液晶分子718aは、液晶分子がスプレイ状態にある画素電極708の外側の影響から画素電極708を隔離する。液晶ディスプレイがオフにされている時、共通電極710に印加されている電圧は取り除かれる。この時、共通電極710と金属電極712との間の液晶分子をベンド状態からスプレイ状態に変換させることができる。
動作中、共通電極710と金属電極712との間の液晶分子がまず元のスプレイ状態からベンド状態に変換された後、画素電極708に電圧が印加される。次に、走査線702を走査することによって、且つ走査信号に応じて、所定の走査線702のスイッチトランジスタ706がオンになる。同時に、ビデオデータ線704のビデオ信号がスイッチトランジスタ706を通って画素電極708に転送される。即ち、画素電極708と上部基板716の導体電極720との間に電圧差が生じる。この時、画素領域の液晶分子をスプレイ状態からベンド状態に変換させることができる。従って、全液晶領域の液晶分子がベンド状態となる。一方、金属電極712の一部は画素電極708と重なってもよい。重なっている部分はコンデンサとして機能して、画素電極の応答速度を上げる。
(3)第3の実施の形態
図5Aは本発明の第3の実施の形態による画素領域の平面図を示している。スイッチトランジスタ806のシリコンアイランド806aは走査線802と接続されている。スイッチトランジスタ806のドレイン電極806bは画素電極808と接続されている。スイッチトランジスタ806のソース電極806cはビデオデータ線804と接続されている。共通電極線810は画素電極808の共通電極として使用される。第3の実施の形態によれば、金属電極812と共通電極810とはH字型となっている。金属電極812は共通電極線810によって制御される。
図5Bは図5Aの線AA’に沿った断面図を示している。下部基板814および上部基板816は選択された距離で互いに向かい合っている。下部基板814および上部基板816は透明な絶縁体で作成されていることが好ましい。複数の液晶分子を有する液晶層818は下部基板814と上部基板816との間に挟まれ、前記複数の液晶分子はスプレイ状態にある。ビデオデータ線804および金属線812は下部基板814の上に順次に形成される。隔離層830がビデオデータ線804と金属線812との間に配置されている。画素電極808は下部基板814の内側面の上に形成されている。他の隔離層832がビデオデータ線804と画素電極808との間に配置されている。導体電極820が上部基板816の内側面に形成されている。画素電極808および導体電極820は両方とも透明な導体、好ましくは例えばITO材料から形成される。さらに、アラインメント層(図示せず)が、画素電極808が配置されている下部基板814の内側面および導体電極820が配置されている上部基板816の内側面に形成されている。ここにおいては、アラインメント層はスプレイ状態においておよそ5度の予備傾斜角度を有している。動作中、金属電極812に電圧を印加して金属電極812の上の液晶分子818aを図5Cに示されるようにスプレイ状態からベンド状態に変換させる。
再び図5Cを参照すると、ベンド状態にある液晶分子818aを用いて画素電極808を隔離する。即ち、金属電極812と導体電極820との間の電圧差は、画素電極808と導体電極820との間の電圧差が生じた後も依然存在する。即ち、この依然存在する電圧差によって確実に液晶分子818aがベンド状態に維持される。従って、液晶分子818aは、液晶分子がスプレイ状態にある画素電極808の外側からの影響から画素電極808を隔離する。液晶ディスプレイがオフにされている時、共通電極810に印加されている電圧は取り除かれる。この時、共通電極810と金属電極812との間の液晶分子がベンド状態からスプレイ状態に変換される。
動作中、共通電極810と金属電極812との間の液晶分子がまず元のスプレイ状態からベンド状態に変換された後、画素電極808に電圧が印加される。次に、走査線802を走査することによって、且つ走査信号に応じて、所定の走査線802のスイッチトランジスタ806がオンになる。同時に、ビデオデータ線804のビデオ信号がスイッチトランジスタ806を通って画素電極808に転送される。即ち、画素電極808と上部基板816の導体電極820との間に電圧差が生じる。この時、画素領域の液晶分子をスプレイ状態からベンド状態に変換させることができる。従って、全液晶領域の液晶分子がベンド状態となる。一方、金属電極812の一部は画素電極808と重なってもよい。重なっている部分はコンデンサとして機能して、画素電極の応答速度を上げることができる。
(4)第4の実施の形態
図6Aを参照すると、本発明の第4の実施の形態による画素領域の平面図が示されている。スイッチトランジスタ906のシリコンアイランド906aは走査線902と接続されている。スイッチトランジスタ906のドレイン電極906bは画素電極908と接続されている。スイッチトランジスタ906のソース電極906cはビデオデータ線904と接続されている。共通電極線910は画素電極908の共通電極として使用される。第4の実施の形態によれば、金属電極912と共通電極910とは十字形となっている。金属電極912は共通電極線910によって制御される。
図6Bは図5Aの線AA’に沿った断面図を示している。下部基板914および上部基板916は選択された距離で互いに向かい合っている。下部基板914および上部基板916は透明な絶縁体で作成されていることが好ましい。複数の液晶分子を有する液晶層918は下部基板914と上部基板916との間に挟まれ、前記複数の液晶分子はスプレイ状態にある。ビデオデータ線904および金属線912は下部基板914の上に順次に形成される。隔離層930がビデオデータ線904と金属線912との間に配置されている。画素電極908は下部基板914の内側面の上に形成されている。他の隔離層932がビデオデータ線904と画素電極908との間に配置されている。導体電極920が上部基板916の内側面に形成されている。画素電極908および導体電極920は両方とも透明な導体、好ましくは例えばITO材料から形成される。さらに、アラインメント層(図示せず)が、画素電極908が配置されている下部基板914の内側面および導体電極920が配置されている上部基板916の内側面に形成されている。ここにおいては、アラインメント層はスプレイ状態においておよそ5度の予備傾斜角度を有している。
再び図6Cを参照すると、ベンド状態にある液晶分子918aを用いて画素電極908を隔離する。即ち、金属電極912と導体電極920との間の電圧差は、画素電極908と導体電極920との間の電圧差が生じた後も依然存在する。この依然存在する電圧差によって確実に液晶分子918aがベンド状態に維持される。従って、液晶分子918aは、液晶分子がスプレイ状態にある画素電極908の外側の影響から画素電極908を隔離する。液晶ディスプレイがオフにされている時、共通電極910に印加されている電圧は取り除かれる。この時、共通電極910と金属電極912との間の液晶分子がベンド状態からスプレイ状態に変換されてもよい。
動作中、共通電極910と金属電極912との間の液晶分子がまず元のスプレイ状態からベンド状態に変換された後、画素電極908に電圧が印加される。次に、走査線902を走査することによって、且つ走査信号に応じて、所定の走査線902のスイッチトランジスタ906がオンになる。同時に、ビデオデータ線904のビデオ信号がスイッチトランジスタ906を通って画素電極908に転送される。即ち、画素電極908と上部基板916の導体電極920との間に電圧差が生じる。この時、画素領域の液晶分子がスプレイ状態からベンド状態に変換される。従って、全液晶領域の液晶分子がベンド状態となる。一方、金属電極912の一部は画素電極908と重なる。重なっている部分はコンデンサとして機能して、画素電極の応答速度を上げることができる。
以上の説明により、画素領域に付加的な金属電極が構成される。金属電極は共通電極によって制御される。全画素領域の液晶分子がスプレイ状態にある。動作中、金属電極に電圧を印加して金属電極の上の液晶分子をスプレイ状態からベンド状態に変換させる。その後、画素電極に電圧を印加して、全画素領域がベンド状態を示すようにする。
尚、金属電極は画素電極の中央または画素電極の周囲に配置することができる。金属電極と共通電極とは十字型またはH字型となることが可能である。本発明は液晶セル内に2つに配向状態を必要としないので、本発明によれば複雑な製造プロセスが回避される。さらに、LCDの起動時に液晶分子をスプレイ状態からベンド状態に変換させる所定の時間を必要としない。従って、本発明の画素構造を使用したLCDは高速応答だけでなく高い表示品質を有する。
一方、本発明はまた金属電極を駆動する駆動回路を提供する。図7Aは第1の実施の形態による駆動タイミングの負から正への波形を示している。この波形は上述した4つの実施の形態に使用することができる。図3A乃至3Cおよび図7Aによれば、まず電圧信号404が共通電極510に印加される。従って、共通電極によって制御される金属電極512にもこの電圧信号404が印加される。この時、金属電極512の上に配置された液晶分子がスプレイ状態からベンド状態に変換される。一方、金属電極512の一部が画素電極508aおよび508bと重なり、図3Bおよび3Cに示されるように金属電極512に電圧が存在する。金属電極、画素電極508aおよび508bはすべて導体である。従って、重なる部分524および526はコンデンサとして機能することができる。即ち、金属電極512に印加されたこの電圧はこれら重なる部分524および526を帯電させて画素電極の電位を上昇させる。
時間Tにおいて、走査線502を走査することによって、且つ走査信号402に応じて、所定の走査線502のスイッチトランジスタ506がオンになる。同時に、ビデオデータ線504のビデオ信号406は、スイッチトランジスタ506を通って画素電極508に転送される。即ち、画素電極508と上部基板516の導体電極520との間に電圧差が生じて液晶分子をスプレイ状態からベンド状態に変換させる。尚、重なる部分524および526はコンデンサとして機能するため、画素電極508には初期電位が存在する。即ち、液晶分子をスプレイ状態からベンド状態に変換させる電圧を画素電極508に発生させることがより容易となる。従って、応答速度を上げることができる。
図7Bは駆動タイミングの正から負への波形を示している。この波形は、上述した4つの実施の形態に使用することができる。図3A乃至3Cおよび図7Bによれば、共通電極510に印加された電圧信号408がまず高電圧から低電圧へ切り替えられる。従って、共通電極によって制御される金属電極512も低電圧状態となる。一方、図3Bおよび3Cに示されるように金属電極512の一部が画素電極508aおよび508bと重なる。金属電極、画素電極508aおよび508bはすべて導体である。従って、重なる部分524および526はコンデンサとして機能する。従って、金属電極512が低電圧状態にある時、画素電極508aおよび508bの電位410も時間Tにおいて特別値に低減される。しかし、この時走査信号412はスイッチトランジスタ506を選択しないため、スイッチトランジスタ506は依然オフにされたままである。即ち、画素電極508aおよび508bの電位410は一定値に維持される。時間Tにおいて、走査線502の走査信号412がスイッチトランジスタ506を選択した場合、スイッチトランジスタ506はオンにされる。画素電極508aおよび508bの電位はスイッチトランジスタ506を通して放電されて電位410を低下させる。
図8Aおよび図8Bは第2の実施の形態による波形を示しており、図8Bは駆動タイミングの正から負への波形を示している。この波形を上述した4つの実施の形態に使用することができる。図3A乃至3Cおよび図8Aによれば、走査線502を走査することによって、且つ走査信号602に応じて、所定の走査線502のスイッチトランジスタ506がオンになる。同時に、ビデオデータ線504の画素電位606はスイッチトランジスタ506を通って画素電極508に転送される。次に、時間Tにおいて、電圧信号604が低電位から高電位へ切り替えられる。即ち、共通電極も高電位となる。従って、共通電極510によって制御される金属電極512も液晶分子をスプレイ状態からベンド状態に変換させる高電位となる。
一方、金属電極512の一部が画素電極508aおよび508bと重なり、図3Bおよび3Cに示されるように金属電極512に電圧が存在する。金属電極、画素電極508aおよび508bはすべて導体である。従って、重なる部分524および526はコンデンサとして機能する。即ち、金属電極512に印加されたこの電圧はこれら重なる部分524および526を帯電させて画素電極の電位606を上昇させる。液晶分子をスプレイ状態からベンド状態に変換させる電圧を画素電極508に発生させることがより容易となる。
図8Bは第2の実施の形態による駆動タイミングの正から負への波形を示している。この波形を上述した4つの実施の形態に使用してもよい。図3A乃至3Cおよび図8Bによれば、走査線502を走査することによって、且つ走査信号612に応じて、所定の走査線502のスイッチトランジスタ506がオンにされて画素電位610を低下させる。一方、図3Bおよび3Cに示されるように金属電極512の一部は画素電極508aおよび508bと重なる。重なる部分524および526はコンデンサとして機能する。このコンデンサ機能は画素電極508の画素電位を一定の値に維持する。時間Tにおいて、共通電極510の電圧信号608は高電位から低電位へ変換される。共通電極510によって制御される金属電極512も低電位となり、これによって重なる部分524および526に蓄えられた電荷が放電されて画素電極508の画素電位610を低下させる。
図9Aおよび図9Bは第3の実施の形態による波形を示しており、図9Aは駆動タイミングの正から負への波形を示している。この波形を上述した4つの実施の形態に使用することができる。図3A乃至3Cおよび図9Aによれば、走査線502を走査することによって、且つ走査信号202に応じて、時間Tにおいて所定の走査線502のスイッチトランジスタ506がオンになる。次に、ビデオデータ線504の画素電位206はスイッチトランジスタ506を通って画素電極508に転送される。同時に、電圧信号204が低電位から高電位へ切り替えられる。即ち、共通電極も高電位となる。従って、共通電極510によって制御される金属電極512も液晶分子をスプレイ状態からベンド状態に変換させる高電位となる。
一方、図3Bおよび3Cに示されるように金属電極512の一部が画素電極508aおよび508bと重なる。金属電極と画素電極508aおよび508bとはすべて導体である。重なる部分524および526はコンデンサとして機能する。従って、金属電極512に印加されたこの電圧はこれら重なる部分524および526を帯電させて画素電極の電位206を上昇させる。液晶分子をスプレイ状態からベンド状態に変換させる電圧を画素電極508に発生させることがより容易となる。
図9Bは第3の実施の形態による駆動タイミングの正から負への波形を示している。この波形を上述した4つの画素構造の実施の形態に使用することができる。図3A乃至3Cおよび図8Bによれば、走査線502を走査することによって、且つ走査信号212に応じて、所定の走査線502のスイッチトランジスタ506がオンにされて時間Tにおいて画素電位210を低下させる。同時に、共通電極510の電圧信号208は高電位から低電位へ変換される。共通電極510によって制御される金属電極512も低電位となる。一方、図3Bおよび3Cに示されるように金属電極512の一部が画素電極508aおよび508bと重なる。重なる部分524および526はコンデンサとして機能する。共通電極510の電位は低電位であるため、重なる部分524および526に蓄えられた電荷が放電されて画素電極508の画素電位210を低下させる。
本発明の画素構造によれば、金属電極の一部が画素電極と重なってコンデンサとして機能し、これにより、応答速度が上がる。
図10は本発明の画素電極構造をTFT−LCDに使用した平面図であり、上述した4つの画素構造をこの実施の形態に使用してもよい。スイッチトランジスタ14、16、18および19のゲート電極はそれぞれ走査線82、84、86および88に接続されている。スイッチトランジスタ14、16、18および19のドレイン電極はそれぞれ画素電極24、26、28および29に接続され、ソース電極はそれぞれビデオデータ線72に接続されている。共通線90、92、94および96はそれぞれ画素電極24、26、28および29の共通電極として使用されて金属電極(図示せず)を制御する。所定の走査線によってスイッチトランジスタ14が選択された場合、ビデオデータ線72に供給されたビデオ信号はスイッチトランジスタ14を通って画素電極24に転送されてディスプレイに画像が示される。
図11Aは図10に示されるような画素構造に適用される図7Aおよび7Bに示されるような波形を発生させる駆動回路の概略図を示している。尚、図11Aは2つの異なる画素電極を駆動する共通電極のみを示している。しかし、この駆動回路をすべての画素構造を駆動するために拡張してもよい。駆動方法は以下に説明されているものと同様である。
図10および図11Aを参照すると、本発明の駆動回路によって、出力端Vcom1の電圧信号を使用して共通電極92が駆動され、出力端Vcom2の電圧信号を使用して共通電極94が駆動される。トランジスタ30のスイッチは走査線82によって制御され、トランジスタ32のスイッチは走査線84によって制御される。インバータ34がトランジスタ30と出力端Vcom1との間に配置されてトランジスタ30からの入力信号を変換する。他のインバータ36がトランジスタ32と出力端Vcom2との間に配置されて出力端Vcom1の信号を変換する。
動作中、2つのフィールド38および40からなるフレーム信号Vinがトランジスタ30から入力される。各フィールドの時間は1/60秒である。走査線82によってトランジスタ30がオンにされた時、第1のフィールド信号38がトランジスタ30を通ってインバータ34に転送される。インバータ34は第1のフィールド信号38を反転させ、反転した第1のフィールド信号38を出力端Vcom1から送信して共通電極92を駆動する。次に、走査線84によってトランジスタ32がオンにされ、反転し第1のフィールド信号38がトランジスタ32を通ってインバータ36に転送される。インバータ36は受信した信号を再度反転させ、これを出力端Vcom2から送信して共通電極94を駆動する。
従って、本発明の駆動回路によって発生された波形によって、共通電極92が出力端Vcom1からの駆動信号によって駆動された後、画素電極26のスイッチトランジスタ16が走査線84の走査信号によってオンにされる。従って、図7Aに示される波形が形成され、このうち、波形404が出力端Vcom1の信号であり、波形402が走査線84の信号である。
次に、トランジスタ30が再び走査線82の信号を受信すると、第2のフィールド信号40がトランジスタ30を通ってインバータ34に転送される。インバータ34は第2のフィールド信号を反転させ、反転した第2のフィールド信号を出力端Vcom1から送信して共通電極92を駆動してもよい。次に、走査線84によってトランジスタ32がオンにされた時、反転した第2のフィールド信号40がトランジスタ32を通ってインバータ36に転送される。インバータ36は受信した信号を再度反転させ、これを出力端Vcom2から送信して共通電極94を駆動する。
従って、共通電極92が出力端Vcom1から信号を受信した後、画素電極26のスイッチトランジスタ16が走査線84の走査信号によってオンにされる。このようにして、図7Bに示される波形が形成され、このうち波形408が出力端Vcom1の信号であり、波形412が走査線84の信号である。
図11Bは駆動電圧を生成する駆動回路の詳細図を示している。インバータの動作方法を以下に説明する。走査線82の信号によってトランジスタ30がオンにされた時、第1のフィールド信号38がトランジスタ30を通ってトランジスタ42および44のゲート電極に転送される。第1のフィールド信号38は低電位であるためトランジスタ42および44は依然オフである。ドレイン電極とソース電極とが互いに接続されているためトランジスタはオンとなる。トランジスタはトランジスタ46を介しての高電圧によってもオンにされる。従って、出力端Vcom1の信号は高電圧信号である。
同様に、走査線82の信号によって再びトランジスタ30がオンにされると、第2のフィールド信号40がトランジスタ30を通ってトランジスタ42および44のゲート電極に転送される。第2のフィールド信号40は高電位であるためトランジスタ42および44はオンにされる。ドレイン電極とソース電極とが互いに接続されているためトランジスタはオンとなる。トランジスタ48のゲート電極はトランジスタ42を通って低電位に接続されている。従って、トランジスタ48はオフにされる。従って、出力端Vcom1はトランジスタ44を通って低電圧信号に接続されている。
図11Aに示される駆動回路を用いて図8Aおよび8Bに示されるような波形を発生させることもできる。図10および図11Aを共に参照すると、出力端Vcom1の電圧信号を使用して共通電極92が駆動され、出力端Vcom2の電圧信号を使用して共通電極94が駆動される。しかし、トランジスタ30のスイッチは走査線86によって制御され、トランジスタ32のスイッチは走査線88によって制御される。インバータ34がトランジスタ30と出力端Vcom1との間に配置されてトランジスタ30からの入力信号を反転させる。他のインバータ36がトランジスタ32と出力端Vcom2との間に配置されて出力端Vcom1の入力信号を反転させる。
動作中、2つのフィールド38および40からなるフレーム信号Vinがトランジスタ30から入力される。ここで各フィールドの時間は1/60秒である。走査線86の走査信号によってトランジスタ30がオンにされた時、第1のフィールド信号38がトランジスタ30を通ってインバータ34に転送される。インバータ34は第1のフィールド信号38を反転させ、反転した第1のフィールド信号38を出力端Vcom1から送信して共通電極92を駆動する。次に、走査線88によってトランジスタ32がオンにされると、反転した第1のフィールド信号38がトランジスタ32を通ってインバータ36に転送される。インバータ36は受信した信号を再度反転させ、これを出力端Vcom2から送信して共通電極94を駆動する。
従って、本発明の駆動回路によって発生された波形によれば、画素電極28のスイッチトランジスタ18が走査線86の走査信号によってオンにされた後、共通電極92が出力端Vcom1からの駆動信号によって駆動される。従って、図8Aに示される波形が形成され、このうち波形604が出力端Vcom2の信号であり、波形602が走査線86の信号である。
次に、トランジスタ30が再び走査線86の信号を受信すると、第2のフィールド信号40がトランジスタ30を通ってインバータ34に転送される。インバータ34は第2のフィールド信号40を反転させ、反転した第2のフィールド信号40を出力端Vcom1から送信して共通電極92を駆動する。次に、走査線88によってトランジスタ32がオンにされた時、反転した第2のフィールド信号40がトランジスタ32を通ってインバータ36に転送される。インバータ36は受信した信号を再度反転させ、これを出力端Vcom2から送信して共通電極94を駆動する。
従って、画素電極28のスイッチトランジスタ18が走査線86の走査信号によってオンにされた後、共通電極94が出力端Vcom2から信号を受信する。このようにして、図8Bに示される波形が形成され、このうち波形608が出力端Vcom2の信号であり、波形612が走査線86の信号である。
図11Aに示される駆動回路を用いて図9Aおよび9Bに示されるような波形を発生させることもできる。図10および図11Aを共に参照すると、出力端Vcom1の電圧信号を使用して共通電極92が駆動され、出力端Vcom2の電圧信号を使用して共通電極94が駆動される。しかし、トランジスタ30のスイッチは走査線84によって制御され、トランジスタ32のスイッチは走査線86によって制御される。インバータ34がトランジスタ30と出力端Vcom1との間に配置されてトランジスタ30からの入力信号を反転させる。他のインバータ36がトランジスタ32と出力端Vcom2との間に配置されて出力端Vcom1の信号を反転させる。
動作中、2つのフィールド38および40からなるフレーム信号Vinがトランジスタ30から入力される。ここで各フィールドの時間は1/60秒である。走査線84の走査信号によってトランジスタ30がオンにされた時、第1のフィールド信号38がトランジスタ30を通ってインバータ34に転送される。インバータ34は第1のフィールド信号38を反転させ、反転した第1のフィールド信号38を出力端Vcom1から送信して共通電極92を駆動する。次に、走査線86によってトランジスタ32がオンにされると、反転した第1のフィールド信号38がトランジスタ32を通ってインバータ36に転送される。インバータ36は受信した信号を再度反転させ、これを出力端Vcom2から送信して共通電極94を駆動する。
従って、本発明の駆動回路によって発生された波形によれば、画素電極26のスイッチトランジスタ16が走査線84の走査信号によってオンにされる。同時に、共通電極92が出力端Vcom1からの駆動信号によって駆動される。このようにして、図9Aに示される波形が形成され、このうち波形204が出力端Vcom1の信号であり、波形202が走査線84の信号である。
次に、トランジスタ30が再び走査線84の信号を受信すると、第2のフィールド信号40がトランジスタ30を通ってインバータ34に転送される。インバータ34は第2のフィールド信号40を反転させ、反転した第2のフィールド信号40を出力端Vcom1から送信して共通電極92を駆動する。次に、走査線86によってトランジスタ32がオンにされた時、反転した第2のフィールド信号40がトランジスタ32を通ってインバータ36に転送される。インバータ36は受信した信号を再度反転させ、これを出力端Vcom2から送信して共通電極94を駆動する。
従って、画素電極26のスイッチトランジスタ16が走査線84の走査信号によってオンにされる。同時に、共通電極92が出力端Vcom1から信号を受信する。このようにして、図9Bに示される波形が形成され、このうち波形208が出力端Vcom2の信号であり、波形212が走査線84の信号である。
当業者に理解されているとおり、本発明の好ましい実施の形態の以上の説明は本発明の例証であり、本発明を限定するものではない。様々な変形および同様の構成が添付された請求の範囲の趣旨および範囲内に含まれる。このような変形および同様の構造が含まれるように請求の範囲は最も広く解釈されるべきである。本発明の好ましい実施の形態を図示および説明したが、これを発明の趣旨および範囲から逸脱することなく様々に変化させることができることは明らかである。
液晶分子がスプレイ状態にあるOCBモードを使用した液晶ディスプレイの概略構成図を示す。 液晶分子がベンド状態にあるOCBモードを使用した液晶ディスプレイの概略構成図を示す。 薄膜トランジスタLCDの画素構造平面図を示す。 液晶分子のいくつかがスプレイ状態にあり、いくつかがベンド状態にある図2Aの線BB’に沿った断面図を示す。 すべての液晶分子がスプレイ状態にある図2Aの線BB’に沿った断面図を示す。 本発明の第1の実施の形態による画素領域の平面図を示す。 すべての液晶分子がスプレイ状態にある図3Aの線AA’からの断面図を示す。 液晶分子のいくつかがベンド状態に変換された図3Aの線AA’からの断面図を示す。 本発明の第2の実施の形態による画素領域の平面図を示す。 すべての液晶分子がスプレイ状態にある図4Aの線AA’に沿った断面図を示す。 液晶分子のいくつかがベンド状態に変換された図4Aの線AA’に沿った断面図を示す。 本発明の第3の実施の形態による画素領域の平面図を示す。 すべての液晶分子がスプレイ状態にある図5Aの線AA’からの断面図を示す。 液晶分子の一部がベンド状態に変換された図5Aの線AA’からの断面図を示す。 本発明の第4の実施の形態による画素領域の平面図を示す。 すべての液晶分子がスプレイ状態にある図6Aの線AA’からの断面図を示す。 液晶分子のいくつかがベンド状態に変換された図6Aの線AA’からの断面図を示す。 第1の実施の形態による駆動タイミングの負から正への波形を示す。 第1の実施の形態による駆動タイミングの正から負への波形を示している。 第2の実施の形態による駆動タイミングの負から正への波形を示す。 第2の実施の形態による駆動タイミングの正から負への波形を示す。 第3の実施の形態による駆動タイミングの負から正への波形を示す。 第3の実施の形態による駆動タイミングの正から負への波形を示す。 本発明の画素電極構造をTFT−LCDに使用した平面図である。 駆動電圧を生成する駆動回路の概略図を示す。 駆動電圧を生成する駆動回路の詳細図を示す。
符号の説明
14,16,18,19,506,706,806,906 スイッチトランジスタ
24,26,28,29,508,708,808,908 画素電極
34,36 インバータ
72,504,704,804,904 ビデオデータ線
82,84,86,88,502,702,802,902 走査線
90,92,94,96,510,710,810,910 共通電極(線)
202,212,402,412,602,612 走査信号
206,210,606,610 画素電位
404,408,608 電圧信号
406 ビデオ信号
506b,706b,806b,906b ドレイン電極
506c,706c,806c,906c ソース電極
512,712,812,912 金属電極(金属線)
514,714,814,914 下部基板
516,716,816,916 上部基板
518,718,818,918 液晶層
520,920, 導体電極
530,532,730,732,830,832 隔離層
706a,806a,906a, シリコンアイランド

Claims (18)

  1. 第1の基板と、導体電極が配置される第2の基板と、前記第1の基板と前記第2の基板との間に挟まれる液晶層とを備えるOCBモードの液晶ディスプレイの前記第1の基板に配置される画素構造であって、
    前記第1の基板上に配置され、第1の方向に且つ互いに平行して配置される複数の走査線と、
    前記第1の基板上で前記第1の方向に且つ互いに平行して配置され、前記第1の方向で前記複数の走査線と交互に配置される複数の共通電極と、
    前記第1の基板上で前記複数の共通電極線から延在するように配置された複数の金属電極と、
    前記複数の走査線、前記複数の共通電極および前記複数の金属電極の上に配置される第1の絶縁層と、
    前記第1の絶縁層上で互いに平行して配置され、第2の方向に配置されて前記複数の共通電極および金属電極と交差する複数のビデオデータ線であって、いずれの隣り合うビデオデータ線も、それぞれが前記複数の共通電極の1つとそこから延在する前記複数の金属電極の1つとを含む画素領域を、いずれかの隣り合う走査線とで画定するビデオデータ線と、
    前記複数のビデオデータ線の上に配置される第2の絶縁層と、
    前記第2の絶縁層の上で対応する画素領域にそれぞれ配置される複数の画素電極と、
    前記走査線位置と交差する前記ビデオデータ線にそれぞれ配置される複数のスイッチトランジスタであって、そのゲート電極が前記走査線に連結され、自身を介して前記ビデオデータ線が前記画素電極に連結される、スイッチトランジスタと、
    を備え、
    各画素領域は、1つの共通電極と、前記共通電極によって制御される1つの金属電と、1つの画素電極と、を含み、
    液晶分子はスプレイ状態で配置され、
    前記画素電極は複数のサブ画素電極に分割され、隣り合うサブ画素電極の間に閉スリットが配置され、前記共通電極の1部は前記閉スリットの下にあり、
    画素領域を駆動する際に、前記共通電極に電圧が印加されて前記共通電極上および前記金属電極上の前記液晶分子を前記スプレイ状態からベンド状態に変換させ、その後、前記画素電極に電圧が印加されて全画素領域における前記液晶分子を前記スプレイ状態から前記ベンド状態に変換させる、
    画素構造。
  2. 前記第1の方向は前記第2の方向に対して直角である、請求項1に記載の画素構造。
  3. 前記画素電極はITOまたはIZO材料で形成される、請求項1に記載の画素構造。
  4. 前記金属電極は、対応する画素電極と部分的に重なってコンデンサ構造を形成する、請求項1に記載の画素構造。
  5. 前記金属電極は前記画素領域の周囲に配置される、請求項1に記載の画素構造。
  6. 前記金属電極は前記画素領域の内側に配置される、請求項1に記載の画素構造。
  7. 請求項1に記載のOCBモードの液晶ディスプレイの画素構造の駆動方法であって、
    前記共通電極に電圧を印加して前記金属電極と前記導体電極との間および前記共通電極と前記導体電極との間に配置された液晶分子をスプレイ状態からベンド状態に変換させ、
    前記スイッチトランジスタを導電させ、
    前記スイッチトランジスタを通して前記画素電極に電圧を印加してスプレイ状態にある液晶分子をベンド状態に変換させる、液晶ディスプレイ駆動方法。
  8. 前記走査線を使用して走査信号を転送する、請求項7に記載の駆動方法。
  9. 前記スイッチトランジスタのゲート電極は、対応する走査線に連結され、前記対応する走査線を使用して前記スイッチトランジスタを制御する、請求項8に記載の駆動方法。
  10. 前記走査信号を使用して前記スイッチトランジスタのオン/オフを制御する、請求項8に記載の駆動方法。
  11. 前記スイッチトランジスタが走査信号によってオンにされた時、前記画素電極が、対応するビデオデータ線に連結される、請求項8に記載の駆動方法。
  12. 前記ビデオデータ線を使用してビデオデータ信号を転送する、請求項7に記載の駆動方法。
  13. 請求項1に記載のOCBモードの液晶ディスプレイの画素構造の駆動方法であって、
    前記スイッチトランジスタを導電させ、
    前記スイッチトランジスタを通して前記画素電極に電圧を印加し、
    前記共通電極に電圧を印加して前記金属電極と前記導体電極との間および前記共通電極と前記導体電極との間に配置される液晶分子をスプレイ状態からベンド状態に変換させ、且つ依然スプレイ状態にある液晶分子をベンド状態に変換させる、液晶ディスプレイ駆動方法。
  14. 前記走査線を使用して走査信号を転送する、請求項13に記載の駆動方法。
  15. 前記スイッチトランジスタのゲート電極は、対応する走査線に連結され、前記対応する走査線を使用して前記スイッチトランジスタを制御する、請求項14に記載の駆動方法。
  16. 前記走査信号を使用して前記スイッチトランジスタのオン/オフを制御する、請求項14に記載の駆動方法。
  17. 前記スイッチトランジスタが走査信号によってオンにされた時、前記画素電極が、対応するビデオデータ線に連結される、請求項14に記載の駆動方法。
  18. 前記ビデオデータ線を使用してビデオデータ信号を送信する、請求項13に記載の駆動方法。
JP2003355544A 2003-03-03 2003-10-15 液晶ディスプレイの画素構造、液晶ディスプレイ駆動方法および駆動回路 Expired - Fee Related JP4559721B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW92104450 2003-03-03

Publications (2)

Publication Number Publication Date
JP2004264822A JP2004264822A (ja) 2004-09-24
JP4559721B2 true JP4559721B2 (ja) 2010-10-13

Family

ID=32924573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003355544A Expired - Fee Related JP4559721B2 (ja) 2003-03-03 2003-10-15 液晶ディスプレイの画素構造、液晶ディスプレイ駆動方法および駆動回路

Country Status (3)

Country Link
US (3) US7433007B2 (ja)
JP (1) JP4559721B2 (ja)
TW (1) TWI318324B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101160824B1 (ko) * 2004-07-08 2012-07-02 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101189270B1 (ko) * 2005-04-06 2012-10-15 삼성디스플레이 주식회사 표시판 및 그를 포함하는 액정 표시 장치
TWI349803B (en) * 2006-10-14 2011-10-01 Chimei Innolux Corp Pixel structure, pixel array substrate and liquid crystal display
US20100315568A1 (en) * 2009-06-16 2010-12-16 Kent State University Liquid crystal devices and methods providing fast switching mode
KR101840185B1 (ko) 2010-03-12 2018-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로를 구동하는 방법 및 표시 장치를 구동하는 방법
WO2011111508A1 (en) * 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for driving input circuit and method for driving input-output device
US8988440B2 (en) 2011-03-15 2015-03-24 Qualcomm Mems Technologies, Inc. Inactive dummy pixels
CN102929060B (zh) * 2012-11-16 2015-06-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
ITFI20120274A1 (it) * 2012-12-07 2014-06-08 Progress Consultant Srl Un metodo per la raccolta di punti legati a promozioni o ad altre attivita' destinati a finalita' commerciali e/o di ricerca di mercato.
TWI564642B (zh) * 2015-08-21 2017-01-01 友達光電股份有限公司 液晶顯示面板其液晶配向方法
TWI732651B (zh) * 2020-08-12 2021-07-01 友達光電股份有限公司 畫素結構
TWI820924B (zh) * 2022-09-22 2023-11-01 友達光電股份有限公司 顯示裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001183666A (ja) * 1999-12-24 2001-07-06 Nec Corp 液晶表示装置
JP2002244159A (ja) * 2001-02-13 2002-08-28 Advanced Display Inc 液晶表示素子
JP2002268076A (ja) * 2001-03-12 2002-09-18 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002357808A (ja) * 2000-12-19 2002-12-13 Matsushita Electric Ind Co Ltd 液晶表示装置およびその駆動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000014597A1 (fr) * 1998-09-03 2000-03-16 Matsushita Electric Industrial Co., Ltd. Affichage a cristaux liquides, son procede de fabrication et sa commande
KR20000027768A (ko) * 1998-10-29 2000-05-15 김영환 고개구율 및 고투과율 액정 표시 장치
KR100372577B1 (ko) * 2000-08-07 2003-02-17 엘지.필립스 엘시디 주식회사 광시야각 액정 표시 장치
KR100482468B1 (ko) * 2000-10-10 2005-04-14 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정 표시 장치
JP4966444B2 (ja) * 2000-11-10 2012-07-04 ゲットナー・ファンデーション・エルエルシー Tft液晶表示装置
US6603525B2 (en) * 2001-01-25 2003-08-05 Matsushita Electric Industrial Co., Ltd. Liquid crystal display
KR100366770B1 (ko) * 2001-04-06 2003-01-06 삼성전자 주식회사 액정 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001183666A (ja) * 1999-12-24 2001-07-06 Nec Corp 液晶表示装置
JP2002357808A (ja) * 2000-12-19 2002-12-13 Matsushita Electric Ind Co Ltd 液晶表示装置およびその駆動方法
JP2002244159A (ja) * 2001-02-13 2002-08-28 Advanced Display Inc 液晶表示素子
JP2002268076A (ja) * 2001-03-12 2002-09-18 Matsushita Electric Ind Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
US20050105035A1 (en) 2005-05-19
US20040174468A1 (en) 2004-09-09
TWI318324B (en) 2009-12-11
TW200417799A (en) 2004-09-16
US7583348B2 (en) 2009-09-01
US7450209B2 (en) 2008-11-11
US7433007B2 (en) 2008-10-07
JP2004264822A (ja) 2004-09-24
US20090033816A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
US7532269B2 (en) Liquid crystal displays
US8194201B2 (en) Display panel and liquid crystal display including the same
JP4460465B2 (ja) 液晶表示装置
US20080143905A1 (en) Pixel structure for liquid crystal display
US7705819B2 (en) Display device
US7583348B2 (en) Pixel structure for liquid crystal display
US8441589B2 (en) Pixel array structure
US20080062104A1 (en) Display device
US6005543A (en) Liquid crystal display device and method of driving the same
US20100045884A1 (en) Liquid Crystal Display
JP2011221564A (ja) 液晶装置
US8792074B2 (en) Liquid crystal display
US8115878B2 (en) Thin film transistor array substrate and liquid crystal display
JP3194873B2 (ja) アクティブマトリックス型液晶表示装置およびその駆動方法
KR20090036920A (ko) 표시기판, 이를 갖는 표시장치 및 그 구동방법
JP4500611B2 (ja) 液晶ディスプレイの画素構造
KR20080046876A (ko) 표시장치
JP3164987B2 (ja) アクティブマトリックス型液晶表示素子
JP2009186533A (ja) 液晶表示装置
JPH02304532A (ja) アクテブマトリクス型液晶表示装置
JP2002072981A (ja) 液晶表示装置
KR100768196B1 (ko) Ocb 액정표시패널의 전이구동방법 및 그 장치
JP3592704B2 (ja) アクティブマトリックス型液晶表示装置
JP2000147462A (ja) アクティブマトリックス型液晶表示素子
JPH11258572A (ja) アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100723

R150 Certificate of patent or registration of utility model

Ref document number: 4559721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees