KR101160824B1 - 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 - Google Patents

박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 Download PDF

Info

Publication number
KR101160824B1
KR101160824B1 KR1020040052918A KR20040052918A KR101160824B1 KR 101160824 B1 KR101160824 B1 KR 101160824B1 KR 1020040052918 A KR1020040052918 A KR 1020040052918A KR 20040052918 A KR20040052918 A KR 20040052918A KR 101160824 B1 KR101160824 B1 KR 101160824B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
line
gate
thin film
Prior art date
Application number
KR1020040052918A
Other languages
English (en)
Other versions
KR20060004746A (ko
Inventor
김종래
반병섭
박소연
오준학
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040052918A priority Critical patent/KR101160824B1/ko
Priority to US11/174,277 priority patent/US7220992B2/en
Publication of KR20060004746A publication Critical patent/KR20060004746A/ko
Priority to US11/739,359 priority patent/US7733434B2/en
Application granted granted Critical
Publication of KR101160824B1 publication Critical patent/KR101160824B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

절연 기판 위에 게이트선 및 유지 전극선이 형성되어 있고, 게이트선과 절연되어 교차하고 있는 데이터선이 형성되어 있다. 게이트선과 데이터선이 교차하여 정의하는 각 화소 영역에는 화소 전극이 형성되어 있고, 각각의 화소에는 게이트선, 데이터선 및 화소 전극에 3단자가 각각 연결되어 있는 제1 박막 트랜지스터가 형성되어 있다. 게이트선과 중첩하는 각각의 화소 경계에는 화소 전극에 용량성으로 결합되어 있는 버퍼 전극이 형성되어 있고, 각각의 화소에는 전단의 게이트선, 유지 전극선 및 버퍼 전극에 각각 3단자가 연결되어 있는 제2 박막 트랜지스터가 형성되어 있다. 이러한 구성을 통하여 화소의 경계에 화소 전압보다 높은 전압을 전달하며, 이를 통하여 휘도 및 대비비를 향상시킬 수 있고, 보다 넓은 범위의 구동 전압을 구현할 수 있는 구부러짐 배열을 가지는 액정 표시 장치를 얻을 수 있다.
액정표시장치, 절개부, 계조반전, 시인성

Description

박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 {THIN FILM TRANSISTOR ARRAY PANEL AND LIQUID CRYSTAL DISPLAY INCLUDING THE SAME}
도 1은 본 발명의 한 실시예에 따른 구부러짐 배열을 가지는 액정 표시 장치의 구성을 개략적으로 도시한 단면도이고,
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 3은 도 2의 박막 트랜지스터 표시판을 III-III' 선을 따라 잘라 도시한 단면도이고,
도 4는 도 2 및 도 3의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치에 대한의 회로도이고,
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이다.
121 게이트선, 124a, 124b 게이트 전극
131, 133a, 133b 유지 전극, 171 데이터선
173a, 173b 소스 전극, 175a, 175b 드레인 전극
176 결합 전극 180 보호막
190a, 190b 화소 전극, 151, 154, 155 비정질 규소층
161, 163a, 163b, 165a, 165b 도핑된 비정질 규소층
본 발명은 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 관한 것으로, 더욱 상세하게는 액정층의 액정 분자가 구부러짐 배열을 가지는 OCB(optically compensated bend) 방식의 액정 표시 장치 및 이에 사용되는 박막 트랜지스터 표시판에 관한 것이다.
일반적으로 액정 표시 장치는 일반적으로 공통 전극과 색필터(color filter) 등이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 표시판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전압을 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
이러한 액정 표시 장치는 응답 속도 및 좁은 시야각을 개선하기 위하여 다양한 방법이 개발되었는데, HAN(hybrid aligned nematic) 방식 또는 OCB(optically compensated bend) 방식의 액정 표시 장치 등이 제시되었다.
이 중에서, OCB 방식의 액정 표시 장치에서는 두 기판 면의 중심 면에 대하여 대칭이면서 기판에서 두 기판의 중심 면에 이르기까지 수평 배열에서 수직 배열 구조를 가지므로 넓은 시야각을 얻을 수 있으며, 이러한 액정 배열을 얻기 위해서는 같은 방향으로 배향 처리된 수평 배향제를 사용하고 초기에 고전압을 인가하여 구부러짐(bend) 배열을 얻고 있다. 이러한 구조에서는 구동시 액정 분자가 동일한 방향으로 움직이므로 광시야각을 얻는 동시에 빠른 응답 속도를 얻을 수 있다.
이러한 OCB 방식의 액정 표시 장치를 구현하기 위해서는 수평 배향된 상태에서 초기에 가장 높은 구동 전압을 인가하여 두 표시판에 대하여 거의 수직으로 배열시켜 어두운 상태를 표시하게 되며, 구동 전압을 점진적으로 낮추면서 구부러짐 배열을 유지하면서 화상을 표시하게 된다. 이때, 구동 전압을 임계 전압 이하까지 낮추면 구부러짐 배열이 깨지기 때문에 안정적으로 구부러짐 배열을 유지할 수 있는 임계 전압 이상에서만 구동이 가능하며, 임계 전압에서 밝은 상태를 표시한다. 하지만, 이러한 구부러짐 배열을 가지는 액정 표시 장치에서 구동 전압을 임계 전압으로 유지하고 밝은 색을 표시할 때, 일정한 시간이 경과한 후에는 화소의 가장자리, 특히 화소의 상하부에서 액정 분자의 구부러짐 배열 구조가 깨지게 되어 표시 특성이 저하되는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 구부러짐 배열을 가지는 액정 표시 장치에서 구부러짐 배열의 깨짐을 최소화할 수 있는 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치를 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 화소의 경계에 화소 전극으로 부터 분리된 버퍼 전극을 배치하고, 버퍼 전극에 화소 전압보다 높은 전압이 인가되도록 화소 전극과 결합 용량으로 연결한다.
더욱 상세하게, 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 다수의 제1 신호선, 제1 신호선과 절연되어 교차하고 있는 다수의 제2 신호선, 제1 신호선과 제2 신호선이 교차하여 정의하는 행렬 배열의 화소 영역마다 형성되어 있는 다수의 화소 전극, 제1 신호선, 제2 신호선 및 화소 전극에 3단자가 각각 연결되어 있는 다수의 제1 박막 트랜지스터, 화소의 경계에 형성되어 있으며 제1 화소 전극에 용량성으로 결합되어 있는 다수의 버퍼 전극, 3단자 중 하나의 단자는 버퍼 전극에 연결되어 있으며, 다른 하나의 단자는 이웃하는 화소 행의 제1 화소 전극에 연결되어 있는 제1 신호선에 연결되어 있는 제2 박막 트랜지스터를 포함한다.
화소 전극과 연결되어 있으며, 버퍼 전극과 절연 상태로 중첩하고 있는 결합 전극을 더 포함하고, 결합 전극은 제1 화소 전극과 연결되어 있는 제1 박막 트랜지스터의 드레인 전극에 연결되어 있는 것이 바람직하다.
제2 신호선과 교차하는 제3 신호선을 더 포함하며, 제2 박막 트랜지스터의 나머지 한 단자는 제3 신호선과 연결되어 있는 것이 바람직하며, 화소 전극과 버퍼 전극은 동일한 층으로 이루어진 것이 바람직하다.
제1 신호선과 제2 신호선 사이에 형성되어 있는 게이트 절연막과 제2 신호선과 화소 전극 사이에 형성되어 있는 보호막을 더 포함하고, 결합 전극은 보호막에 형성되어 있는 접촉구를 통하여 제1 화소 전극과 연결되어 있다.
버퍼 전극은 제1 신호선이 뻗은 화소의 경계에 배치되어 있는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 이에 사용되는 박막 트랜지스터 표시판의 구조에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 구부러짐 배열을 가지는 액정 표시 장치의 구성을 개략적으로 도시한 단면도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 3은 도 2의 박막 트랜지스터 표시판을 III-III' 선을 따라 잘라 도시한 단면도이고, 도 4는 도 2 및 도 3의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치에 대한의 회로도이다.
도 1에 나타난 바와 같이, 본 발명의 실시예에 따른 구부러짐 배열을 가지는 액정 표시 장치는 서로 마주하는 안쪽 면에 배향막(11, 21)이 각각 도포되어 있으며, 한 쌍의 표시판(100, 200), 두 표시판(100, 200) 사이의 주입되어 있으며 액정 분자(310)를 포함하는 액정 물질(3)층, 각각의 표시판(100, 200)의 바깥 면에 부착되어 있으며, 하이브리드 C 플레이트 보상 필름, 이축성 보상 필름을 포함하는 보상 필름(13, 23) 및 각각의 보상 필름(13, 23)의 바깥 면에 부착되어 있는 두 장의 편광판(12, 22)으로 구성된다.
액정 물질층(3)은 양의 유전율 이방성을 가지며, 임계 전압 이상의 구동 전압이 인가된 상태에서, 상부 및 하부 표시판(100, 200)에 인접한 액정 물질층(3)의 액정 분자(31O)들은 배향막(11, 21)의 배향력 또는 액정 분자(310)의 특성에 의해 표시판(100, 200) 면에 대하여 선경사각을 가지면서 배열되며, 두 기판(100, 200)의 중심 면으로 갈수록 액정 분자(310)들은 배향력과 표시판(100, 200)에 수직한 전기장의 영향으로 연속적으로 변하게 되어 구부러짐 배열을 가지게 된다. 도면에서 보는 바와 같이, 두 표시판(100, 200)의 중심 면에 대하여 대칭으로 배열하는 두 영역이 만들어지게 되어 액정 물질층(3)을 통과하는 빛에 대한 위상 지연(phase retardation)을 유도하여 화상을 표시하게 되며, 이러한 액정 표시 장치는 위상 지연이 두 표시판(100, 200)의 중심 면에 대하여 상하 대칭적으로 보상되어 넓은 시야각을 얻을 수 있다.
배향막(11, 21)은 액정 분자(310)를 표시판(100, 200) 면에 대하여 거의 평행하게 배향시킬 수 있는 수평형 배향막이며, 배향막(11, 21) 모두는 액정 분자(310)가 임계 전압을 인가한 상태에서 표시판(100, 200)의 중심 면에 대하여 상하 대칭적으로 구부러짐 배열을 가지도록 같은 방향으로 배향 기능을 가지며, 배향 처리될 수 있으며, 그렇지 않을 수도 있다.
이러한 본 발명의 한 실시예에 따른 액정 표시 장치에서 한 실시예에 따른 박막 트랜지스터 표시판(100, 하부 표시판)은 다음과 같은 구성을 가진다.
유리 등의 투명한 절연 물질로 이루어진 절연 기판(110) 위에 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있는 화소 전극(190a)과 화소 전극(190a)과 동일한 층으로 이루어진 버퍼 전극(190b)이 형성되어 있다. 이중 화소 전극(190a)은 제1 박막 트랜지스터(Q1)에 연결되어 화상 신호 전압을 인가 받고, 버퍼 전극(190b)은 전단의 화소 행에 게이트 또는 주사 신호를 전달하는 전단의 게이트선(121)과 유지 전극선(131)에 전기적으로 연결되어 있는 제2 박막 트랜지스터(Q2)에 연결되어 있으며, 버퍼 전극(190b)은 화소 전극(190a)과 연결되어 있는 결합 전극(176)과 중첩함으로써 화소 전극(190a)과 전자기적으로 결합(용량성 결합)되어 있다. 이 때, 제1 박막 트랜지스터(Q1)는 주사 신호를 전달하는 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 화소 전극(190a)에 인가되는 화상 신호를 온(on)오프(off)한다. 여기서, 화소 전극(190a) 및 버퍼 전극(190b)은 반사형 액정 표시 장치인 경우 투명한 물질로 이루어지지 않을 수도 있다.
한편, 도면으로 나타내지 않았지만, 상부 표시판(200)의 구성은 다음과 같다.
역시 유리 등의 투명한 절연 물질로 이루어진 절연 기판의 박막 트랜지스터 표시판(200)과 마주하는 면에 화소 사이에 누설되는 빛을 차단하기 위한 블랙 매트릭스와 적, 녹, 청의 색필터 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있으며 화소 전극(190a)과 전계를 형성하는 공통 전극이 형성되어 있다. 이때, 블랙 매트릭스 또는 색 필터는 박막 트랜지스터 표시판(100)에 형성될 수도 있다.
다음은, 도 2 및 도 3을 참조하여 액정 표시 장치의 박막 트랜지스터 표시판에 대하여 좀 더 상세히 한다.
하부의 절연 기판(110) 위에 주로 가로 방향으로 뻗어 있는 복수의 게이트선(121)과 유지 전극선(131)이 형성되어 있다.
게이트선(121)은 복수의 부분이 아래 위로 확장되어 제1 박막 트랜지스터(Q1)의 게이트 전극(124a)을 이루고, 한쪽 끝부분(129)은 외부 회로와의 연결을 위하여 넓게 확장되어 있다. 이때, 전단의 화소 행에 게이트 또는 주사 신호를 전달하는 게이트선(121)의 일부는 제2 박막 트랜지스터(Q2)의 게이트 전극(124b)을 이룬다.
각 유지 전극선(131)은 그로부터 뻗어 나온 여러 벌의 유지 전극(storage electrode)(133a, 133b)을 포함한다. 한 벌의 유지 전극(133a, 133b) 중 두 개의 유지 전극(133a, 133b)은 세로 방향으로 뻗어나오며 화소 영역의 가장자리로 연장되어 있다.
게이트선(121) 및 유지 전극선(131)은 Al, Al 합금, Ag, Ag 합금, Cr, Ti, Ta, Mo 등의 금속 따위로 만들어진다. 도 3에 나타난 바와 같이, 본 실시예의 게이트선(121) 및 유지 전극선(131)은 단일층으로 이루어지지만, 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 등의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 이중층으로 이루어질 수도 있다. 이외에도 여러 다양한 금속 또는 도전체로 게이트선(121)과 유지 전극선(131)을 만들 수 있다.
게이트선(121)과 유지 전극선(131)이 측면은 경사져 있으며 수평면에 대한 경사각은 30-80°인 것이 바람직하다.
게이트선(121)과 유지 전극선(131)의 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 복수의 데이터선(171)을 비롯하여 복수의 제1 박막 트랜지스터 드레인 전극(drain electrode)(175a), 복수의 결합 전극(176) 및 복수의 다리부 금속편(under-bridge metal piece)(172)이 형성되어 있다. 각 데이터선(171)은 주로 세로 방향으로 뻗어 있으며, 각 드레인 전극(175a)을 향하여 복수의 분지를 내어 제1 박막 트랜지스터(Q1)의 소스 전극(source electrode)(173a)을 이룬다. 다리부 금속편(172)은 전단의 게이트선(121) 위에 위치하며, 일부는 연장되어 제2 박막 트랜지스터(Q2)의 소스 전극(173b)을 이루며, 전단의 게이트선(121) 상부에는 이를 중심으로 제2 박막 트랜지스터(Q2)의 소스 전극(173b) 맞은편에 제2 박막 트랜지스터(Q2)의 드레인 전극(175b)이 형성되어 있다. 복수의 결합 전극(176)은 제1 박막 트랜지스터(Q1)의 드레인 전극(175a)과 연결되어 있으며, 화소 영역의 가장자리에 배치되어 유지 전극(133b)과 중첩되어 있으며 연장되어 유지 전극선(131)과도 중첩되어 있다.
데이터선(171), 드레인 전극(175a, 175b), 결합 전극(176), 소스 전극(173a, 173b) 및 다리부 금속편(172)도 게이트선(121)과 마찬가지로 크롬과 알루미늄 등의 물질로 만들어지며, 단일층 또는 다중층으로 이루어질 수 있다.
데이터선(171) 및 드레인 전극(175a)의 아래에는 데이터선(171)을 따라 주로 세로로 길게 뻗은 복수의 선형 반도체(151)가 형성되어 있다. 비정질 규소 따위로 이루어진 각 선형 반도체(151)는 각 게이트 전극(123a), 소스 전극(173a) 및 드레인 전극(175a)을 향하여 가지를 내어 제1 박막 트랜지스터(Q1)의 채널부(154)를 이룬다. 또한, 전단의 게이트선(121) 상부에는 제2 박막 트랜지스터(Q2)의 채널부가 되는 섬형의 반도체(155)가 형성되어 있다.
반도체(151)와 데이터선(171) 및 드레인 전극(175a) 사이에는 둘 사이의 접촉 저항을 감소시키기 위한 복수의 저항성 접촉 부재(ohmic contact)(161)가 형성되어 있다. 저항성 접촉 부재(161)는 실리사이드나 n형 불순물이 고농도로 도핑된 비정질 규소 따위로 만들어진다. 이러한 저항성 접촉 부재(161)는 소스 전극(173a) 및 드레인 전극(175a) 하부에 위치하는 제1 박막 트랜지스터용 저항성 접촉 부재(163a, 165a)를 포함하며, 제2 박막 트랜지스터(Q2)의 소스 전극(173b) 및 드레인 전극(175b) 하부에도 제2 박막 트랜지스터용 저항성 접촉 부재(163b, 165b)가 형성되어 있다.
데이터선(171), 드레인 전극(175a, 175b), 결합 전극(176) 및 다리부 금속편(172) 위에는 질화규소 등의 무기 절연물이나 수지 등의 유기 절연물로 이루어진 보호막(180)이 형성되어 있다.
보호막(180)에는 드레인 전극(175a, 175b)의 적어도 일부와 데이터선(171)의 끝 부분(179)을 각각 노출시키는 복수의 접촉 구멍(185a, 185b, 182)이 구비되어 있으며, 게이트선(121)의 끝 부분(129)과 유지 전극선(131)의 일부를 각각 드러내는 복수의 접촉 구멍(181, 184, 183)이 게이트 절연막(140)과 보호막(180)을 관통하고 있다. 또한, 보호막(180)에는 제2 박막 트랜지스터(Q2)의 소스 전극(173b)을 드러내는 접촉 구멍(186)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(190a) 및 복수의 버퍼 전극(190b)을 비롯하여 복수의 접촉 보조 부재(contact assistant)(81, 82) 및 복수의 유지 전극선 연결 다리(storage bridge)(84)가 형성되어 있다. 화소 전극(190a), 버퍼 전극(190b), 접촉 보조 부재(81, 82) 및 연결 다리(84)는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전체나 알루미늄(Al)과 같은 광 반사 특성이 우수한 불투명 도전체 따위로 만들어진다.
화소 전극(190a)은 접촉 구멍(185a)을 통하여 제1 박막 트랜지스터(Q1)의 드레인 전극(175a)과 연결되어 있고, 버퍼 전극(190b)은 접촉 구멍(185b)을 통하여 제2 박막 트랜지스터(Q2)의 드레인 전극(175b)과 연결되어 있으며, 버퍼 전극(190b)은 결합 전극(176)과 중첩하고 있다. 따라서, 버퍼 전극(190b)은 제1 화소 전극(190a)에 전자기적으로 결합(용량성 결합)되어 있다.
또, 보호막(180)의 위에는 게이트선(121)을 건너 그 양쪽에 위치하는 두 유지 전극선(131)을 연결하는 유지 배선 연결 다리(84)가 형성되어 있다. 유지 배선 연결 다리(84)는 보호막(180)과 게이트 절연막(140)을 관통하는 접촉구(184, 183)를 통하여 유지 전극(133c) 및 유지 전극선(131)에 접촉하고 있다. 유지 배선 연 결 다리(84)는 접촉 구멍(186)을 통하여 다리부 금속편(172)과 연결되어 있다. 따라서, 전단의 게이트선(121)에 게이트 온(ON) 신호가 입력되어 제2 박막 트랜지스터가 동작하면, 버퍼 전극(190b)에는 유지 전극선(131)에 인가된 공통 전압 또는 기준 전압 따위가 전달된다. 유지 배선 연결 다리(84)는 하부 기판(110) 위의 유지 전극선(131) 전체를 전기적으로 연결하는 역할을 하고 있다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선의 끝 부분(129)과 데이터선의 끝 부분(179)에 연결되어 있다.
이러한 구조의 액정 표시 장치에서 화소 전극(190a)은 제1 박막 트랜지스터(Q1)를 통하여 화상 신호 전압을 인가받는데, 이와 비교하여 버퍼 전극(190b)은 제2 박막 트랜지스터(Q2)를 통하여 유지 전극선(131)에 전달되는 공통 전압이 인가된 상태에서 화소 전극(190a)과의 용량성 결합에 의하여 전압이 변동하게 된다. 이때, 버퍼 전극(190b)의 전압은 제1 화소 전극(190a)의 전압에 비하여 절대값이 항상 높게 된다.
그러면 버퍼 전극(190b)의 전압이 화소 전극(190a)의 전압보다 높게 유지되는 이유를 도 4를 참고로 하여 설명한다.
도 4에서 CLCA는 화소 전극(190a)과 대향 기판의 공통 전극 사이에서 형성되는 액정 용량을 나타내고, CSTA는 화소 전극(190a)과 유지 전극선(131) 사이에서 형성되는 유지 용량을 나타낸다. CLCB는 버퍼 전극(190b)과 대향 기판의 공통 전극 사이에서 형성되는 액정 용량을 나타내고, CSTB는 버퍼 전극(190b)과 유지 전극선 (131) 사이에서 형성되는 유지 용량을 나타내고, CCPB는 결합 전극(176)과 버퍼 전극(190b) 사이에서 형성되는 결합 용량을 나타낸다.
대향 기판의 공통 전극에 인가된 공통 전압 또는 기준 전압에 대한 화소 전극(190a)의 전압을 Va(Vd1)이라 하고, 버퍼 전극(190b)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여,
Vb??1/(C1+2C2)×[(2-C3/C2)×(C1+C2 )×Vd1]
인데, Vb는 앞에서 언급한 각각의 용량을 조절하여 Vb는 Va에 근접하지만 Va에 비하여 항상 크도록 조절할 수 있다. 여기서, C1=CLCA+CSTA, C 2=CCPB, C3=CLCB+CSTB이고, 게이트 전극과 소스 전극 사이에서 발생하는 기생 용량은 크기가 매우 작아 고려하지 않았다.
이러한 액정 표시 장치에서는 화소 영역의 가장자리에 배치되어 있는 버퍼 전극(190b)에는 항상 화소 전압보다 높은 전압이 전달되어 임계 전압을 오랜 시간동안 유지하더라도 화소 영역의 가장자리, 특히 게이트선(121)과 중첩하는 화소 영역의 경계에서 액정 분자의 구부러짐 배열이 깨지는 것을 방지할 수 있다. 이를 통하여 임계 전압에서 밝은 색을 표시하는 노멀리 화이트 모드에서 화소의 투과율을 극대화할 수 있으며, 이로 인하여 대비비 및 휘도를 향상시킬 수 있다. 또한, 임계 전압을 낮출 수 있어, 구동 전압의 범위를 더욱 확장할 수 있다.
한편, 본 발명의 실시예에서 박막 트랜지스터 표시판은 다른 모양을 가질 수 있으며, 하나의 실시예를 도면을 참조하여 구체적으로 설명하기로 한다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이다.
도 5 내지 도 6에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 층상 구조는 대개 도 2 내지 도 3에 도시한 액정 표시 장치의 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124a, 124b)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151) 및 섬형의 반도체(155), 복수의 돌출부(163a)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(163b, 165a, 165b)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 163b, 165a, 165b) 및 게이트 절연막(140) 위에는 복수의 제1 소스 전극(173a)을 포함하는 복수의 데이터선(171) 및 복수의 제1 및 제2 드레인 전극(175a, 175b) 및 제2 소스 전극(173b)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182, 181, 185a, 185b)이 형성되어 있으며, 그 상부에는 화소 전극(190a)과 접촉 보조 부재(81, 82)가 형성되어 있다.
그러나, 반도체(151)는 제1 박막 트랜지스터(Q1)가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165a,)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선(171) 및 제1 드레인 전극(175a)과 그 하부의 저항성 접촉 부재 (161, 165a)의 아래에 존재하는 부분 외에도 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.
이러한 본 발명의 다른 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판은 제조 공정에서 데이터선(171)과 반도체(151)를 부분적으로 위치에 따라 다른 두께를 가지는 감광막 패턴을 이용한 사진 식각 공정으로 함께 패터닝하여 형성한 것이다.
이상과 같은 구성을 통하여 액정 표시 장치에서는 화소의 투과율을 극대화할 수 있으며, 대비비 및 휘도를 향상시킬 수 있다. 또한, 임계 전압을 낮출 수 있어 구동 전압의 범위를 보다 넓게 확보할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (10)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 다수의 게이트선 및 다수의 유지 전극선,
    상기 게이트선 및 상기 유지 전극선과 절연되어 교차하고 있는 다수의 데이터선,
    행렬 배열의 화소 영역마다 형성되어 있는 다수의 화소 전극,
    상기 게이트선, 상기 데이터선 및 상기 화소 전극에 3단자가 각각 연결되어 있는 다수의 제1 박막 트랜지스터,
    상기 화소 및 상기 화소와 이웃하는 화소 행의 경계에 형성되어 있으며 상기 화소 전극에 연결된 상기 제1 박막 트랜지스터의 한 단자의 연장부와 용량성으로 결합되어 있는 다수의 버퍼 전극,
    3단자 중 하나의 단자는 상기 버퍼 전극에 연결되어 있으며, 다른 하나의 단자는 상기 이웃하는 화소 행의 상기 화소 전극에 연결되어 있는 상기 게이트선에 연결되어 있고, 나머지 한 단자는 상기 유지 전극선에 연결되어 있는 제2 박막 트랜지스터
    를 포함하고,
    상기 화소 전극과 상기 버퍼 전극은 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 화소 전극과 연결되어 있으며, 상기 버퍼 전극과 절연 상태로 중첩하고 있는 결합 전극을 더 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 결합 전극은 상기 화소 전극과 연결되어 있는 상기 제1 박막 트랜지스터의 드레인 전극에 연결되어 있는 박막 트랜지스터 표시판.
  4. 삭제
  5. 삭제
  6. 제2항에서,
    상기 게이트선과 상기 데이터선 사이에 형성되어 있는 게이트 절연막과 상기 데이터선과 상기 화소 전극 사이에 형성되어 있는 보호막을 더 포함하고,
    상기 결합 전극은 상기 보호막에 형성되어 있는 접촉구를 통하여 상기 화소 전극과 연결되어 있는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 버퍼 전극은 상기 이웃하는 화소 행의 상기 화소 전극에 연결되어 있는상기 게이트선이 뻗은 상기 화소 및 상기 화소와 이웃하는 화소 행의 경계에 배치되어 있는 박막 트랜지스터 표시판.
  8. 제1 절연 기판,
    상기 제1 절연 기판 위에 형성되어 있으며 제1 및 제2 게이트 전극을 포함하는 게이트선,
    상기 제1 절연 기판 상부에 형성되어 있는 유지 전극선,
    상기 게이트선 및 상기 유지 전극선을 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 제1 및 제2 비정질 규소층,
    상기 게이트 절연막 위에 형성되어 있으며 적어도 일부가 상기 제1 비정질 규소층 위에 형성되어 있는 제1 소스 전극을 포함하는 데이터선,
    적어도 일부가 상기 제2 비정질 규소층 상부에 형성되어 있으며, 상기 유지 전극선에 연결되어 있는 제2 소스 전극,
    적어도 일부가 상기 제1 및 제2 비정질 규소층 위에 형성되어 있으며 상기 제1 및 제2 소스 전극과 각각 대향하는 제1 및 제2 드레인 전극,
    상기 제1 게이트 전극, 상기 제1 소스 전극 및 상기 제1 드레인 전극을 포함하는 제1 박막 트랜지스터,
    상기 제2 게이트 전극, 상기 제2 소스 전극 및 상기 제2 드레인 전극을 포함하는 제2 박막 트랜지스터,
    상기 게이트 절연막 위에 형성되어 있으며, 상기 제1 드레인 전극과 연결되어 있는 결합 전극,
    상기 데이터선, 상기 제1 및 제2 드레인 전극 및 상기 결합 전극 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되어 있으며 상기 제1 드레인 전극 및 상기 결합 전극과 연결되어 있는 화소 전극,
    상기 화소 전극과 절연되어 있고, 상기 제2 드레인 전극과 연결되어 있고 상기 결합 전극과 적어도 일부분이 중첩하는 버퍼 전극,
    상기 제1 절연 기판과 대향하고 있는 제2 절연 기판,
    상기 제2 절연 기판 위에 형성되어 있는 공통 전극,
    을 포함하는 액정 표시 장치.
  9. 삭제
  10. 제8항에서,
    상기 버퍼 전극은 행 방향으로 이웃하는 화소 전극에 연결되어 있는 상기 게이트선과 중첩하여 배치되어 있는 액정 표시 장치.
KR1020040052918A 2004-07-08 2004-07-08 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 KR101160824B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040052918A KR101160824B1 (ko) 2004-07-08 2004-07-08 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US11/174,277 US7220992B2 (en) 2004-07-08 2005-07-01 Thin film transistor array panel and a liquid crystal display including the same
US11/739,359 US7733434B2 (en) 2004-07-08 2007-04-24 Liquid crystal display including buffer electrodes with higher voltage than pixel electrodes, on same layer with pixel electrodes, and overlapping a gate line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040052918A KR101160824B1 (ko) 2004-07-08 2004-07-08 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20060004746A KR20060004746A (ko) 2006-01-16
KR101160824B1 true KR101160824B1 (ko) 2012-07-02

Family

ID=35756563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040052918A KR101160824B1 (ko) 2004-07-08 2004-07-08 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Country Status (2)

Country Link
US (2) US7220992B2 (ko)
KR (1) KR101160824B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101160824B1 (ko) * 2004-07-08 2012-07-02 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US7590288B1 (en) * 2005-11-07 2009-09-15 Maxim Integrated Products, Inc. Method and/or apparatus for detecting edges of blocks in an image processing system
KR101282403B1 (ko) * 2006-09-19 2013-07-04 삼성디스플레이 주식회사 액정표시장치
JP5154261B2 (ja) 2008-02-26 2013-02-27 株式会社ジャパンディスプレイイースト 液晶表示装置
KR101479995B1 (ko) * 2008-04-16 2015-01-08 삼성디스플레이 주식회사 표시 장치
TW201013621A (en) * 2008-09-23 2010-04-01 Acer Inc Liquid crystal display panel and pixel driving device for the liquid crystal display panel
TWI379180B (en) * 2008-12-26 2012-12-11 Delta Electronics Inc Method of calculating recovery commands for numerical controlled system
KR102416978B1 (ko) 2009-07-10 2022-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101918185B1 (ko) * 2012-03-14 2018-11-14 삼성디스플레이 주식회사 어레이 검사 방법 및 어레이 검사 장치
TWI582747B (zh) * 2015-07-31 2017-05-11 友達光電股份有限公司 液晶畫素單元

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910558B1 (ko) * 2002-09-09 2009-08-03 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
US7433007B2 (en) * 2003-03-03 2008-10-07 Hannistar Display Corporation Pixel structure for liquid crystal display
KR101160824B1 (ko) * 2004-07-08 2012-07-02 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Also Published As

Publication number Publication date
US7220992B2 (en) 2007-05-22
US20060027813A1 (en) 2006-02-09
US7733434B2 (en) 2010-06-08
KR20060004746A (ko) 2006-01-16
US20070216627A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
KR101189266B1 (ko) 액정 표시 장치
US9921447B2 (en) Liquid crystal display and panel therefor
JP4707980B2 (ja) 薄膜トランジスタ表示板
KR20040105934A (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
US6762815B2 (en) In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance
JP2005301226A (ja) 液晶表示装置及びこれに使用する表示板
US7733434B2 (en) Liquid crystal display including buffer electrodes with higher voltage than pixel electrodes, on same layer with pixel electrodes, and overlapping a gate line
KR101122226B1 (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR20050077571A (ko) 다중 도메인 액정 표시 장치
KR20060012761A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20050063016A (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR20070087294A (ko) 표시 장치용 박막 트랜지스터 표시판
KR101272329B1 (ko) 액정 표시 장치
KR101230317B1 (ko) 액정 표시 장치
KR100984346B1 (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR101006454B1 (ko) 박막 트랜지스터 표시판
KR20050078761A (ko) 액정 표시 장치 및 그에 사용되는 표시판
KR101061857B1 (ko) 액정 표시 장치
KR20080072133A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20100038886A (ko) 액정 표시 장치
KR20060038078A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 다중 도메인액정 표시 장치
KR20050121881A (ko) 액정 표시 장치 및 그에 사용되는 표시판
KR20060016503A (ko) 박막 트랜지스터 표시판
KR20050078810A (ko) 액정 표시 장치
KR20060014777A (ko) 다중 도메인 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 8